CN111710617A - 半导体结构的检测方法及半导体结构 - Google Patents

半导体结构的检测方法及半导体结构 Download PDF

Info

Publication number
CN111710617A
CN111710617A CN202010623731.7A CN202010623731A CN111710617A CN 111710617 A CN111710617 A CN 111710617A CN 202010623731 A CN202010623731 A CN 202010623731A CN 111710617 A CN111710617 A CN 111710617A
Authority
CN
China
Prior art keywords
semiconductor structure
etching
target
groove
target layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010623731.7A
Other languages
English (en)
Other versions
CN111710617B (zh
Inventor
杨国文
赵勇明
杨皓宇
赵卫东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dugen Laser Technology Suzhou Co Ltd
Original Assignee
Dugen Laser Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dugen Laser Technology Suzhou Co Ltd filed Critical Dugen Laser Technology Suzhou Co Ltd
Priority to CN202010623731.7A priority Critical patent/CN111710617B/zh
Publication of CN111710617A publication Critical patent/CN111710617A/zh
Application granted granted Critical
Publication of CN111710617B publication Critical patent/CN111710617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本申请提供一种半导体结构的检测方法及半导体结构。该方法包括：将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层，形成第一刻蚀凹槽；通过对所述第一刻蚀凹槽的底部进行测试，获得所述第一刻蚀凹槽的底部所在的第一目标层的测试结果。用于实现半导体结构预设区域的刻蚀和测试，不降低半导体结构的成品率。

Description

半导体结构的检测方法及半导体结构
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体结构的检测方法及半导体结构。
背景技术
当半导体结构制备完成后，常常需要对半导体结构的某些层进行测试。现有技术采用破坏性方法，直接将测试层的上层结构都去掉，进而对测试层进行测试。这种测试完成后，该半导体结构也会报废，不可再利用。这种破坏性的方法会降低半导体结构的成品率。
发明内容
本申请实施例提供了一种半导体结构的检测方法及半导体结构，用于实现半导体结构预设区域的刻蚀和测试，不降低半导体结构的成品率。
本申请实施例提供了一种半导体结构的检测方法，所述方法包括：
将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层，形成第一刻蚀凹槽；
通过对所述第一刻蚀凹槽的底部进行测试，获得所述第一刻蚀凹槽的底部所在的第一目标层的测试结果。
在一实施例中，所述将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层，包括：
根据半导体结构上的对准标记制造与所述对准标记匹配的光刻板；
利用所述光刻板将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层。
在一实施例中，所述根据半导体结构上的对准标记制造与所述对准标记匹配的光刻板，包括：
根据所述半导体结构上的对准标记的图案和位置关系，制作具有与所述对准标记相同的图案和位置关系的所述光刻板。
在一实施例中，所述根据所述半导体结构上的对准标记的图案和位置关系，制作具有与所述对准标记相同的图案和位置关系的所述光刻板之前，所述方法还包括：
根据半导体结构的实际利用区域，确定所述对准标记的图案和位置关系。
在一实施例中，在利用所述光刻板将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层之前，所述方法还包括：
在所述半导体结构的表面涂覆光刻胶；
将所述光刻板置于已涂覆所述光刻胶的所述半导体结构上；
对所述半导体结构进行曝光和显影处理。
在一实施例中，所述对所述第一刻蚀凹槽底部进行测试，获得所述第一刻蚀凹槽底部所在的第一目标层的测试结果，包括：
对所述第一刻蚀凹槽底部进行光致发光测试，获得所述第一刻蚀凹槽底部所在的第一目标层的光致发光光谱。
在一实施例中，所述对所述第一刻蚀凹槽的底部进行测试，获得所述第一刻蚀凹槽的底部所在的第一目标层的测试结果之后，所述方法还包括：
将所述半导体结构的所述对准标记所在的第二目标区域刻蚀至第二目标层，获得第二刻蚀凹槽；其中，所述第二刻蚀凹槽的刻蚀深度与所述第一刻蚀凹槽的刻蚀深度不同；
对所述第二刻蚀凹槽的底部进行测试，获得所述第二刻蚀凹槽的底部所在的第二目标层的测试结果；
重复进行刻蚀与测试操作，获得多个不同深度的刻蚀凹槽所对应的目标层的测试结果。
在一实施例中，所述对所述第一刻蚀凹槽的底部进行测试，获得所述第一刻蚀凹槽的底部所在的第一目标层的测试结果之后，所述方法还包括：
将所述半导体结构的所述对准标记所在的多个第三目标区域刻蚀至第三目标层，获得多个相同深度的刻蚀凹槽；
分别对所述多个相同深度的刻蚀凹槽的底部进行测试，获得所述多个相同深度的刻蚀凹槽所对应的第三目标层的测试结果；
其中，所述多个第三目标区域在半导体结构上均匀分布。
本申请实施例还提供了一种半导体结构，所述半导体结构包括多个与对准标记对应的不同深度的刻蚀凹槽，所述不同深度的刻蚀凹槽用于对不同深度的目标层进行测试。
在一实施例中，所述半导体结构还包括多个与对准标记对应的相同深度的刻蚀凹槽，所述多个与对准标记对应的相同深度的刻蚀凹槽均匀分布于半导体结构上，所述相同深度的刻蚀凹槽用于获得半导体结构的均匀性检测结果。
本申请上述实施例提供的技术方案，通过将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层，形成第一刻蚀凹槽，再通过对第一刻蚀凹槽的底部进行测试，获得第一刻蚀凹槽的底部所在的第一目标层的测试结果，实现了对于半导体结构预设区域的刻蚀和测试，提高了半导体结构的成品率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍。
图1为本申请一实施例提供的半导体结构的检测方法的流程示意图；
图2为本申请一实施例提供的半导体结构的俯视图；
图3为本申请一实施例提供的刻蚀完成后的半导体结构的剖面图；
图4为本申请一实施例提供的利用光刻板刻蚀之前的半导体结构的检测方法的流程示意图；
图5为本申请一实施例提供的获得第一目标层的测试结果之后的半导体结构的检测方法的流程示意图；
图6为本申请另一实施例提供的半导体结构的俯视图；
图7为本申请另一实施例提供的半导体结构的剖面图；
图8为本申请又一实施例提供的半导体结构的俯视图；
图9为本申请又一实施例提供的半导体结构的剖面图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
图1为本申请实施例提供的半导体结构的检测方法的流程示意图。如图1所示，该方法包括步骤S110-S120。
步骤S110：将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层，形成第一刻蚀凹槽。
其中，半导体结构是指包含半导体材料的结构，在一实施例中，该半导体结构可以是外延片。
图2为本申请一实施例提供的半导体结构的俯视图。如图2所示，对准标记210是指半导体结构200上已有的标记，用于光刻之前半导体结构和光刻板之间的对准。在一实施例中，对准标记可以具有多个。第一目标区域211是指本步骤中需要刻蚀的区域，在一实施例中，第一目标区域211可以是其中一个对准标记210所在的区域，也可以是其中多个对准标记210所在的区域。
半导体结构通常包含多层，每层的材料组分和性质不同。在刻蚀之前，通常要确定需要测试的层。第一目标层即是指需要测试的层。第一刻蚀凹槽是指在刻蚀完成后，半导体结构表面向里形成的凹槽。图3为刻蚀完成后的半导体结构的剖面图。如图3所示，第一刻蚀凹槽311为半导体结构200表面向结构层内形成的凹槽。
本步骤中，可以采用通用的刻蚀方法，例如等离子体刻蚀、电化学刻蚀等，包括但不限于这些刻蚀方法，将第一目标区域刻蚀至第一目标层，形成第一刻蚀凹槽。
步骤S120：通过对所述第一刻蚀凹槽的底部进行测试，获得所述第一刻蚀凹槽的底部所在的第一目标层的测试结果。
由步骤S110可知，第一刻蚀凹槽的底部对应的即是第一目标层。对第一凹槽的底部进行测试，可以是对第一凹槽的底部进行材料的组分测试、杂质测试、缺陷测试、发光性能测试等。测试完成后，获得与测试内容对应的第一目标层的测试结果。
本申请上述实施例提供的技术方案，通过将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层，形成第一刻蚀凹槽，再通过对第一刻蚀凹槽的底部进行测试，获得第一刻蚀凹槽的底部所在的第一目标层的测试结果，实现了对于半导体结构预设区域的刻蚀和测试，并且不会降低半导体结构的成品率。
在一实施例中，将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层，可以包括：根据半导体结构上的对准标记制造与所述对准标记匹配的光刻板；利用所述光刻板将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层。
其中，光刻板是指在表面镀上了具有某种图案排列的铬金属的石英板。将光刻板置于半导体结构上之后，由于石英透光，而金属不透光，当光照射后，石英部分的下层结构被照射到，从而可以进行后续的刻蚀操作。在一实施例中，根据半导体结构上的对准标记制造与所述对准标记匹配的光刻板，可以是根据所述半导体结构上的对准标记的图案和位置关系，制作具有与所述对准标记相同的图案和位置关系的所述光刻板。首先可以选择与半导体结构大小相同的石英板，在石英板上与半导体结构对应的相同位置复刻与对准标记相同的图案，并将对准标记以外的区域都镀上金属，以保证光刻板置于半导体结构上之后，半导体结构上只有对准标记所在区域可以被光照射到，从而进行后续的刻蚀。
利用光刻板将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层，可以藉由将光刻板置于半导体结构上之后，通过控制刻蚀时间、刻蚀速率等来控制刻蚀深度，将第一目标区域刻蚀至第一目标层。
在一实施例中，根据所述半导体结构上的对准标记的图案和位置关系，制作具有与所述对准标记相同的图案和位置关系的所述光刻板之前，所述方法还可以包括：根据半导体结构的实际利用区域，确定所述对准标记的图案和位置关系。
半导体结构的实际利用区域是指在半导体结构上进行后续器件工艺的区域。在设定对准标记的图案和位置关系时，避开这部分区域，以使半导体结构在刻蚀之后仍然可以继续使用，不会降低成品率。
在一实施例中，如图4所示，在利用所述光刻板将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层之前，所述方法还包括以下步骤S410-S430。
步骤S410：在所述半导体结构的表面涂覆光刻胶。
光刻胶是一种光敏感材料，被紫外光照射后化学性质会发生变化，可以被显影液泡掉；而没有被紫外光照射的部分，就不会被泡掉。通过这一点，就可以在光刻胶上开洞，然后把暴露出来的下面的材料刻蚀掉，而被光刻胶覆盖住的部分就不会被刻蚀液影响。本步骤中，在半导体结构的表面涂覆上光刻胶。
步骤S420：将所述光刻板置于已涂覆所述光刻胶的所述半导体结构上。
将已涂覆光刻胶的半导体结构置于光刻机的晶圆工作台上，将光刻板置于光刻机的晶圆工作台上方的掩膜工作台上，并进行对准。
步骤S430：对所述半导体结构进行曝光和显影处理。
对半导体结构和光刻板进行紫外光的持续照射，其中，光刻板上没有金属镀层的区域会透光，进而使得该区域下方的光刻胶完成曝光。由上述实施例可知，该区域的光刻胶所覆盖的地方即为半导体结构上对准标记对应的区域。曝光完成后，将该半导体结构置于显影液中，被曝光的光刻胶全部被显影液反应掉，暴露出光刻胶下面的材料；而没有被曝光的光刻胶还在上面，遮盖住下面的材料。此时，半导体结构的对准标记所在区域已经暴露，而对准标记以外的区域被光刻胶遮盖。
在一实施例中，所述对所述第一刻蚀凹槽底部进行测试，获得所述第一刻蚀凹槽底部所在的第一目标层的测试结果，可以包括：对所述第一刻蚀凹槽底部进行光致发光测试，获得所述第一刻蚀凹槽底部所在的第一目标层的光致发光光谱。
光致发光测试是一种半导体材料测试方法，通过获取光致发光光谱，来表征半导体材料的缺陷或者杂质。本步骤中，通过光致发光测试仪对第一刻蚀凹槽的底部进行光致发光测试，获得第一目标层的光致发光光谱。
在一实施例中，如图5所示，所述对所述第一刻蚀凹槽的底部进行测试，获得所述第一刻蚀凹槽的底部所在的第一目标层的测试结果之后，所述方法还可以包括以下步骤S510-S530。
步骤S510：将所述半导体结构的所述对准标记所在的第二目标区域刻蚀至第二目标层，获得第二刻蚀凹槽；其中，所述第二刻蚀凹槽的刻蚀深度与所述第一刻蚀凹槽的刻蚀深度不同。
其中，第二目标区域是指对准标记所包含区域中的不同于第一目标区域的另一块目标区域。第二目标层是指本次刻蚀中需要测试的层，与第一目标层属于不同的膜层。第二刻蚀凹槽是指将第二目标区域刻蚀至第二目标层所形成的刻蚀凹槽。为了获得不同层的半导体结构的测试结果，第二目标层的所在区域深度与第一目标层不同，因此，第二刻蚀凹槽的刻蚀深度与第一刻蚀凹槽的刻蚀深度不同。
步骤S520：对所述第二刻蚀凹槽的底部进行测试，获得所述第二刻蚀凹槽的底部所在的第二目标层的测试结果。
此步骤的具体过程可以参见步骤S120。
步骤S530：重复进行刻蚀与测试操作，获得多个不同深度的刻蚀凹槽所对应的目标层的测试结果。
对准标记还可以包括其他的多个目标区域，对这些目标区域重复进行刻蚀与测试操作，并使得每个目标区域的刻蚀深度不同，便可以获得多个不同深度的刻蚀凹槽对应的目标层的测试结果。
在一实施例中，所述对所述第一刻蚀凹槽的底部进行测试，获得所述第一刻蚀凹槽的底部所在的第一目标层的测试结果之后，所述方法还可以包括：将所述半导体结构的所述对准标记所在的多个第三目标区域刻蚀至第三目标层，获得多个相同深度的刻蚀凹槽；分别对所述多个相同深度的刻蚀凹槽的底部进行测试，获得所述多个相同深度的刻蚀凹槽所对应的第三目标层的测试结果；其中，所述多个第三目标区域在半导体结构上均匀分布。
第三目标区域可以是对准标记所包含的在半导体结构上均匀分布的多个目标区域。第三目标层可以是第三目标区域所需要测试的层。将多个第三目标区域刻蚀至第三目标层，获得多个相同深度的刻蚀凹槽，进而对多个相同深度的凹槽的底部进行测试，获得第三目标层的测试结果。在一实施例中，由于第三目标区域在半导体结构上是均匀分布的，且刻蚀深度相同，可以通过第三目标层的测试结果，分析评价第三目标层的半导体材料的均匀性。
本申请实施例还提供了一种半导体结构，图6为该半导体结构的俯视图。如图6所示，所述半导体结构600包括多个与对准标记对应的不同深度的刻蚀凹槽601-604。图7为沿刻蚀凹槽601、602和603所在直线的半导体结构600的剖面图。如图7所示，刻蚀凹槽601、602和603的刻蚀深度不同。不同深度的刻蚀凹槽601-604用于对不同深度的目标层进行测试。该测试方法可参见上述半导体结构的检测方法实施例，在此不再赘述。
在一实施例中，如图8所示，所述半导体结构600还包括多个与对准标记对应的相同深度的刻蚀凹槽605-608，所述多个与对准标记对应的相同深度的刻蚀凹槽均匀分布于半导体结构600上。图9为沿刻蚀凹槽605和606所在直线的半导体结构600的剖面图。如图9所示，刻蚀凹槽605和606的刻蚀深度相同。相同深度的刻蚀凹槽605-608用于获得半导体结构600的均匀性检测结果。该均匀性检测方法可以参见上述半导体结构的检测方法实施例，在此不再赘述。

Claims (10)

1.一种半导体结构的检测方法，其特征在于，所述方法包括：
将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层，形成第一刻蚀凹槽；
通过对所述第一刻蚀凹槽的底部进行测试，获得所述第一刻蚀凹槽的底部所在的第一目标层的测试结果。
2.根据权利要求1所述的半导体结构的检测方法，其特征在于，所述将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层，包括：
根据半导体结构上的对准标记制造与所述对准标记匹配的光刻板；
利用所述光刻板将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层。
3.根据权利要求2所述的半导体结构的检测方法，其特征在于，所述根据半导体结构上的对准标记制造与所述对准标记匹配的光刻板，包括：
根据所述半导体结构上的对准标记的图案和位置关系，制作具有与所述对准标记相同的图案和位置关系的所述光刻板。
4.根据权利要求3所述的半导体结构的检测方法，其特征在于，所述根据所述半导体结构上的对准标记的图案和位置关系，制作具有与所述对准标记相同的图案和位置关系的所述光刻板之前，所述方法还包括：
根据半导体结构的实际利用区域，确定所述对准标记的图案和位置关系。
5.根据权利要求2所述的半导体结构的检测方法，其特征在于，在利用所述光刻板将半导体结构上对准标记所在的第一目标区域刻蚀至第一目标层之前，所述方法还包括：
在所述半导体结构的表面涂覆光刻胶；
将所述光刻板置于已涂覆所述光刻胶的所述半导体结构上；
对所述半导体结构进行曝光和显影处理。
6.根据权利要求1所述的半导体结构的检测方法，其特征在于，所述对所述第一刻蚀凹槽的底部进行测试，获得所述第一刻蚀凹槽的底部所在的第一目标层的测试结果，包括：
对所述第一刻蚀凹槽底部进行光致发光测试，获得所述第一刻蚀凹槽底部所在的第一目标层的光致发光光谱。
7.根据权利要求1所述的半导体结构的检测方法，其特征在于，所述对所述第一刻蚀凹槽的底部进行测试，获得所述第一刻蚀凹槽的底部所在的第一目标层的测试结果之后，所述方法还包括：
将所述半导体结构的所述对准标记所在的第二目标区域刻蚀至第二目标层，获得第二刻蚀凹槽；其中，所述第二刻蚀凹槽的刻蚀深度与所述第一刻蚀凹槽的刻蚀深度不同；
对所述第二刻蚀凹槽的底部进行测试，获得所述第二刻蚀凹槽的底部所在的第二目标层的测试结果；
重复进行刻蚀与测试操作，获得多个不同深度的刻蚀凹槽所对应的目标层的测试结果。
8.根据权利要求1所述的半导体结构的检测方法，其特征在于，所述对所述第一刻蚀凹槽的底部进行测试，获得所述第一刻蚀凹槽的底部所在的第一目标层的测试结果之后，所述方法还包括：
将所述半导体结构的所述对准标记所在的多个第三目标区域刻蚀至第三目标层，获得多个相同深度的刻蚀凹槽；
分别对所述多个相同深度的刻蚀凹槽的底部进行测试，获得所述多个相同深度的刻蚀凹槽所对应的第三目标层的测试结果；
其中，所述多个第三目标区域在半导体结构上均匀分布。
9.一种半导体结构，其特征在于，所述半导体结构包括多个与对准标记对应的不同深度的刻蚀凹槽，所述不同深度的刻蚀凹槽用于对不同深度的目标层进行测试。
10.根据权利要求9所述的半导体结构，其特征在于，所述半导体结构还包括多个与对准标记对应的相同深度的刻蚀凹槽，所述多个与对准标记对应的相同深度的刻蚀凹槽均匀分布于半导体结构上，所述相同深度的刻蚀凹槽用于获得半导体结构的均匀性检测结果。
CN202010623731.7A 2020-06-30 2020-06-30 半导体结构的检测方法及半导体结构 Active CN111710617B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010623731.7A CN111710617B (zh) 2020-06-30 2020-06-30 半导体结构的检测方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010623731.7A CN111710617B (zh) 2020-06-30 2020-06-30 半导体结构的检测方法及半导体结构

Publications (2)

Publication Number Publication Date
CN111710617A true CN111710617A (zh) 2020-09-25
CN111710617B CN111710617B (zh) 2023-08-22

Family

ID=72545341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010623731.7A Active CN111710617B (zh) 2020-06-30 2020-06-30 半导体结构的检测方法及半导体结构

Country Status (1)

Country Link
CN (1) CN111710617B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112415365A (zh) * 2020-11-18 2021-02-26 海光信息技术股份有限公司 一种芯片测试方法、装置、电子设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086227A (en) * 1989-10-23 1992-02-04 Hitachi, Ltd. Secondary ion mass analyzing apparatus
US6559662B1 (en) * 1999-11-30 2003-05-06 Fab Solutions, Inc. Semiconductor device tester and semiconductor device test method
CN101465287A (zh) * 2008-12-31 2009-06-24 中微半导体设备(上海)有限公司 等离子体刻蚀方法
JP2013069606A (ja) * 2011-09-26 2013-04-18 Fujitsu Ltd 二次イオン質量分析装置及び二次イオン質量分析方法
CN203720532U (zh) * 2014-01-13 2014-07-16 中芯国际集成电路制造(北京)有限公司 一种光刻标记结构
CN109507006A (zh) * 2018-12-20 2019-03-22 中科芯电半导体科技（北京）有限公司 应用于vcsel结构外延片的光致发光测试的逐层刻蚀方法及其vcsel结构外延片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086227A (en) * 1989-10-23 1992-02-04 Hitachi, Ltd. Secondary ion mass analyzing apparatus
US6559662B1 (en) * 1999-11-30 2003-05-06 Fab Solutions, Inc. Semiconductor device tester and semiconductor device test method
CN101465287A (zh) * 2008-12-31 2009-06-24 中微半导体设备(上海)有限公司 等离子体刻蚀方法
JP2013069606A (ja) * 2011-09-26 2013-04-18 Fujitsu Ltd 二次イオン質量分析装置及び二次イオン質量分析方法
CN203720532U (zh) * 2014-01-13 2014-07-16 中芯国际集成电路制造(北京)有限公司 一种光刻标记结构
CN109507006A (zh) * 2018-12-20 2019-03-22 中科芯电半导体科技（北京）有限公司 应用于vcsel结构外延片的光致发光测试的逐层刻蚀方法及其vcsel结构外延片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112415365A (zh) * 2020-11-18 2021-02-26 海光信息技术股份有限公司 一种芯片测试方法、装置、电子设备及存储介质
CN112415365B (zh) * 2020-11-18 2022-09-27 海光信息技术股份有限公司 一种芯片测试方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
CN111710617B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
US9559019B2 (en) Metrology through use of feed forward feed sideways and measurement cell re-use
US20060204904A1 (en) Metal mask and manufacturing method thereof
CN111710617B (zh) 半导体结构的检测方法及半导体结构
US6737205B2 (en) Arrangement and method for transferring a pattern from a mask to a wafer
CN109669321B (zh) 一种晶圆洗边系统和晶圆洗边方法
CN114077166B (zh) 获得光刻工艺关键尺寸摇摆曲线的方法
TWI764562B (zh) 多步驟製程檢測方法
CN112180690B (zh) 提升器件关键尺寸面内均一性的方法
CN109932872B (zh) 一种标记的处理方法、套刻精度的量测方法以及标记
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
TWI250562B (en) Method for repairing opaque defects on semiconductor mask reticles
KR20080048703A (ko) 에픽텍셜 공정에서의 표면 단차를 이용한 두께 측정방법
KR20100010696A (ko) 포토마스크 검사용 정렬 패턴을 구비하는 포토마스크 및 그제조방법
US6228661B1 (en) Method to determine the dark-to-clear exposure dose for the swing curve
KR100523653B1 (ko) 반도체 소자의 사진 공정 마진 검사 방법
KR20080054995A (ko) 반도체 웨이퍼의 마킹 방법
US20080073570A1 (en) Method of repeatedly using a control wafer to monitor treatments
Nash et al. High-accuracy defect-free x-ray mask technology
KR100212705B1 (ko) 반도체 웨이퍼의 패턴 형성방법
KR100496815B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자 제조방법
JPH11325870A (ja) 焦点位置計測方法
KR100557702B1 (ko) 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법
KR0168353B1 (ko) 넌패턴 웨이퍼의 검사방법
KR100611071B1 (ko) 반도체 공정에서 마크 형성 방법
KR20050101587A (ko) 오버레이 측정방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant