CN112415365A - 一种芯片测试方法、装置、电子设备及存储介质 - Google Patents

一种芯片测试方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN112415365A
CN112415365A CN202011298889.8A CN202011298889A CN112415365A CN 112415365 A CN112415365 A CN 112415365A CN 202011298889 A CN202011298889 A CN 202011298889A CN 112415365 A CN112415365 A CN 112415365A
Authority
CN
China
Prior art keywords
chip
test
tested
information
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011298889.8A
Other languages
English (en)
Other versions
CN112415365B (zh
Inventor
何骁伟
杨国文
吴义桂
季宿儒
张清华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011298889.8A priority Critical patent/CN112415365B/zh
Publication of CN112415365A publication Critical patent/CN112415365A/zh
Application granted granted Critical
Publication of CN112415365B publication Critical patent/CN112415365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]

Abstract

本申请实施例公开一种芯片测试方法、装置、电子设备及存储介质,涉及集成电路技术领域,为提高测试效率而发明。所述数据读出方法包括:获取晶圆验收测试中目标晶圆的抽测信息,所述抽测信息包括所述目标晶圆中被选择接受晶圆验收测试的至少一个被抽测芯片的芯片标识信息;在所述晶圆验收测试之后的任一量产测试中,根据所述抽测信息确定是否对所述目标晶圆中的各待测芯片进行所述量产测试之外的附加测试。本申请适用于测试芯片。

Description

一种芯片测试方法、装置、电子设备及存储介质
技术领域
本申请涉及集成电路技术领域,尤其涉及一种芯片测试方法、装置、电子设备及存储介质。
背景技术
目前芯片检测一般会经历多个站别的测试,确保芯片质量完全符合规范才能流入市场。例如,需要进行WAT(Wafer Acceptance Test,晶圆验收测试)测试,封装前进行CP(Circuit Probing,电路探针测试)测试,封装后进行FT(final test,最终测试)测试,以及系统级测试等。其中,各站别的测试相对独立,但被测芯片的各项性能参数则可能相互关联。
由于芯片量产测试具有统一的测试规则和流程,测试中一旦需要确定某些芯片的详细特性,则只能中断量产流程,将这些芯片从生产线转移至实验室中由测试工程师开发专用程序进行特性分析测试和数据收集,测试效率低下。
发明内容
有鉴于此,本申请实施例提供一种芯片测试方法、装置、电子设备及存储介质,能够提高测试效率。
第一方面,本申请实施例提供一种芯片测试方法,包括:获取晶圆验收测试中目标晶圆的抽测信息,所述抽测信息包括所述目标晶圆中被选择接受晶圆验收测试的至少一个被抽测芯片的芯片标识信息;在所述晶圆验收测试之后的任一量产测试中,根据所述抽测信息确定是否对所述目标晶圆中的各待测芯片进行所述量产测试之外的附加测试。
根据本申请实施例的一种具体实施方式,所述获取晶圆验收测试中目标晶圆的抽测信息包括:在晶圆验收测试中,对目标晶圆中的被抽测芯片进行标记,并将标记信息写入所述被抽测芯片中的预设比特位;通过各所述待测芯片的所述预设比特位中的数据,获取所述目标晶圆的抽测信息。
根据本申请实施例的一种具体实施方式,所述获取晶圆验收测试中目标晶圆的抽测信息包括:通过读取所述晶圆验收测试的测试结果文件,获取晶圆验收测试中目标晶圆的抽测信息。
根据本申请实施例的一种具体实施方式,所述根据抽测信息确定是否对所述目标晶圆中的各待测芯片进行所述量产测试之外的附加测试之前,所述方法还包括:将所述附加测试的附加测试程序嵌入对所述待测芯片的量产测试程序;所述根据抽测信息确定是否对所述目标晶圆中的各待测芯片进行所述量产测试之外的附加测试包括:在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中包含所述待测芯片的芯片标识信息,对所述待测芯片执行所述附加测试程序;在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中不包含所述待测芯片的芯片标识信息,禁止对所述待测芯片执行所述附加测试程序。
根据本申请实施例的一种具体实施方式,所述在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中包含所述待测芯片的芯片标识信息,对所述待测芯片执行所述附加测试程序之后,所述方法还包括:建立所述待测芯片在所述晶圆验收测试、所述量产测试及所述附加测试中的各项工艺参数之间的关联关系。
根据本申请实施例的一种具体实施方式,所述获取晶圆验收测试中目标晶圆的抽测信息之后,所述方法还包括:响应于对所述目标晶圆中的任一待测芯片的预设测试未通过,获取所述待测芯片的定位信息;根据所述定位信息及所述目标晶圆的抽测信息,在所述目标晶圆中查找所述待测芯片对应的目标被抽测芯片;根据所述目标被抽测芯片对应的所述晶圆验收测试的第一测试结果以及所述附加测试的第二测试结果,确定所述待测芯片的失效原因。
根据本申请实施例的一种具体实施方式,所述根据所述定位信息及所述目标晶圆的抽测信息,在所述目标晶圆中查找所述待测芯片对应的目标被抽测芯片包括:响应于所述抽测信息中包含所述待测芯片的芯片标识信息,确定所述待测芯片对应的目标被抽测芯片为所述待测芯片本身;响应于所述抽测信息中不包含所述待测芯片的芯片标识信息,根据所述定位信息,在所述目标晶圆中查找距离所述待测芯片最近的被抽测芯片,确定距离所述待测芯片最近的被抽测芯片为所述目标被抽测芯片。
根据本申请实施例的一种具体实施方式,所述定位信息被预先烧录在所述待测芯片中,所述定位信息包括所述待测芯片的批次号、晶圆片号、所述待测芯片在晶圆上的坐标。
根据本申请实施例的一种具体实施方式,还包括:将对所述被抽测芯片的晶圆验收测试的测试结果进行预设编码后,写入所述被抽测芯片。
第二方面,本申请实施例提供一种芯片测试装置,包括:抽测信息获取模块,用于获取晶圆验收测试中目标晶圆的抽测信息,所述抽测信息包括所述目标晶圆中被选择接受晶圆验收测试的至少一个被抽测芯片的芯片标识信息;附加测试确定模块,用于在所述晶圆验收测试之后的任一量产测试中,根据所述抽测信息确定是否对所述目标晶圆中的各待测芯片进行所述量产测试之外的附加测试。
根据本申请实施例的一种具体实施方式,所述抽测信息获取模块,包括:写入子模块,用于在晶圆验收测试中,对目标晶圆中的被抽测芯片进行标记,并将标记信息写入所述被抽测芯片中的预设比特位;第一获取子模块,用于通过各所述待测芯片的所述预设比特位中的数据,获取所述目标晶圆的抽测信息。
根据本申请实施例的一种具体实施方式,所述抽测信息获取模块,包括:第二获取子模块,用于通过读取所述晶圆验收测试的测试结果文件,获取晶圆验收测试中目标晶圆的抽测信息。
根据本申请实施例的一种具体实施方式,还包括:嵌入模块,用于将所述附加测试的附加测试程序嵌入对所述待测芯片的量产测试程序;所述附加测试确定模块,包括:执行子模块,用于在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中包含所述待测芯片的芯片标识信息,对所述待测芯片执行所述附加测试程序;禁止子模块,用于在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中不包含所述待测芯片的芯片标识信息,禁止对所述待测芯片执行所述附加测试程序。
根据本申请实施例的一种具体实施方式,还包括:关联关系建立模块,用于建立所述待测芯片在所述晶圆验收测试、所述量产测试及所述附加测试中的各项工艺参数之间的关联关系。
根据本申请实施例的一种具体实施方式,还包括:定位信息获取模块,用于响应于对所述目标晶圆中的任一待测芯片的预设测试未通过,获取所述待测芯片的定位信息;目标被抽测芯片查找模块,用于根据所述定位信息及所述目标晶圆的抽测信息,在所述目标晶圆中查找所述待测芯片对应的目标被抽测芯片;失效原因确定模块,用于根据所述目标被抽测芯片对应的所述晶圆验收测试的第一测试结果以及所述附加测试的第二测试结果,确定所述待测芯片的失效原因。
根据本申请实施例的一种具体实施方式,所述目标被抽测芯片查找模块,包括:第一确定子模块,用于响应于所述抽测信息中包含所述待测芯片的芯片标识信息,确定所述待测芯片对应的目标被抽测芯片为所述待测芯片本身;第二确定子模块,用于响应于所述抽测信息中不包含所述待测芯片的芯片标识信息,根据所述定位信息,在所述目标晶圆中查找距离所述待测芯片最近的被抽测芯片,确定距离所述待测芯片最近的被抽测芯片为所述目标被抽测芯片。
根据本申请实施例的一种具体实施方式,所述定位信息被预先烧录在所述待测芯片中,所述定位信息包括所述待测芯片的批次号、晶圆片号、所述待测芯片在晶圆上的坐标。
根据本申请实施例的一种具体实施方式,还包括:写入模块,用于将对所述被抽测芯片的晶圆验收测试的测试结果进行预设编码后,写入所述被抽测芯片。
第三方面,本申请的实施例还提供一种电子设备,包括:壳体、处理器、存储器、电路板和电源电路,其中,电路板安置在壳体围成的空间内部,处理器和存储器设置在电路板上;电源电路,用于为上述电子设备的各个电路或器件供电;存储器用于存储可执行程序代码;所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序,用于执行本申请的实施例提供的任一种芯片测试方法。
第四方面,本申请的实施例还提供一种计算机可读存储介质,所述计算机可读存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现本申请的实施例提供的任一种芯片测试方法。
本申请的实施例提供的芯片测试方法、装置、电子设备及存储介质,通过获取晶圆验收测试中目标晶圆的抽测信息,其中,抽测信息包括目标晶圆中被选择接受晶圆验收测试的至少一个被抽测芯片的芯片标识信息,之后,可在晶圆验收测试之后的任一量产测试中,根据抽测信息确定是否对目标晶圆中的各待测芯片进行所述量产测试之外的附加测试,这样,在晶圆验收测试之后的任一量产测试中,对在晶圆验证试验中被抽测的芯片,可进行量产测试之外的附加测试,无需中断量产流程,在不增加大量测试时间和保证量产测试流程的前提下,完成对指定芯片测试项调整和数据收集的目的,从而,提高测试效率,避免了因需要确定某些芯片的详细特性,中断量产流程,导致的测试效率低下的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请一实施例提供的芯片测试方法的流程示意图;
图2为本申请又一实施例提供的芯片测试方法的流程示意图;
图3为本申请一实施例的芯片测试方法的具体实施例的流程图;
图4为本申请一实施例提供的芯片测试装置的结构示意图;
图5为本申请一实施例提供的电子设备的结构示意图。
具体实施方式
下面结合附图对本申请实施例进行详细描述。
应当明确,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
晶圆验收测试(WAT,Wafer Acceptance Test)一般是选取晶圆(wafer)上不同区域的芯片裸片(也可称为晶粒die),在晶圆加工厂完成,随后进行量产测试,即由封装测试工厂建立晶圆图(wafer map)进行不同温度条件和不同测试项的自动化设备(ATE,Automatic Test Equipment)测试,其中,封装前进行电路探针测试(CP,Circuit Probing)测试,封装后进行最终测试(FT,Final Test)测试,以及系统级测试(SLT,System LevelTest)等。
如背景技术所言,芯片量产测试具有统一的测试规则和流程,测试中一旦需要确定某些芯片的详细特性,则只能中断量产流程,将这些芯片从生产线转移至实验室中由测试工程师开发专用程序进行特性分析测试和数据收集。以CP测试为例,如果希望对指定位置的芯片进行测试有两种方法,一种是由测试工程师手动选取指定位置芯片进行测试,另一种是在探针台上创建新的Wafer Map,只保留需要测试的芯片坐标,然后按照流程进行自动测试,如果需要对芯片进行特性分析,则还需要使用专门的工程程序,这两种方法都只能在实验室中采用工程的方式实现,测试效率低下。
有鉴于此,发明人在研究中发现,CP测试和FT测试本身已涵盖不同的温度条件的ATE测试,如果能将WAT测试与CP和FT测试通过某种新方法将其结合在一起完成测试,将提高测试效率,节省成本。
需要说明的是,本申请中的芯片,可包括芯片裸片和芯片产品,其中,在晶圆上的芯片为芯片裸片,封装后的芯片为芯片产品。
为使本领域技术人员更好地理解本申请实施例的技术构思、实施方案和有益效果,下面通过具体实施例进行详细说明。
图1为本申请一实施例提供的芯片测试方法的流程示意图,如图1所示,本实施例的芯片测试方法,可以包括:
S101、获取晶圆验收测试中目标晶圆的抽测信息,抽测信息包括目标晶圆中被选择接受晶圆验收测试的至少一个被抽测芯片的芯片标识信息。
晶圆,也可称为wafer,可指制作硅半导体电路所用的硅晶片,其原始材料是硅,在晶圆上可有多个芯片,其中晶圆上的多个芯片可称为芯片裸片,芯片裸片又称为晶粒die。
晶圆验收测试,可为晶圆在代工厂生产出货前的测试验收。
在目标晶圆上的全部芯片中,有一个或多个芯片被选择进行验收测试,被选择进行验收测试的芯片,即为被抽测芯片,可以理解的是,该被抽测芯片为芯片裸片。
芯片标识信息,可用来唯一地标识该芯片的信息,如可为该芯片在晶圆上的位置信息,也可为该芯片的ID号等等。
可以通过多种方式获取晶圆验收测试中目标晶圆的抽测信息,在一些例中,获取晶圆验收测试中目标晶圆的抽测信息包括:
101a、在晶圆验收测试中,对目标晶圆中的被抽测芯片进行标记,并将标记信息写入被抽测芯片中的预设比特位。
被抽测芯片进行标记,以区别于未被抽测的芯片。
预设比特位可用于存储信息,在一些例子中,可将标记信息写入被抽测芯片内的电子熔丝(eFUSE)指定的比特位,具体可为通过特定的编码后,生成一定字节的二进制数,在ATE测试过程中烧录到efuse指定bit位置,其中,eFUSE可进行一次性可编程存储。
在一个例子中,标记信息可为坐标信息等。
通过对目标晶圆中的被抽测芯片进行标记,并将标记信息写入被抽测芯片中的预设比特位,在芯片测试的任何阶段皆可获取其如坐标信息的标记信息。
101b、通过各待测芯片的预设比特位中的数据,获取目标晶圆的抽测信息。
由于已经对被抽测芯片进行标记,并将标记信息写入被抽测芯片中的预设比特位,即在被抽测芯片的预设比特位上存储了被抽测芯片的标记信息,这样,可以通过各待测芯片的预设比特位中的数据,获取到目标晶圆的抽测信息。
在一个例子中,可对步骤101a中的efuse指定的比特位进行解码,以获取目标晶圆的抽测信息,这样,在芯片测试的任何阶段皆可获取其抽测信息,可以知道哪些芯片进行了哪些类型的测试,有利于后续对失效发生的追溯,其中,抽测信息可为坐标信息。
在另一些例子中,获取晶圆验收测试中目标晶圆的抽测信息包括:
101c、通过读取晶圆验收测试的测试结果文件,获取晶圆验收测试中目标晶圆的抽测信息。
在晶圆验收测试的测试结果中包括了目标晶圆的抽测信息,这样,可通过读取晶圆验收测试的测试结果文件,获取晶圆验收测试中目标晶圆的抽测信息。
在一个例子中,在晶圆验收测试后,可将晶圆验收测试的测试结果文件上传至服务器中,可读取服务器中测试结果文件,以获取晶圆验收测试中目标晶圆的抽测信息。
S102、在晶圆验收测试之后的任一量产测试中,根据抽测信息确定是否对目标晶圆中的各待测芯片进行量产测试之外的附加测试。
量产测试,可包括电路探针测试、最终测试和/或系统级测试。量产测试通常为在生产线上进行的测试。
电路探针测试(CP,Circuit Probing),可为封装前进行的测试;最终测试(FT,final test),可为封装后进行的测试。
CP测试,可为晶圆中测,是半导体后道封装测试的第一站,其目的是确保每个芯片裸片(又称为晶粒die)能基本满足器件的特征或设计规格书。
FT测试,测试对象是封装后的芯片,该芯片为芯片产品,其中,可包括至少一个晶粒die,测试目的是筛选然后决定芯片可用做产品卖给客户,需要保证规范指明的全部功能都要验证到。
附加测试,可包括shmoo测试、眼图测试、spec search测试等多种形式;通过附加测试,可对芯片的特性进行分析;附加测试是量产测试之外的测试。
各待测芯片,可为晶圆上的所有芯片,需要对晶圆上的所有芯片进行量产测试。
根据抽测信息确定是否对目标晶圆中的各待测芯片进行量产测试之外的附加测试,在一些例子中,可对在进行晶圆验收测试时被抽测芯片,进行量产测试之外的附加测试,具体可根据在被抽测芯片的芯片标识信息,确定哪些芯片需要进行量产测试之外的附加测试。
本实施例,通过获取晶圆验收测试中目标晶圆的抽测信息,其中,抽测信息包括目标晶圆中被选择接受晶圆验收测试的至少一个被抽测芯片的芯片标识信息,之后,可在晶圆验收测试之后的任一量产测试中,根据抽测信息确定是否对目标晶圆中的各待测芯片进行所述量产测试之外的附加测试,这样,在晶圆验收测试之后的任一量产测试中,对在晶圆验证试验中被抽测的芯片,可进行量产测试之外的附加测试,无需中断量产流程,在不增加大量测试时间和保证量产测试流程的前提下,完成对指定芯片测试项调整和数据收集的目的,从而,提高测试效率,避免了因需要确定某些芯片的详细特性,中断量产流程,导致的测试效率低下的问题,此外,优化了芯片在ATE测试阶段的测试流程,有效提高芯片测试的灵活性,并且,本实施例技术方案的实施,使得方案测试覆盖率更加全面的同时,还减少了对晶圆的压接运输流程,避免了该过程中可能会发生的不可预知的对晶圆、机台或作业人员本身带来的影响。
本实施例与上述实施例基本相同,不同之处在于,本实施例的芯片测试方法,在根据抽测信息确定是否对目标晶圆中的各待测芯片进行量产测试之外的附加测试之前,还包括:
步骤103、将附加测试的附加测试程序嵌入对待测芯片的量产测试程序。
将附加测试的附加测试程序嵌入对待测芯片的量产测试程序,这样,可为后续进行附加测试做好准备。
作为一可选实施例,根据抽测信息确定是否对目标晶圆中的各待测芯片进行量产测试之外的附加测试包括:
102a、在对待测芯片执行量产测试程序中,响应于抽测信息中包含待测芯片的芯片标识信息,对待测芯片执行附加测试程序。
对晶圆上的芯片执行量产测试程序的过程中,当抽测信息中包含待测芯片的芯片标识信息时,对芯片标识信息对应的芯片执行步骤103中嵌入的附加测试程序,以对该芯片进行量产测试之外的附加测试。
在对待测芯片执行所述量产测试程序中,响应于抽测信息中包含待测芯片的芯片标识信息,对待测芯片执行附加测试程序(102a)之后,方法还包括:
步骤104、建立待测芯片在晶圆验收测试、量产测试及附加测试中的各项工艺参数之间的关联关系。
工艺参数可为温度、湿度、酸碱度、等离子浓度等等。
在一个例子中,可将各测试中的工艺条件、晶圆验收测试、量产测试及附加测试的测试结果,建立关联关系,在实际应用中,可建立在晶圆验收测试、量产测试及附加测试中的各项工艺参数之间曲线,以对各工艺参数及晶圆验收测试、量产测试及附加测试的测试结果进行分析。
在一个例子中,在晶圆验证测试中被抽测的芯片,在进行量产测试外,还进行附加测试,可以将各测试结果与晶圆验证测试的结果建立一定的联系,极大的方便产品的良率分析。
本实施例,通过建立待测芯片在晶圆验收测试、量产测试及附加测试中的各项工艺参数之间的关联关系,极大的方便产品的良率分析。
作为又一可选实施例,根据抽测信息确定是否对目标晶圆中的各待测芯片进行量产测试之外的附加测试包括:在对待测芯片执行量产测试程序中,响应于抽测信息中不包含待测芯片的芯片标识信息,禁止对待测芯片执行附加测试程序。
当抽测信息中不包含待测芯片的芯片标识信息,则不对待测芯片执行附加测试程序,即对待测芯片进行量产测试即可。
图2为本申请又一实施例提供的芯片测试方法的流程示意图,如图2所示,本实施例与上述实施例基本相同,不同之处在于,本实施例的芯片测试方法,在获取晶圆验收测试中目标晶圆的抽测信息(步骤101)之后,所述方法还包括:
步骤105、响应于对目标晶圆中的任一待测芯片的预设测试未通过,获取待测芯片的定位信息。
预设测试可包括量产测试。
定位信息可被预先烧录在待测芯片中,定位信息可包括待测芯片的批次号、晶圆片号、待测芯片在晶圆上的坐标。
当目标晶圆中的任一待测芯片,未通过量产测试时,获取该未通过测试的待测芯片的定位信息,该未通过预定测试的待测芯片可能进行过晶圆验证测试,也可能未进行过晶圆验证测试。
步骤106、根据定位信息及目标晶圆的抽测信息,在目标晶圆中查找待测芯片对应的目标被抽测芯片。
目标晶圆的抽测信息中可包括多个被抽测芯片,在目标晶圆中查找与待测芯片对应的目标被抽测芯片。
未通过预定测试的待测芯片可能进行过晶圆验证测试,也可能未进行过晶圆验证测试,因此,可通过多种方式,查找与待测芯片对应的目标被抽测芯片,在一些例子中,根据定位信息及目标晶圆的抽测信息,在目标晶圆中查找待测芯片对应的目标被抽测芯片包括:
响应于抽测信息中包含待测芯片的芯片标识信息,确定待测芯片对应的目标被抽测芯片为待测芯片本身。
当抽测信息中包含待测芯片的芯片标识信息,则待测芯片对应的目标被抽测芯片为待测芯片本身,这样,可获取该待测芯片在晶圆验证测试中的测试结果,以及在附加测试中的测试结果。
在另一些例子中,根据定位信息及目标晶圆的抽测信息,在目标晶圆中查找待测芯片对应的目标被抽测芯片包括:
响应于抽测信息中不包含待测芯片的芯片标识信息,根据定位信息,在目标晶圆中查找距离待测芯片最近的被抽测芯片,确定距离待测芯片最近的被抽测芯片为目标被抽测芯片。
当抽测信息中不包含待测芯片的芯片标识信息,则根据定位信息,在目标晶圆中的查找与待测芯片距离最近的、且为被抽测的芯片,并将该被抽测芯片作为目标芯片,这样,可获取该待测芯片在晶圆验证测试中的测试结果,以及在附加测试中的测试结果。
步骤107、根据目标被抽测芯片对应的晶圆验收测试的第一测试结果以及附加测试的第二测试结果,确定待测芯片的失效原因。
根据目标被抽测芯片在晶圆验收测试中的结果以及附加测试中的测试结果,可方便分析确定待测芯片的失效原因。
本实施例,通过响应于对所述目标晶圆中的任一待测芯片的预设测试未通过,获取所述待测芯片的定位信息,根据所述定位信息及所述目标晶圆的抽测信息,在所述目标晶圆中查找所述待测芯片对应的目标被抽测芯片,根据所述目标被抽测芯片对应的所述晶圆验收测试的第一测试结果以及所述附加测试的第二测试结果,确定所述待测芯片的失效原因,由于对未通过预设测试的任一待测芯片,可根据所述定位信息及所述目标晶圆的抽测信息,查找与待测芯片对应的目标被抽测芯片,而目标被抽测芯片为进行了晶圆验收测试,也进行了附加测试,这样,可获取该目标被抽测芯片的对应的晶圆验收测试结果以及附加测试结果,进一步地,可根据目标被抽测芯片的晶圆验收测试结果以及附加测试结果,对待测芯片未通过预设测试的原因进行分析,从而,可方便地分析产品的失效原因以及良率分析。
本实施例与上述实施例基本相同,不同之处在于,本实施例的芯片测试方法,还包括:将对被抽测芯片的晶圆验收测试的测试结果进行预设编码后,写入被抽测芯片。
对从晶圆上的芯片进行抽测,对被抽测的芯片进行晶圆验收测试,将得到的测试结果进行预设编码,以将测试结果写入被抽测的芯片中,这样,在后续的测试或失效分析等需要查询晶圆验收测试结果的情况下,方便地获取该芯片在晶圆验收测试的结果。
作为一可选实施方式,可将在芯片测试的任何阶段的结果进行编码,写入被测芯片中,这样,在芯片测试的任何阶段皆可获取其坐标信息,可以知道哪些芯片进行了哪些类型的测试,有利于后续对失效发生的追溯。
本申请实施例的技术方案,可用于芯片测试的各个阶段,实现不同芯片对测试项调整和数据收集的目的;通过本申请技术方案的应用,可以收集一颗芯片从WAT,CP,FT,SLT各个阶段的不同条件和不同温度下的完整数据链,为产品工程师再后期良率分析、相关性分析提供更完整的数据。
下面以一具体实施例,对本申请的方案的实施进行详细说明。
图3为本申请一实施例的芯片测试方法的具体实施例的流程图,如图3所示。
步骤1、在CP测试中,从probe采集当前芯片的批号和坐标信息,经过编码后,烧写入系统级芯片的efuse指定的bits。
系统级芯片(SOC,System-on-a-Chip)是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。
CP测试中,ATE测试机通过GPIB协议读取自动探针台中被测晶圆的批号信息,被测芯片的坐标信息、测试结果以及芯片特性参数等信息,通过特定的编码后,生成一定字节的二进制数,在ATE测试过程中烧录到efuse指定bit位置,作为此SOC芯片的唯一识别号。
可以理解的是,ATE测试机包括了量产测试程序以及本申请实施例中的附加测试程序。
步骤2、将需要特殊处理的芯片批号和坐标信息输入到程序中。
步骤3、判断当前芯片是否需要进行附加测试流程。
测试过程中,ATE测试程序从芯片的efuse指定bit位置读取一定长度的二进制数,通过一定的蒜贩解析出该芯片的批号和坐标信息,与预设的信息进行比对,如果符合条件将启动附加测试,如果不符合条件将进行正常量产测试。
预设的信息可为在WAT测试时被抽测的芯片的信息。
步骤4、如果判断结果为当前芯片需要进行附加测试流程,则对当前芯片进行量产测试,以及附加测试项,之后结束流程。
附加测试项可为进行特性分析的测试,具体可以包含shmoo测试,眼图测试,specsearch测试等多种形式。
步骤5、如果判断结果为当前芯片不需要进行附加测试流程,则对当前芯片进行量产测试,之后结束流程。
可以理解的是,本申请的技术方案,可应用于CP、FT和SLT测试阶段,对芯片的测试选择性变的更加多元化。
本实施例的技术方案,在芯片的efuse中预设WAT被测芯片对应的坐标信息,并结合对测试程序设定指定的判定逻辑,这样,实现了在正常量产测试如CP、FT的同时,进行了WAT指定坐标芯片的附加测试,优化了芯片ATE测试阶段的测试流程,并且,可以将ATE测试结果与WAT结果建立一定的联系,极大的方便产品的良率分析。
图4为本申请一实施例提供的芯片测试装置的结构示意图,如图4所示,本实施例的装置,包括:抽测信息获取模块11,用于获取晶圆验收测试中目标晶圆的抽测信息,所述抽测信息包括所述目标晶圆中被选择接受晶圆验收测试的至少一个被抽测芯片的芯片标识信息;附加测试确定模块12,用于在所述晶圆验收测试之后的任一量产测试中,根据所述抽测信息确定是否对所述目标晶圆中的各待测芯片进行所述量产测试之外的附加测试。
本实施例的装置,可以用于执行图1所示方法实施例的技术方案,其实现原理和技术效果类似,此处不再赘述。
本实施例的装置,通过获取晶圆验收测试中目标晶圆的抽测信息,其中,抽测信息包括目标晶圆中被选择接受晶圆验收测试的至少一个被抽测芯片的芯片标识信息,之后,可在晶圆验收测试之后的任一量产测试中,根据抽测信息确定是否对目标晶圆中的各待测芯片进行所述量产测试之外的附加测试,这样,在晶圆验收测试之后的任一量产测试中,对在晶圆验证试验中被抽测的芯片,可进行量产测试之外的附加测试,无需中断量产流程,在不增加大量测试时间和保证量产测试流程的前提下,完成对指定芯片测试项调整和数据收集的目的,从而,提高测试效率,避免了因需要确定某些芯片的详细特性,中断量产流程,导致的测试效率低下的问题,此外,优化了芯片在ATE测试阶段的测试流程,有效提高芯片测试的灵活性,并且,本实施例技术方案的实施,使得方案测试覆盖率更加全面的同时,还减少了对晶圆的压接运输流程,避免了该过程中可能会发生的不可预知的对晶圆、机台或作业人员本身带来的影响。
作为一可选实施方式,所述抽测信息获取模块,包括:写入子模块,用于在晶圆验收测试中,对目标晶圆中的被抽测芯片进行标记,并将标记信息写入所述被抽测芯片中的预设比特位;第一获取子模块,用于通过各所述待测芯片的所述预设比特位中的数据,获取所述目标晶圆的抽测信息。
作为一可选实施方式,所述抽测信息获取模块,包括:第二获取子模块,用于通过读取所述晶圆验收测试的测试结果文件,获取晶圆验收测试中目标晶圆的抽测信息。
作为一可选实施方式,还包括:嵌入模块,用于将所述附加测试的附加测试程序嵌入对所述待测芯片的量产测试程序;所述附加测试确定模块,包括:执行子模块,用于在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中包含所述待测芯片的芯片标识信息,对所述待测芯片执行所述附加测试程序;禁止子模块,用于在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中不包含所述待测芯片的芯片标识信息,禁止对所述待测芯片执行所述附加测试程序。
作为一可选实施方式,还包括:关联关系建立模块,用于建立所述待测芯片在所述晶圆验收测试、所述量产测试及所述附加测试中的各项工艺参数之间的关联关系。
作为一可选实施方式,还包括:定位信息获取模块,用于响应于对所述目标晶圆中的任一待测芯片的预设测试未通过,获取所述待测芯片的定位信息;目标被抽测芯片查找模块,用于根据所述定位信息及所述目标晶圆的抽测信息,在所述目标晶圆中查找所述待测芯片对应的目标被抽测芯片;失效原因确定模块,用于根据所述目标被抽测芯片对应的所述晶圆验收测试的第一测试结果以及所述附加测试的第二测试结果,确定所述待测芯片的失效原因。
作为一可选实施方式,所述目标被抽测芯片查找模块,包括:第一确定子模块,用于响应于所述抽测信息中包含所述待测芯片的芯片标识信息,确定所述待测芯片对应的目标被抽测芯片为所述待测芯片本身;第二确定子模块,用于响应于所述抽测信息中不包含所述待测芯片的芯片标识信息,根据所述定位信息,在所述目标晶圆中查找距离所述待测芯片最近的被抽测芯片,确定距离所述待测芯片最近的被抽测芯片为所述目标被抽测芯片。
作为一可选实施方式,所述定位信息被预先烧录在所述待测芯片中,所述定位信息包括所述待测芯片的批次号、晶圆片号、所述待测芯片在晶圆上的坐标。
作为一可选实施方式,还包括:写入模块,用于将对所述被抽测芯片的晶圆验收测试的测试结果进行预设编码后,写入所述被抽测芯片。
图5为本申请一实施例提供的电子设备的结构示意图,可以包括:壳体61、处理器62、存储器63、电路板64和电源电路65,其中,电路板64安置在壳体61围成的空间内部,处理器62和存储器63设置在电路板64上;电源电路65,用于为上述电子设备的各个电路或器件供电;存储器63用于存储可执行程序代码;处理器62通过读取存储器63中存储的可执行程序代码来运行与可执行程序代码对应的程序,用于执行前述实施例提供的任一种芯片测试方法,因此也能实现相应的有益技术效果,前文已经进行了详细说明,此处不再赘述。
上述电子设备以多种形式存在,包括但不限于:
(1)移动通信设备:这类设备的特点是具备移动通信功能,并且以提供话音、数据通信为主要目标。这类终端包括:智能手机(例如iPhone)、多媒体手机、功能性手机,以及低端手机等。
(2)超移动个人计算机设备:这类设备属于个人计算机的范畴,有计算和处理功能,一般也具备移动上网特性。这类终端包括:PDA、MID和UMPC设备等,例如iPad。
(3)便携式娱乐设备:这类设备可以显示和播放多媒体内容。该类设备包括:音频、视频播放器(例如iPod),掌上游戏机,电子书,以及智能玩具和便携式车载导航设备。
(4)服务器:提供计算服务的设备,服务器的构成包括处理器、硬盘、内存、系统总线等,服务器和通用的计算机架构类似,但是由于需要提供高可靠的服务,因此在处理能力、稳定性、可靠性、安全性、可扩展性、可管理性等方面要求较高。
(5)其他具有数据交互功能的电子设备。
相应的,本申请的实施例还提供一种计算机可读存储介质,所述计算机可读存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现前述实施例提供的任一种芯片测试方法,因此也能实现相应的技术效果,前文已经进行了详细说明,此处不再赘述。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个......”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。
尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
为了描述的方便,描述以上装置是以功能分为各种单元/模块分别描述。当然,在实施本申请时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random AccessMemory,RAM)等。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。

Claims (20)

1.一种芯片测试方法,其特征在于,包括:
获取晶圆验收测试中目标晶圆的抽测信息,所述抽测信息包括所述目标晶圆中被选择接受晶圆验收测试的至少一个被抽测芯片的芯片标识信息;
在所述晶圆验收测试之后的任一量产测试中,根据所述抽测信息确定是否对所述目标晶圆中的各待测芯片进行所述量产测试之外的附加测试。
2.根据权利要求1所述的方法,其特征在于,所述获取晶圆验收测试中目标晶圆的抽测信息包括:
在晶圆验收测试中,对目标晶圆中的被抽测芯片进行标记,并将标记信息写入所述被抽测芯片中的预设比特位;
通过各所述待测芯片的所述预设比特位中的数据,获取所述目标晶圆的抽测信息。
3.根据权利要求1所述的方法,其特征在于,所述获取晶圆验收测试中目标晶圆的抽测信息包括:
通过读取所述晶圆验收测试的测试结果文件,获取晶圆验收测试中目标晶圆的抽测信息。
4.根据权利要求1所述的方法,其特征在于,所述根据抽测信息确定是否对所述目标晶圆中的各待测芯片进行所述量产测试之外的附加测试之前,所述方法还包括:
将所述附加测试的附加测试程序嵌入对所述待测芯片的量产测试程序;
所述根据抽测信息确定是否对所述目标晶圆中的各待测芯片进行所述量产测试之外的附加测试包括:
在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中包含所述待测芯片的芯片标识信息,对所述待测芯片执行所述附加测试程序;
在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中不包含所述待测芯片的芯片标识信息,禁止对所述待测芯片执行所述附加测试程序。
5.根据权利要求4所述的方法,其特征在于,所述在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中包含所述待测芯片的芯片标识信息,对所述待测芯片执行所述附加测试程序之后,所述方法还包括:
建立所述待测芯片在所述晶圆验收测试、所述量产测试及所述附加测试中的各项工艺参数之间的关联关系。
6.根据权利要求1至5中任一项所述的方法,其特征在于,所述获取晶圆验收测试中目标晶圆的抽测信息之后,所述方法还包括:
响应于对所述目标晶圆中的任一待测芯片的预设测试未通过,获取所述待测芯片的定位信息;
根据所述定位信息及所述目标晶圆的抽测信息,在所述目标晶圆中查找所述待测芯片对应的目标被抽测芯片;
根据所述目标被抽测芯片对应的所述晶圆验收测试的第一测试结果以及所述附加测试的第二测试结果,确定所述待测芯片的失效原因。
7.根据权利要求6所述的方法,其特征在于,所述根据所述定位信息及所述目标晶圆的抽测信息,在所述目标晶圆中查找所述待测芯片对应的目标被抽测芯片包括:
响应于所述抽测信息中包含所述待测芯片的芯片标识信息,确定所述待测芯片对应的目标被抽测芯片为所述待测芯片本身;
响应于所述抽测信息中不包含所述待测芯片的芯片标识信息,根据所述定位信息,在所述目标晶圆中查找距离所述待测芯片最近的被抽测芯片,确定距离所述待测芯片最近的被抽测芯片为所述目标被抽测芯片。
8.根据权利要求6所述的方法,其特征在于,所述定位信息被预先烧录在所述待测芯片中,所述定位信息包括所述待测芯片的批次号、晶圆片号、所述待测芯片在晶圆上的坐标。
9.根据权利要求1至5中任一项所述的方法,其特征在于,还包括:将对所述被抽测芯片的晶圆验收测试的测试结果进行预设编码后,写入所述被抽测芯片。
10.一种芯片测试装置,其特征在于,包括:
抽测信息获取模块,用于获取晶圆验收测试中目标晶圆的抽测信息,所述抽测信息包括所述目标晶圆中被选择接受晶圆验收测试的至少一个被抽测芯片的芯片标识信息;
附加测试确定模块,用于在所述晶圆验收测试之后的任一量产测试中,根据所述抽测信息确定是否对所述目标晶圆中的各待测芯片进行所述量产测试之外的附加测试。
11.根据权利要求10所述的装置,其特征在于,所述抽测信息获取模块,包括:
写入子模块,用于在晶圆验收测试中,对目标晶圆中的被抽测芯片进行标记,并将标记信息写入所述被抽测芯片中的预设比特位;
第一获取子模块,用于通过各所述待测芯片的所述预设比特位中的数据,获取所述目标晶圆的抽测信息。
12.根据权利要求10所述的装置,其特征在于,所述抽测信息获取模块,包括:
第二获取子模块,用于通过读取所述晶圆验收测试的测试结果文件,获取晶圆验收测试中目标晶圆的抽测信息。
13.根据权利要求10所述的装置,其特征在于,还包括:
嵌入模块,用于将所述附加测试的附加测试程序嵌入对所述待测芯片的量产测试程序;
所述附加测试确定模块,包括:
执行子模块,用于在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中包含所述待测芯片的芯片标识信息,对所述待测芯片执行所述附加测试程序;
禁止子模块,用于在对所述待测芯片执行所述量产测试程序中,响应于所述抽测信息中不包含所述待测芯片的芯片标识信息,禁止对所述待测芯片执行所述附加测试程序。
14.根据权利要求13所述的装置,其特征在于,还包括:
关联关系建立模块,用于建立所述待测芯片在所述晶圆验收测试、所述量产测试及所述附加测试中的各项工艺参数之间的关联关系。
15.根据权利要求10至14中任一项所述的装置,其特征在于,还包括:
定位信息获取模块,用于响应于对所述目标晶圆中的任一待测芯片的预设测试未通过,获取所述待测芯片的定位信息;
目标被抽测芯片查找模块,用于根据所述定位信息及所述目标晶圆的抽测信息,在所述目标晶圆中查找所述待测芯片对应的目标被抽测芯片;
失效原因确定模块,用于根据所述目标被抽测芯片对应的所述晶圆验收测试的第一测试结果以及所述附加测试的第二测试结果,确定所述待测芯片的失效原因。
16.根据权利要求15所述的装置,其特征在于,所述目标被抽测芯片查找模块,包括:
第一确定子模块,用于响应于所述抽测信息中包含所述待测芯片的芯片标识信息,确定所述待测芯片对应的目标被抽测芯片为所述待测芯片本身;
第二确定子模块,用于响应于所述抽测信息中不包含所述待测芯片的芯片标识信息,根据所述定位信息,在所述目标晶圆中查找距离所述待测芯片最近的被抽测芯片,确定距离所述待测芯片最近的被抽测芯片为所述目标被抽测芯片。
17.根据权利要求15所述的装置,其特征在于,所述定位信息被预先烧录在所述待测芯片中,所述定位信息包括所述待测芯片的批次号、晶圆片号、所述待测芯片在晶圆上的坐标。
18.根据权利要求10至14中任一项所述的装置,其特征在于,还包括:写入模块,用于将对所述被抽测芯片的晶圆验收测试的测试结果进行预设编码后,写入所述被抽测芯片。
19.一种电子设备,其特征在于,包括:壳体、处理器、存储器、电路板和电源电路,其中,电路板安置在壳体围成的空间内部,处理器和存储器设置在电路板上;电源电路,用于为上述电子设备的各个电路或器件供电;存储器用于存储可执行程序代码;所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序,用于执行前述权利要求1-9中任一项所述的芯片测试方法。
20.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现前述权利要求1-9中任一项所述的芯片测试方法。
CN202011298889.8A 2020-11-18 2020-11-18 一种芯片测试方法、装置、电子设备及存储介质 Active CN112415365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011298889.8A CN112415365B (zh) 2020-11-18 2020-11-18 一种芯片测试方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011298889.8A CN112415365B (zh) 2020-11-18 2020-11-18 一种芯片测试方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN112415365A true CN112415365A (zh) 2021-02-26
CN112415365B CN112415365B (zh) 2022-09-27

Family

ID=74773540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011298889.8A Active CN112415365B (zh) 2020-11-18 2020-11-18 一种芯片测试方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN112415365B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488401A (zh) * 2021-06-30 2021-10-08 海光信息技术股份有限公司 一种芯片测试方法及装置
CN113740705A (zh) * 2021-08-13 2021-12-03 海光信息技术股份有限公司 一种确定芯片测试工况的方法、装置及相关设备
CN113848454A (zh) * 2021-09-09 2021-12-28 海光信息技术股份有限公司 一种芯片测试方法及芯片测试机
CN116541426A (zh) * 2023-06-25 2023-08-04 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备
CN116541426B (zh) * 2023-06-25 2024-05-14 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备

Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091275A (ja) * 1998-09-17 2000-03-31 Sharp Corp 半導体素子の製造方法
JP2002217260A (ja) * 2001-01-19 2002-08-02 Nec Informatec Systems Ltd 半導体ウエハテストmap図作成装置及び方法
US20050098779A1 (en) * 2002-09-25 2005-05-12 Nec Electronics Corporation Production process for producing semiconductor devices, semiconductor devices produced thereby, and test system for carrying out yield-rate test in production of such semiconductor devices
US20060080582A1 (en) * 2004-10-13 2006-04-13 Ying-Lon Lu Semiconductor test management system and method
US20080159539A1 (en) * 2006-12-29 2008-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for providing secured integrated engineering analysis
US20090039912A1 (en) * 2007-08-10 2009-02-12 International Business Machines Corporation Method of Acceptance for Semiconductor Devices
JP2009246244A (ja) * 2008-03-31 2009-10-22 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体試験装置
US20090299679A1 (en) * 2008-05-30 2009-12-03 International Business Machines Corporation Method of Adaptively Selecting Chips for Reducing In-line Testing in a Semiconductor Manufacturing Line
JP2010177290A (ja) * 2009-01-27 2010-08-12 Seiko Epson Corp 半導体チップの検査方法
US20100332172A1 (en) * 2006-03-31 2010-12-30 Bruce Kaufman Secure test-for-yield chip diagnostics management system and method
CN104900551A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 一种晶圆质量管控方法和装置
US20150369857A1 (en) * 2014-06-20 2015-12-24 Renesas Electronics Corporation Manufacturing method and program of semiconductor device
TWI560636B (en) * 2015-09-24 2016-12-01 King Yuan Electronics Co Ltd Chip ID code automatic checking system and its method
US20170010321A1 (en) * 2015-07-06 2017-01-12 Macronix International Co., Ltd. Latch-up test device and method
CN106898563A (zh) * 2015-12-18 2017-06-27 中芯国际集成电路制造(上海)有限公司 产品验收系统及产品验收方法
CN107436384A (zh) * 2016-05-27 2017-12-05 无锡华润上华科技有限公司 半导体可动离子的测试系统及其控制系统
CN108535630A (zh) * 2018-04-02 2018-09-14 成都锐成芯微科技股份有限公司 一种芯片测试方法及芯片测试模块
CN109145460A (zh) * 2018-08-27 2019-01-04 枘熠集成电路(上海)有限公司 一种半导体可靠性评估方法及装置
US20190064253A1 (en) * 2017-08-25 2019-02-28 Streammosaic, Inc. Semiconductor yield prediction
CN110046284A (zh) * 2019-04-22 2019-07-23 武汉耐普登科技有限公司 芯片管理方法和系统
CN110082666A (zh) * 2019-04-10 2019-08-02 浙江省北大信息技术高等研究院 芯片测试分析方法、装置、设备及存储介质
CN110176420A (zh) * 2019-07-11 2019-08-27 上海艾为电子技术股份有限公司 一种芯片map坐标标记方法、装置和封装芯片
US20190277913A1 (en) * 2018-03-09 2019-09-12 Streammosaic, Inc. Failure detection and classsification using sensor data and/or measurement data
US20200026819A1 (en) * 2018-07-17 2020-01-23 Elite Semiconductor Inc. Semiconductor fab's defect operating system and method thereof
CN110969175A (zh) * 2018-09-29 2020-04-07 长鑫存储技术有限公司 晶圆处理方法及装置、存储介质和电子设备
CN111710617A (zh) * 2020-06-30 2020-09-25 度亘激光技术(苏州)有限公司 半导体结构的检测方法及半导体结构

Patent Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091275A (ja) * 1998-09-17 2000-03-31 Sharp Corp 半導体素子の製造方法
JP2002217260A (ja) * 2001-01-19 2002-08-02 Nec Informatec Systems Ltd 半導体ウエハテストmap図作成装置及び方法
US20050098779A1 (en) * 2002-09-25 2005-05-12 Nec Electronics Corporation Production process for producing semiconductor devices, semiconductor devices produced thereby, and test system for carrying out yield-rate test in production of such semiconductor devices
US20060080582A1 (en) * 2004-10-13 2006-04-13 Ying-Lon Lu Semiconductor test management system and method
US20100332172A1 (en) * 2006-03-31 2010-12-30 Bruce Kaufman Secure test-for-yield chip diagnostics management system and method
US20080159539A1 (en) * 2006-12-29 2008-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for providing secured integrated engineering analysis
US20090039912A1 (en) * 2007-08-10 2009-02-12 International Business Machines Corporation Method of Acceptance for Semiconductor Devices
JP2009246244A (ja) * 2008-03-31 2009-10-22 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体試験装置
US20090299679A1 (en) * 2008-05-30 2009-12-03 International Business Machines Corporation Method of Adaptively Selecting Chips for Reducing In-line Testing in a Semiconductor Manufacturing Line
JP2010177290A (ja) * 2009-01-27 2010-08-12 Seiko Epson Corp 半導体チップの検査方法
CN104900551A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 一种晶圆质量管控方法和装置
US20150369857A1 (en) * 2014-06-20 2015-12-24 Renesas Electronics Corporation Manufacturing method and program of semiconductor device
US20170010321A1 (en) * 2015-07-06 2017-01-12 Macronix International Co., Ltd. Latch-up test device and method
TWI560636B (en) * 2015-09-24 2016-12-01 King Yuan Electronics Co Ltd Chip ID code automatic checking system and its method
CN106898563A (zh) * 2015-12-18 2017-06-27 中芯国际集成电路制造(上海)有限公司 产品验收系统及产品验收方法
CN107436384A (zh) * 2016-05-27 2017-12-05 无锡华润上华科技有限公司 半导体可动离子的测试系统及其控制系统
US20190064253A1 (en) * 2017-08-25 2019-02-28 Streammosaic, Inc. Semiconductor yield prediction
US20190277913A1 (en) * 2018-03-09 2019-09-12 Streammosaic, Inc. Failure detection and classsification using sensor data and/or measurement data
CN108535630A (zh) * 2018-04-02 2018-09-14 成都锐成芯微科技股份有限公司 一种芯片测试方法及芯片测试模块
US20200026819A1 (en) * 2018-07-17 2020-01-23 Elite Semiconductor Inc. Semiconductor fab's defect operating system and method thereof
CN109145460A (zh) * 2018-08-27 2019-01-04 枘熠集成电路(上海)有限公司 一种半导体可靠性评估方法及装置
CN110969175A (zh) * 2018-09-29 2020-04-07 长鑫存储技术有限公司 晶圆处理方法及装置、存储介质和电子设备
CN110082666A (zh) * 2019-04-10 2019-08-02 浙江省北大信息技术高等研究院 芯片测试分析方法、装置、设备及存储介质
CN110046284A (zh) * 2019-04-22 2019-07-23 武汉耐普登科技有限公司 芯片管理方法和系统
CN110176420A (zh) * 2019-07-11 2019-08-27 上海艾为电子技术股份有限公司 一种芯片map坐标标记方法、装置和封装芯片
CN111710617A (zh) * 2020-06-30 2020-09-25 度亘激光技术(苏州)有限公司 半导体结构的检测方法及半导体结构

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHNCHIP: "晶圆测试可分为哪两个步骤", 《电子发烧友》 *
曾广根等编著: "《电子封装材料与技术》", 30 December 2020 *
阳莎,崔继锋,廖传钦,朱建德: "一种在芯片测试阶段进行产品规格区分的方法", 《半导体检测与设备》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488401A (zh) * 2021-06-30 2021-10-08 海光信息技术股份有限公司 一种芯片测试方法及装置
CN113488401B (zh) * 2021-06-30 2022-10-14 海光信息技术股份有限公司 一种芯片测试方法及装置
CN113740705A (zh) * 2021-08-13 2021-12-03 海光信息技术股份有限公司 一种确定芯片测试工况的方法、装置及相关设备
CN113848454A (zh) * 2021-09-09 2021-12-28 海光信息技术股份有限公司 一种芯片测试方法及芯片测试机
CN116541426A (zh) * 2023-06-25 2023-08-04 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备
CN116541426B (zh) * 2023-06-25 2024-05-14 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备

Also Published As

Publication number Publication date
CN112415365B (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
CN112415365B (zh) 一种芯片测试方法、装置、电子设备及存储介质
US7676775B2 (en) Method to determine the root causes of failure patterns by using spatial correlation of tester data
CN112588617B (zh) 一种分等级筛选芯片的方法、装置及电子设备
CN108446221A (zh) 系统测试方法、装置、计算机设备和存储介质
US20110006797A1 (en) Probe card and test equipment
CN112612755A (zh) 一种芯片测试信息展示方法、装置、电子设备及存储介质
CN115510804A (zh) 全芯片管脚复用自动化验证方法、装置、设备及存储介质
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
CN112526319A (zh) 芯片测试方法、装置、处理器芯片及服务器
CN113488401B (zh) 一种芯片测试方法及装置
CN109558307B (zh) 一种游戏程序的测试方法及系统
CN101017496A (zh) 基于最佳匹配测试结果类型自动格式化数据的方法和装置
CN113468301A (zh) 集成电路测试方案的自动化生成方法和系统
CN103336935B (zh) 一种探针卡识别装置和方法
CN109992511B (zh) 获取代码测试覆盖率的装置及方法
CN116413587A (zh) 回退路径的选择方法和装置
CN110888036B (zh) 测试项目确定方法及装置、存储介质和电子设备
CN111061258B (zh) 一种基于列车控制系统的功能测试方法及装置
CN112631842A (zh) 一种系统内存识别测试方法、系统及电子设备
CN113917305A (zh) 一种测试方法、测试系统、电子设备和可读存储介质
US20170052887A1 (en) To-be-stubbed target determining apparatus, to-be-stubbed target determining method and non-transitory recording medium storing to-be-stubbed target determining program
CN112612698A (zh) 应用程序崩溃测试方法及相关产品
CN111542175B (zh) 一种元件封装比较方法和相关装置
CN112612660B (zh) 规格信息数据库创建方法、芯片挑选方法及装置和系统
CN111385342B (zh) 一种物联网行业识别方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant