CN110046284A - 芯片管理方法和系统 - Google Patents

芯片管理方法和系统 Download PDF

Info

Publication number
CN110046284A
CN110046284A CN201910323417.4A CN201910323417A CN110046284A CN 110046284 A CN110046284 A CN 110046284A CN 201910323417 A CN201910323417 A CN 201910323417A CN 110046284 A CN110046284 A CN 110046284A
Authority
CN
China
Prior art keywords
chip
tube core
identity information
test
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910323417.4A
Other languages
English (en)
Inventor
刘宏志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Weil Semiconductor Co.,Ltd.
Original Assignee
WUHAN SCIENCE and TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUHAN SCIENCE and TECHNOLOGY Co Ltd filed Critical WUHAN SCIENCE and TECHNOLOGY Co Ltd
Priority to CN201910323417.4A priority Critical patent/CN110046284A/zh
Publication of CN110046284A publication Critical patent/CN110046284A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/903—Querying

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请公开了一种芯片管理方法和系统，将晶圆中的多个管芯分别与其对应的身份信息关联，在晶圆测试过程采集晶圆中的多个管芯的第一测试数据，在芯片测试过程采集芯片的第二测试数据，芯片内封装有相应的所述管芯，最后根据封装在芯片内的管芯的身份信息将第二测试数据与第一测试数据整合，得到追溯数据库，在失效分析时可以根据待分析芯片的身份信息查找追溯数据库得到该芯片的测试数据，通过在芯片测试数据追溯中设计标记信息，有利于节省了数据追溯时间和追溯成本，提高数据追溯的效率。

Description

芯片管理方法和系统
技术领域
本发明涉及晶圆测试领域，更具体地，涉及一种芯片管理方法和系统。
背景技术
验证测试担负着检验芯片设计和芯片生产的重要任务，是半导体芯片走向产品进入市场的重要环节。失效分析又是验证测试的重要方面，它为探求芯片失效原理与优化测试程序奠定了基础。而失效分析是以异常芯片的生产和测试数据为基础的。因此构建可以根据异常芯片的身份信息获得该芯片的历史生产数据和测试数据的芯片管理系统，在现有的芯片测试中起到的作用越来越重要。
发明内容
有鉴于此，本发明提出一种芯片管理方法和系统，可基于芯片的身份信息得到该芯片的历史生产数据和测试数据，有利于节省数据追溯时间和追溯成本，提高数据追溯的效率。
根据本发明实施例的第一方面，提供一种芯片管理方法，包括：将晶圆中的多个管芯分别与其对应的身份信息关联；在第一测试过程采集所述晶圆中的所述多个管芯的第一测试数据；在第二测试过程采集芯片的第二测试数据，所述芯片内封装有相应的所述管芯；以及根据封装在所述芯片内的所述管芯的所述身份信息，将所述第二测试数据与所述第一测试数据整合，以得到追溯数据库。
优选地，所述身份信息至少包括：所述管芯的生产日期和测试日期、生产批次、晶圆编号以及坐标数据。
优选地，将晶圆中的多个管芯分别与其对应的身份信息关联包括：提供测试晶圆图，所述测试晶圆图包括所述多个管芯的相对位置坐标；根据所述多个管芯中基准管芯的实际坐标以及所述基准管芯在所述测试晶圆图中的相对位置坐标获得坐标偏移量；以及根据所述坐标偏移量和所述基准管芯之外的各个所述管芯的所述相对位置坐标获得各个所述管芯的所述实际坐标。
优选地，所述芯片管理方法还包括：在所述第一测试过程预存所述管芯的身份信息，以及在所述第二测试过程读取所述管芯的所述身份信息。
优选地，所述在第一测试过程预存所述管芯的身份信息还包括：将所述管芯的所述身份信息存储至对应芯片的存储器中。
优选地，所述在第二测试过程中读取所述管芯的身份信息还包括：通过图像识别所述芯片的封装外壳上的信息以得到封装在所述芯片内的所述管芯的所述身份信息。
优选地，所述芯片管理方法还包括：根据待分析芯片的身份信息以及所述追溯数据库得到追溯图；以及根据所述追溯图得到所述待分析芯片的第一测试数据和/或第二测试数据。
根据本发明实施例的另一方面，提供一种芯片管理系统，包括：身份关联模块，用于将晶圆中的多个管芯分别与其对应的身份信息关联；第一采集模块，用于在第一测试过程采集所述晶圆中的所述多个管芯的第一测试数据；第二采集模块，用于在第二测试过程采集芯片的第二测试数据，所述芯片内封装有相应的所述管芯；以及管理模块，用于根据封装在所述芯片内的所述管芯的所述身份信息，将所述第二测试数据与所述第一测试数据整合，以得到追溯数据库。
优选地，所述身份信息至少包括：所述管芯的生产日期和测试日期、生产批次、晶圆编号以及坐标数据。
优选地，所述身份关联模块包括：计算单元，用于根据所述多个管芯中基准管芯的实际坐标以及所述基准管芯在所述测试晶圆图中的相对位置坐标获得坐标偏移量，所述测试晶圆图包括所述多个管芯的相对位置坐标；以及处理单元，用于根据所述坐标偏移量和所述基准管芯之外的各个所述管芯的所述相对位置坐标获得各个所述管芯的实际坐标。
优选地，所述芯片管理系统还包括：存储器，用于在所述第一测试过程预存所述管芯的身份信息。
优选地，所述芯片管理系统还包括：图像识别装置，用于识别所述芯片的封装外壳上的信息以得到封装在所述芯片内的所述管芯的所述身份信息。
优选地，所述芯片管理系统还包括：查找模块，用于根据待分析芯片的身份信息以及所述追溯数据库得到追溯图，以及根据所述追溯图得到所述待分析芯片的第一测试数据和/或第二测试数据。
本发明实施例的芯片管理方法和系统具有以下有益效果。
将晶圆中的多个管芯分别与其对应的身份信息关联，在晶圆测试过程采集晶圆中的多个管芯的第一测试数据，在芯片测试过程采集芯片的第二测试数据，芯片内封装有相应的所述管芯，最后根据封装在芯片内的管芯的身份信息将第二测试数据与第一测试数据整合，得到追溯数据库。在失效分析时可以根据待分析芯片的身份信息查找追溯数据库得到该芯片的测试数据，通过在芯片测试数据追溯中设计标记信息，有利于节省数据追溯时间和追溯成本，提高数据追溯的效率。
附图说明
通过参照以下附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1和2示出了根据现有技术的具有多个管芯的晶圆的主视图和侧视图；
图3示出了根据现有技术的探针卡的示意图；
图4示出了根据现有技术的晶圆测试的结构示意图；
图5示出了根据现有技术的芯片测试的结构示意图；
图6示出了根据本发明实施例的芯片管理方法的流程示意图；
图7示出了根据本发明另一实施例的数据追溯方法的流程示意图；
图8示出了根据本发明实施例的追溯图的结构示意图；
图9示出了根据本发明实施例的芯片管理系统的结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图1和2示出了根据现有技术的具有多个管芯的晶圆的主视图和侧视图，图3示出了根据现有技术的探针卡的示意图，图4示出了现有的晶圆测试的示意图。
现有的半导体芯片在走向产品进入市场之前需要进行晶圆测试(Chip Probing)和芯片测试(Final Test)。晶圆测试需要对晶圆上的集成电路进行电学性能测试，以判断集成电路是否良好。芯片测试是对封装之后的芯片进行电源检测、管脚DC检测、测试逻辑检测以及辅助功能检测等功能性测试，通过测试的芯片将作为成品进入市场。
参见图1-4，经过半导体元件工艺后，在晶圆100表面形成多个阵列排列的管芯101，该多个管芯101需在经过晶圆测试后，确定是否进行封装或者必须移除作废。每个管芯101的周围都引出若干个焊盘(PAD)102用于在测试过程中施加电压，电流以及检测输出信号。
从上述若干个焊盘中选出多个焊盘作为待测焊盘，采用探针卡200向该多个待测焊盘(PAD)102施加电压，电流以及检测输出信号。如图3所示，探针卡200为悬臂式探针，包括探针座201和多个探针，每个探针包括悬臂部202和针尖部203。在测试时，将晶圆100移至探针卡200下方。调整晶圆100与探针卡200的相对位置，使每一探针对应于一个待测焊盘(PAD)102。接着，使探针的针尖部203及晶圆200互相接近，使针尖部203分别接触各待测焊盘(PAD)201，以进行晶圆的电性特性测量。
应该指出，在芯片上常常会为了封装和测试的便利，设置一些冗余焊盘，因此在自动化测试时，并非芯片上面每一个焊盘都会作为待测焊盘接入自动测试机的通道。
图5示出了现有的芯片测试的结构示意图。如图5所示，将管芯封装为芯片之后，需要将一系列的激励或测试向量(Test Vector)通过测试设备301施加到被测芯片302的管脚上，然后运行测试，被测芯片302就会输出相应的测试响应(Test Response)，然后根据这些实际输出的测试响应得到测试结果。例如，在一定的工作条件下，采用自动测试设备(Automatic Test Equipment，ATE)通过负载板对被测芯片施加相应的测试激励或测试向量，然后经过运行测试分析，从待测芯片的输出管脚得到相应的测试响应，将芯片输出的测试响应与预期的结果进行比较，以判断待测芯片是否存在故障。
通过测试的芯片将作为成品进入市场，但是在一些情况下，通过晶圆测试和芯片测试的芯片在客户端使用时仍然会出现异常状况，此时对异常芯片的生产数据和测试数据进行失效分析将具有重要意义。有鉴于此，本发明提供一种芯片管理方法和系统，该芯片管理方法可根据待分析芯片的身份信息追溯到该芯片的测试数据或生产数据，提高失效分析的工作效率。
图6示出根据本发明实施例的芯片管理方法的流程示意图。如图6所示，芯片管理方法包括步骤S110-S140。
在步骤S110中，将晶圆中的多个管芯分别与其对应的身份信息关联。其中，所述身份信息为所述多个管芯的唯一标识，至少包括所述管芯的生产日期和测试日期、生产批次、晶圆编号以及坐标数据，可以使用一串编号来表示所述管芯的身份信息。
示例的，当待测晶圆被传送到探针台卡盘(chuck)上，探针台系统通过其内部的摄像系统对晶圆上的特征芯片进行辨别确认初始位置，得到基准管芯的实际坐标。然后探针台根据基准管芯的实际坐标和测试晶圆图中基准管芯的相对位置坐标得到坐标偏移量。最后根据坐标偏移量和测试晶圆图中基准管芯之外的各个管芯的相对位置坐标获得各个管芯的实际坐标。
在步骤S120中，在晶圆测试过程采集所述晶圆中的所述多个管芯的第一测试数据。
示例的，自动测试机经由探针卡向多个管芯提供激励信号，管芯得到激励信号后，执行管芯测试并返回第一测试数据。
一种示例性的管芯的第一测试数据包含多行如下的数据项：记录序号，管芯坐标(X1，Y1)，管芯BIN号，测试项目1_数据，测试项目2_数据，...测试项目N_数据。
其中，记录序号为唯一标识，管芯坐标(X，Y)表示管芯在阵列的位置，管芯BIN号表示是否正常。该测试结果数据可以以文件形式存储。
进一步的，本发明实施例的芯片管理方法还包括在晶圆测试过程中预存管芯的身份信息，以便于在后续的测试过程中可直接得到管芯的身份信息。
作为一个非限制性的例子，对于带存储器的芯片，可在晶圆测试阶段将管芯的身份信息写入芯片内的存储器中，然后在后续的测试过程中直接从所述存储器中读取到所述管芯的身份信息。
作为另一个非限制性的例子，对于不带存储器的芯片，可在晶圆的半导体工艺阶段将每个管芯的身份信息的一部分或者全部制作在芯片的表面，并将每个管芯的身份信息的另一部分制作在对应芯片的封装外壳上，在后续的测试过程中可通过图像识别装置得到待测芯片对应的管芯的身份信息。
在步骤S130中，在芯片测试过程采集芯片的第二测试数据，所述芯片内封装有相应的所述管芯。
示例的，在一定的工作条件下，采用自动测试设备(Automatic Test Equipment，ATE)通过负载板对被测芯片施加相应的测试激励或测试向量，然后经过运行测试分析，从待测芯片的输出管脚得到相应的测试响应，得到第二测试数据。
在步骤S140中，根据封装在所述芯片内的所述管芯的所述身份信息，将所述第二测试数据与所述第一测试数据整合，以得到追溯数据库。
示例的，在芯片测试过程中读取每个芯片对应的管芯的身份信息，然后通过预设的程序或者脚本将身份信息和第一测试数据以及第二测试数据关联起来，得到追溯数据库。
其中，在芯片测试过程中读取身份信息的方法如上述实施例所述，对于带存储器的芯片，可在芯片测试过程中直接从所述存储器中读取到所述管芯的身份信息；对于不带存储器的芯片，可通过图像识别装置得到待测芯片对应的管芯的身份信息。
图7示出根据本发明另一实施例的一种数据追溯方法。如图7所示，该数据追溯方法包括步骤S210-S230。
在步骤S210中，导入追溯数据库。其中，该追溯数据库如上述实施例所述，包括多个芯片的身份信息以及对应的第一测试数据和第二测试数据。
在步骤S220中，根据待分析芯片的身份信息以及追溯数据库得到追溯图。例如输入待分析芯片的身份信息，按照预设的搜索程序在追溯数据库中进行搜索，根据搜索结果得到追溯图。
在步骤S230中，根据追溯图得到待分析芯片的第一测试数据和/或第二测试数据。
参见图8，最终得到的搜索结果按照阵列的方式排列在追溯图中，每个方格包括一个芯片的身份信息和测试数据，对于不同项目的失效，将以不同的颜色表示出来，有利于直观地显示待分析芯片的测试数据。
图9示出根据本发明另一实施例的芯片管理系统的结构示意图。如图9所示，芯片管理系统800包括身份关联模块801、第一采集模块802、第二采集模块803以及管理模块804。
身份关联模块801用于将晶圆中的多个管芯分别与其对应的身份信息关联。
其中，所述身份信息至少包括：所述管芯的生产日期和测试日期、生产批次、晶圆编号以及坐标数据。
进一步的，所述身份关联模块801还包括计算单元和处理单元。计算单元用于根据所述多个管芯中基准管芯的实际坐标以及所述基准管芯在所述测试晶圆图中的相对位置坐标获得坐标偏移量，所述测试晶圆图包括所述多个管芯的相对位置坐标。处理单元用于根据所述坐标偏移量和所述基准管芯之外的各个所述管芯的所述相对位置坐标获得各个所述管芯的实际坐标。
第一采集模块802用于在晶圆测试过程采集所述晶圆中的所述多个管芯的第一测试数据。
第二采集模块803用于在芯片测试过程采集芯片的第二测试数据，所述芯片内封装有相应的所述管芯。
管理模块804用于根据封装在所述芯片内的所述管芯的所述身份信息，将所述第二测试数据与所述第一测试数据整合，以得到追溯数据库。
进一步的，所述芯片管理系统800还包括存储器，所述存储器位于待测芯片之中，用于在所述晶圆测试过程预存所述管芯的身份信息。
进一步的，所述芯片管理系统800还包括图像识别装置，对于不带存储器的芯片，可通过所述图像识别装置识别所述芯片的封装外壳上的信息，以得到封装在所述芯片内的所述管芯的所述身份信息。
进一步的，所述芯片管理系统800还包括查找模块，用于根据待分析芯片的身份信息以及所述追溯数据库得到追溯图，以及根据所述追溯图得到待分析芯片的第一测试数据和/或第二测试数据。
综上所述，本发明实施例的芯片管理方法和系统将晶圆中的多个管芯分别与其对应的身份信息关联，在晶圆测试过程采集晶圆中的多个管芯的第一测试数据，在芯片测试过程采集芯片的第二测试数据，芯片内封装有相应的所述管芯，最后根据封装在芯片内的管芯的身份信息将第二测试数据与第一测试数据整合，得到追溯数据库。在失效分析时可以根据待分析芯片的身份信息查找追溯数据库得到该芯片的测试数据，通过在芯片测试数据追溯中设计标记信息，有利于节省了数据追溯时间和追溯成本，提高数据追溯的效率。
本发明实施例虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种芯片管理方法，包括：
将晶圆中的多个管芯分别与其对应的身份信息关联；
在第一测试过程采集所述晶圆中的所述多个管芯的第一测试数据；
在第二测试过程采集芯片的第二测试数据，所述芯片内封装有相应的所述管芯；以及
根据封装在所述芯片内的所述管芯的所述身份信息，将所述第二测试数据与所述第一测试数据整合，以得到追溯数据库。
2.根据权利要求1所述的芯片管理方法，其特征在于，所述身份信息至少包括：所述管芯的生产日期和测试日期、生产批次、晶圆编号以及坐标数据。
3.根据权利要求2所述的芯片管理方法，其特征在于，将晶圆中的多个管芯分别与其对应的身份信息关联包括：
提供测试晶圆图，所述测试晶圆图包括所述多个管芯的相对位置坐标；
根据所述多个管芯中基准管芯的实际坐标以及所述基准管芯在所述测试晶圆图中的相对位置坐标获得坐标偏移量；以及
根据所述坐标偏移量和所述基准管芯之外的各个所述管芯的所述相对位置坐标获得各个所述管芯的所述实际坐标。
4.根据权利要求1所述的芯片管理方法，其特征在于，还包括：在所述第一测试过程预存所述管芯的身份信息，以及在所述第二测试过程读取所述管芯的所述身份信息。
5.根据权利要求4所述的芯片管理方法，其特征在于，所述在第一测试过程预存所述管芯的身份信息还包括：将所述管芯的所述身份信息存储至对应芯片的存储器中。
6.根据权利要求4所述的芯片管理方法，其特征在于，所述在第二测试过程中读取所述管芯的身份信息还包括：
通过图像识别所述芯片的封装外壳上的信息以得到封装在所述芯片内的所述管芯的所述身份信息。
7.根据权利要求1所述的芯片管理方法，其特征在于，还包括：
根据待分析芯片的身份信息以及所述追溯数据库得到追溯图；以及
根据所述追溯图得到所述待分析芯片的第一测试数据和/或第二测试数据。
8.一种芯片管理系统，其特征在于，包括：
身份关联模块，用于将晶圆中的多个管芯分别与其对应的身份信息关联；
第一采集模块，用于在第一测试过程采集所述晶圆中的所述多个管芯的第一测试数据；
第二采集模块，用于在第二测试过程采集芯片的第二测试数据，所述芯片内封装有相应的所述管芯；以及
管理模块，用于根据封装在所述芯片内的所述管芯的所述身份信息，将所述第二测试数据与所述第一测试数据整合，以得到追溯数据库。
9.根据权利要求8所述的芯片管理系统，其特征在于，所述身份信息至少包括：所述管芯的生产日期和测试日期、生产批次、晶圆编号以及坐标数据。
10.根据权利要求2所述的芯片管理系统，其特征在于，所述身份关联模块包括：
计算单元，用于根据所述多个管芯中基准管芯的实际坐标以及所述基准管芯在所述测试晶圆图中的相对位置坐标获得坐标偏移量，所述测试晶圆图包括所述多个管芯的相对位置坐标；以及
处理单元，用于根据所述坐标偏移量和所述基准管芯之外的各个所述管芯的所述相对位置坐标获得各个所述管芯的实际坐标。
11.根据权利要求8所述的芯片管理系统，其特征在于，还包括：存储器，用于在所述第一测试过程预存所述管芯的身份信息。
12.根据权利要求8所述的芯片管理系统，其特征在于，还包括：图像识别装置，用于识别所述芯片的封装外壳上的信息以得到封装在所述芯片内的所述管芯的所述身份信息。
13.根据权利要求8所述的芯片管理系统，其特征在于，还包括：
查找模块，用于根据待分析芯片的身份信息以及所述追溯数据库得到追溯图，以及根据所述追溯图得到所述待分析芯片的第一测试数据和/或第二测试数据。
CN201910323417.4A 2019-04-22 2019-04-22 芯片管理方法和系统 Pending CN110046284A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910323417.4A CN110046284A (zh) 2019-04-22 2019-04-22 芯片管理方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910323417.4A CN110046284A (zh) 2019-04-22 2019-04-22 芯片管理方法和系统

Publications (1)

Publication Number Publication Date
CN110046284A true CN110046284A (zh) 2019-07-23

Family

ID=67278416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910323417.4A Pending CN110046284A (zh) 2019-04-22 2019-04-22 芯片管理方法和系统

Country Status (1)

Country Link
CN (1) CN110046284A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970530A (zh) * 2019-12-23 2020-04-07 常州捷佳创精密机械有限公司 硅片生产过程的控制系统
CN111725104A (zh) * 2020-06-22 2020-09-29 宁波芯健半导体有限公司 一种晶圆的编带方法、装置和设备
CN112103221A (zh) * 2020-11-10 2020-12-18 杭州长川科技股份有限公司 晶圆的测试方法、晶圆测试机、电子装置和存储介质
CN112200278A (zh) * 2020-09-25 2021-01-08 杭州加速科技有限公司 芯片测试数据溯源方法和装置
CN112415365A (zh) * 2020-11-18 2021-02-26 海光信息技术股份有限公司 一种芯片测试方法、装置、电子设备及存储介质
CN112420535A (zh) * 2019-08-21 2021-02-26 中移物联网有限公司 一种芯片制作方法及系统
CN112557881A (zh) * 2020-12-22 2021-03-26 上海华岭集成电路技术股份有限公司 管控集成电路测试质量的方法
CN112819482A (zh) * 2020-12-29 2021-05-18 苏州通富超威半导体有限公司 芯片封装过程的追溯管理方法及系统
CN113936730A (zh) * 2020-07-13 2022-01-14 长鑫存储技术有限公司 半导体芯片的测试方法、测试系统及测试设备
WO2022148818A1 (de) * 2021-01-11 2022-07-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. System und verfahren zur identifizierung und/oder rückverfolgung eines dreidimensionalen objekts
CN115358648A (zh) * 2022-10-24 2022-11-18 成都嘉纳海威科技有限责任公司 一种芯片测试中标准样品件的管理系统及方法
CN116541426A (zh) * 2023-06-25 2023-08-04 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备
CN116598219A (zh) * 2023-07-18 2023-08-15 上海孤波科技有限公司 一种可视化晶圆图的生成方法、装置及电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053042A (ja) * 1983-09-02 1985-03-26 Toshiba Corp ウェハマップの作成方法
US20040024551A1 (en) * 1997-02-26 2004-02-05 Beffa Raymond J. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US6943573B1 (en) * 2004-03-23 2005-09-13 Texas Instruments Incorporated System and method for site-to-site yield comparison while testing integrated circuit dies
CN102954964A (zh) * 2011-08-11 2013-03-06 索尼公司 光学测量设备和芯片寿命判断方法
CN103678529A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 晶圆多次测试数据的整合方法
CN104483616A (zh) * 2014-12-29 2015-04-01 上海华虹宏力半导体制造有限公司 晶圆测试芯片状态图的分类方法
CN104678287A (zh) * 2015-01-30 2015-06-03 上海华岭集成电路技术股份有限公司 芯片uid映射写入方法
CN105574039A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种晶圆测试数据的处理方法及系统
CN108400098A (zh) * 2017-02-08 2018-08-14 上海华岭集成电路技术股份有限公司 验证晶圆测试相关性的方法
CN108983072A (zh) * 2018-08-01 2018-12-11 武汉耐普登科技有限公司 晶圆测试方法、晶圆测试装置以及晶圆测试系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053042A (ja) * 1983-09-02 1985-03-26 Toshiba Corp ウェハマップの作成方法
US20040024551A1 (en) * 1997-02-26 2004-02-05 Beffa Raymond J. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US6943573B1 (en) * 2004-03-23 2005-09-13 Texas Instruments Incorporated System and method for site-to-site yield comparison while testing integrated circuit dies
CN102954964A (zh) * 2011-08-11 2013-03-06 索尼公司 光学测量设备和芯片寿命判断方法
CN103678529A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 晶圆多次测试数据的整合方法
CN105574039A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种晶圆测试数据的处理方法及系统
CN104483616A (zh) * 2014-12-29 2015-04-01 上海华虹宏力半导体制造有限公司 晶圆测试芯片状态图的分类方法
CN104678287A (zh) * 2015-01-30 2015-06-03 上海华岭集成电路技术股份有限公司 芯片uid映射写入方法
CN108400098A (zh) * 2017-02-08 2018-08-14 上海华岭集成电路技术股份有限公司 验证晶圆测试相关性的方法
CN108983072A (zh) * 2018-08-01 2018-12-11 武汉耐普登科技有限公司 晶圆测试方法、晶圆测试装置以及晶圆测试系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JMPER: "JMP软件中的晶圆图( Wafer Map)分析", 《HTTPS://BBS.PINGGU.ORG/THREAD-3153891-1-1.HTML》 *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420535A (zh) * 2019-08-21 2021-02-26 中移物联网有限公司 一种芯片制作方法及系统
CN110970530A (zh) * 2019-12-23 2020-04-07 常州捷佳创精密机械有限公司 硅片生产过程的控制系统
CN110970530B (zh) * 2019-12-23 2021-07-02 常州捷佳创精密机械有限公司 硅片生产过程的控制系统
CN111725104B (zh) * 2020-06-22 2023-02-17 宁波芯健半导体有限公司 一种晶圆的编带方法、装置和设备
CN111725104A (zh) * 2020-06-22 2020-09-29 宁波芯健半导体有限公司 一种晶圆的编带方法、装置和设备
CN113936730A (zh) * 2020-07-13 2022-01-14 长鑫存储技术有限公司 半导体芯片的测试方法、测试系统及测试设备
US11929132B2 (en) 2020-07-13 2024-03-12 Changxin Memory Technologies, Inc. Testing method, testing system, and testing apparatus for semiconductor chip
CN112200278A (zh) * 2020-09-25 2021-01-08 杭州加速科技有限公司 芯片测试数据溯源方法和装置
CN112103221A (zh) * 2020-11-10 2020-12-18 杭州长川科技股份有限公司 晶圆的测试方法、晶圆测试机、电子装置和存储介质
CN112415365A (zh) * 2020-11-18 2021-02-26 海光信息技术股份有限公司 一种芯片测试方法、装置、电子设备及存储介质
CN112557881A (zh) * 2020-12-22 2021-03-26 上海华岭集成电路技术股份有限公司 管控集成电路测试质量的方法
CN112819482A (zh) * 2020-12-29 2021-05-18 苏州通富超威半导体有限公司 芯片封装过程的追溯管理方法及系统
WO2022148818A1 (de) * 2021-01-11 2022-07-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. System und verfahren zur identifizierung und/oder rückverfolgung eines dreidimensionalen objekts
CN115358648A (zh) * 2022-10-24 2022-11-18 成都嘉纳海威科技有限责任公司 一种芯片测试中标准样品件的管理系统及方法
CN116541426A (zh) * 2023-06-25 2023-08-04 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备
CN116541426B (zh) * 2023-06-25 2024-05-14 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备
CN116598219A (zh) * 2023-07-18 2023-08-15 上海孤波科技有限公司 一种可视化晶圆图的生成方法、装置及电子设备
CN116598219B (zh) * 2023-07-18 2023-10-27 上海孤波科技有限公司 一种可视化晶圆图的生成方法、装置及电子设备

Similar Documents

Publication Publication Date Title
CN110046284A (zh) 芯片管理方法和系统
US7594206B2 (en) Fault detecting method and layout method for semiconductor integrated circuit
CN107038697A (zh) 用于诊断半导体晶圆的方法和系统
US7765444B2 (en) Failure diagnosis for logic circuits
CN107076782A (zh) 用于探针卡测试的组装装置
KR102305872B1 (ko) 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
CN104237577A (zh) 晶圆测试的方法和装置
CN102435928B (zh) 晶圆测试装置及对应的晶圆测试方法
KR101094945B1 (ko) 반도체 장치 및 이의 프로브 테스트 방법
CN209000871U (zh) 一种晶圆测试系统
CN110470975A (zh) 晶圆特性测试系统和方法
US20090164931A1 (en) Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
CN112285525B (zh) 一种晶圆测试方法、系统及计算机可读存储介质
CN103336935B (zh) 一种探针卡识别装置和方法
US6136618A (en) Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof
Appello et al. Understanding yield losses in logic circuits
US20110131217A1 (en) Computer program and computer system for producing test flow
US5898705A (en) Method for detecting bus shorts in semiconductor devices
CN108983072A (zh) 晶圆测试方法、晶圆测试装置以及晶圆测试系统
US7243039B1 (en) System and method for determining probing locations on IC
CN116244303A (zh) 多管芯芯片管理方法、装置、计算机设备和存储介质
JP2000243794A (ja) 半導体ウエハの解析方法
TWM638544U (zh) 晶圓針測路徑產生裝置
CN107340487A (zh) 一种查看测试系统处于稳定状态下实际加工能力的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201112

Address after: 214000 5th floor, building C, swan tower, Wuxi Software Park, No.111, Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province

Applicant after: Wuxi Weil Semiconductor Co.,Ltd.

Address before: 430000 Three Floors of Henglong Building D in Huazhong Dawn Software Park, No. 1 Guanshan Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant before: WUHAN NAIPUDENG TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: 5 / F, building C, swan block, Wuxi Software Park, 111 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Applicant after: Wuxi Weigan Semiconductor Co.,Ltd.

Address before: 5 / F, building C, swan block, Wuxi Software Park, 111 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Applicant before: Wuxi Weil Semiconductor Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20190723

RJ01 Rejection of invention patent application after publication