TWM638544U - 晶圓針測路徑產生裝置 - Google Patents
晶圓針測路徑產生裝置 Download PDFInfo
- Publication number
- TWM638544U TWM638544U TW111210706U TW111210706U TWM638544U TW M638544 U TWM638544 U TW M638544U TW 111210706 U TW111210706 U TW 111210706U TW 111210706 U TW111210706 U TW 111210706U TW M638544 U TWM638544 U TW M638544U
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- die
- path
- map reading
- circuit substrate
- Prior art date
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
本新型為有關一種晶圓針測路徑產生裝置,主要結構包括一電路基板、一晶圓圖讀取元件、一座標定義件、一測站圖讀取元件、一路徑方向設定件、一接觸條件載入件、一條件辨識元件、及一檔案建立元件。藉此,讀取晶圓上所有可測試點及其裸晶特性,並賦予可測試點一座標位置,再將座標位置陣列化標記以計算出可測試點間的相對位置關係,接著設定座標位置間的移動方向優先順序、及針對可測試點載入至少一接觸條件,即可逐一對各可測試點進行裸晶特性與接觸條件之比對,最後將符合者寫入空白針測路徑檔中,以準確快速的產生針測路徑。
Description
本新型為提供一種可依據晶圓圖及針測卡測站圖,及配合各種接觸條件進行統整規劃與分析,而準確快速的產生客製化或最佳化針測路徑的晶圓針測路徑產生裝置。
按,半導體的封裝測試可區分為兩大部分,分別是在晶圓加工完成後的晶圓測試,以及封裝完成後的成品測試。晶圓測試是利用晶圓測試機上晶圓測試裝置的探針與待測晶圓上各晶粒的焊墊相連接,然後將測得的資料送往測試機做分析與判斷,而整理出各晶粒的可修補資料,依據這些修補資料,測試人員可以經由雷射修補機將不良的元件替換掉,再經測試通過後,即告完成。
每個待測晶圓上通常具有數萬個晶粒,每個晶粒的大小、位置、功能、品質、待檢測項目不盡相同,因此,在測試過程中,事實上會遇到不需要測試、不能測試、或要測試兩次以上的晶粒,然而就針測路徑而言,目前雖有針測機廠商提供之晶圓路徑產生器,但所提供路徑只是制式化的依序走過每個晶粒,一般路徑規劃方式僅為確保每個晶粒都能走過一次的最短路徑,換言之,此路徑也會經過不需要測試及不能測試的晶粒位置,而需要測試兩次以上的晶粒位置,則會等到所有晶粒測過一次後,才回頭尋找還需要測試第二次的晶粒位置。故其產生路徑不會配合針測卡測站圖達成最佳化,或者無法依據晶圓上的標註點或閃避點進行路徑規劃,使其不論在測試時間或移動路徑上皆非真正意義上的最短路徑。
是以,要如何解決上述習用之問題與缺失,即為本新型之創作人與從事此行業之相關廠商所亟欲研究改善之方向所在者。
故,本新型之創作人有鑑於上述缺失,乃蒐集相關資料,經由多方評估及考量,並以從事於此行業累積之多年經驗,經由不斷試作及修改,始設計出此種可依據晶圓圖及針測卡測站圖,及配合各種接觸條件進行統整規劃與分析,而準確快速的產生客製化或最佳化針測路徑的晶圓針測路徑產生裝置的新型專利者。
本新型之主要目的在於:可依據晶圓圖及針測卡測站圖,及配合各種接觸條件進行統整規劃與分析,而準確快速的產生客製化或最佳化針測路徑。
為達成上述目的,本新型之主要結構包括:一電路基板、一晶圓圖讀取元件、一座標定義件、一測站圖讀取元件、一路徑方向設定件、一接觸條件載入件、一條件辨識元件、及一檔案建立元件。其中該晶圓圖讀取元件設於電路基板上,該座標定義件設於電路基板上位於晶圓圖讀取元件之一側且資訊連結晶圓圖讀取元件,該測站圖讀取元件設於電路基板上位於座標定義件背離晶圓圖讀取元件之一側且資訊連結座標定義件,該路徑方向設定件設於電路基板上位於測站圖讀取元件之一側,該接觸條件載入件設於電路基板上位於路徑方向設定件及測站圖讀取元件之一側,該條件辨識元件設於電路基板上位於座標定義件背離晶圓圖讀取元件之一側且位於測站圖讀取元件一側,而該檔案建立元件設於電路基板上位於條件辨識元件背離測站圖讀取元件之一側。
當使用者利用本新型進行晶圓針測路徑之規劃時,乃利用晶圓圖讀取元件及測站圖讀取元件載入待測的晶圓圖及針測卡測站圖,以將所有可測試點的位置陣列化標記,並利用路徑方向設定件根據裸晶特性、及移動方向優先順序,再由條件辨識元件逐一比對每個可測試點的裸晶特性、與接觸條件載入件提供之接觸條件,接著將比對結果符合的座標位置及裸晶特性,依序寫入檔案建立元件產生之空白針測路徑檔中,而將比對結果不符合忽略不處理,並搜尋下一個座標位置之可測試點,直到搜尋完畢所有座標位置之可測試點,爾後實際測試時,即可根據空白針測路徑檔中的座標位置排列順序作為針測路徑。如此一來,不但可在短時間內完成路經編排,也可使實際測試路徑最佳化或客製化,而大幅提高測試效率。
藉由上述技術,可針對習用晶圓路徑產生器所存在之所產生路徑
僅為制式化的最短路徑,並未配合針測卡測站圖達成最佳化,或是無法依據晶圓上的標註點或閃避點進行路徑規劃,導致路徑規劃時間較長、測試效率較低的問題點加以突破,達到上述優點之實用進步性。
1:晶圓圖讀取元件
11:座標定義件
2:測站圖讀取元件
3:路徑方向設定件
31:路徑起點設定件
4:接觸條件載入件
5:條件辨識元件
6:檔案建立元件
7:統計元件
8:分析元件
9:電路基板
第一圖 係為本新型較佳實施例之立體圖。
第二圖 係為本新型較佳實施例之使用狀態圖。
第三圖 係為本新型較佳實施例之設定示意圖。
第四圖 係為本新型較佳實施例之路徑規劃示意圖。
第五圖 係為本新型再一較佳實施例之立體圖。
第六圖 係為本新型再一較佳實施例之實施示意圖。
為達成上述目的及功效,本新型所採用之技術手段及構造,茲繪圖就本新型較佳實施例詳加說明其特徵與功能如下,俾利完全了解。
請參閱第一圖至第四圖所示,係為本新型較佳實施例之立體圖至路徑規劃示意圖,由圖中可清楚看出本新型係包括:
一電路基板9;
一設於該電路基板9上之晶圓圖讀取元件1;
一設於該電路基板9上之座標定義件11,係設於該晶圓圖讀取元件1一側且與其資訊連結;
一設於該電路基板9上之測站圖讀取元件2,係設於該座標定義件11背離該晶圓圖讀取元件1一側且資訊連結該座標定義件11;
一設於該電路基板9上之路徑方向設定件3,係設於該測站圖讀取元件2一側;
一設於該電路基板9上之接觸條件載入件4,係設於該路徑方向設定件3及該測站圖讀取元件2一側;
一設於該電路基板9上之條件辨識元件5,係設於該座標定義件11背離該晶圓圖讀取元件1一側,且位於該測站圖讀取元件2一側;及
一設於該電路基板9上之檔案建立元件6,係設於該條件辨識元件5背離該測站圖讀取元件2一側。
藉由上述之說明,已可了解本技術之結構,而依據這個結構之對應配合,更可依據晶圓圖及針測卡測站圖,及配合各種接觸條件進行統整規劃與分析,而達到準確快速的產生客製化或最佳化針測路徑之目的,而由圖中可清楚看出,本新型之晶圓圖讀取元件1、座標定義件11、測站圖讀取元件2、路徑方向設定件3、接觸條件載入件4、條件辨識元件5、及檔案建立元件6皆以設置於電路基板9上之電子元件(如處理晶片)做為舉例。晶圓圖讀取元件1乃於使用者載入晶圓圖時,判讀出圖中的可測試點及其裸晶特性,並藉由座標定義件11將整個晶圓圖設定在同一座標系統上,而將每個可測試點賦予一座標位置,至於裸晶特性則包括正常裸晶、免測試裸晶、需迴避裸晶、及不可測試裸晶,其中,免測試裸晶,或稱晶圓標註點(Marking die on wafer),為探針可正常通過,但無須對其針測的位置(如一般電路),如第四圖所示,本實施例中乃標示為(M),需迴避裸晶,或稱晶圓閃避點(Skip die on wafer),為測試時需要忽略或跳過的裸晶,否則會對某些探針造成損傷,本實施例中乃標示為(S),不可測試裸晶,或稱晶圓不測點(Not test die on wafer),為探針可正常通過,但可能因損傷或髒汙而無法對其針測的裸晶,本實施例中乃標示為(N),至於正常晶圓在本實施例中則根據相鄰位置關係依序標示為連續的自然數。
另外,測站圖讀取元件2可供使用者載入針測卡測站圖,以根據每個可測試點的座標位置予以陣列化標記(Dut Array),例如裸晶1的座標位置為(215,200)、裸晶2的座標位置為(215,180)、裸晶3的座標位置為(190,180)、裸晶4的座標位置為(190,215),則在陣列中的每個格子得以5為單位間隔排列,如此一來,假設以裸晶1的座標位置為起點,陣列中裸晶1的位置即標示為1,裸晶2位於裸晶1下方距離20處,故在陣列中裸晶2位於裸晶1下方第四格處(20/5=4),且裸晶2的位置標示為2,裸晶1與裸晶2間的三格無裸晶位置則標示為0,同理,其餘裸晶位置陣列化後標示如第三圖之Dut Array,並根據此陣列化標記,計算出各可測試點間的相對位置關係,如第三圖之Dut Index Relation,裸晶1為起點故相對位置關係為(0,0)、裸晶2相對起點的位置關係為(0,-4)、裸晶3相對起點的位置關係為(5,-4)、裸晶4相對起點的位置關係為(5,0),並以Dut Index Relation表格中的位置關係由上而下依序處理,來作為針測機的移動路徑。
再者,路徑方向設定件3乃供設定各座標位置間的移動方向優先順序,如第二圖之Direction所示,具有由上而下及由左而右(Top to Down+Left to Right)、由上而下及由右而左(Top to Down+Right to Left)、由下而上及由左而右(Down to Top+Left to Right)、由下而上及由右而左(Down to Top+Right to Left)、由右而左及由上而下(Right to Left+Top to Down)、由右而左及由下而上(Right to Left+Down to Top)、由左而右及由上而下(Left to Right+Top to Down)、與由左而右及由下而上(Left to Right+Down to Top)等設定選項,而上述裸晶1到裸晶4係以由上而下及由左而右之移動方向優先順序所排列出來的。
最後,接觸條件載入件4乃針對可測試點載入至少一接觸條件,例如:允許接觸晶圓閃避點(Enable Contact Skip Die)、允許接觸晶圓標註點(Enable Contact Mark Die)、允許接觸或超過晶圓邊界(Enable Contact Wafer Edge)、只允許全站測試(Full Site Contact Only)、及裸晶最大接觸次數(Max.Contact Count)。習知的路徑產生器多以只允許全站測試作為接觸條件,而必須走過所有的可測試點,但若可測試點中具有需迴避裸晶,且針測機為不允許接觸晶圓閃避點之機型,則以此條件進行測試很有可能因碰撞而對裸晶或針測機造成損傷,而本新型提供之允許接觸晶圓閃避點的接觸條件,乃用於針測機為允許接觸晶圓閃避點之機型時,另本新型提供之只允許全站測試的接觸條件,則用於可測試點中不具有需迴避裸晶者。至於允許接觸晶圓標註點、允許接觸或超過晶圓邊界、及裸晶最大接觸次數等設定條件,乃根據可測試點的分布位置、或待檢測項目選擇性設定,以縮短路徑編排所需的時間。
所有參數條件設定完成後,乃利用條件辨識元件5根據移動方向優先順序逐一對各座標位置之可測試點,進行裸晶特性與接觸條件之比對,若比對結果不符合,則搜尋下一個座標位置之可測試點,若比對結果符合,則利用檔案建立元件6產生一個空白針測路徑檔,並將比對結果符合之該座標位置及該裸晶特性,寫入該空白針測路徑檔中,然後繼續搜尋下一個座標位置之可測試點並重複比對動作,直到搜尋完畢所有座標位置之可測試點。如此一來最終產生的針測路徑為根據空白針測路徑檔中的座標位置排列順序作為針測路徑,由於不符合比對結果者不會在空白針測路徑檔中,因此不會有多餘的移動行程、或無意義的接觸針測動作,而產生最適合該晶圓的最佳化路徑、或最符合客戶需求的客製化路徑,成為最有效率的針測路徑。
舉例而言,如第四圖所示,延續前述裸晶1~4利用晶圓圖讀取元件1定義的座標位置,乃於圖中標示裸晶1~9、兩個晶圓標註點(M)、一個晶圓閃避點(S)、及一個晶圓不測點(N)之編排路徑,其中晶圓標註點(M)與晶圓不測點(N)乃為了路徑優化之目的,仍將其規劃於移動路徑中,但不做停留不進行針測,而晶圓閃避點(S)為了裸晶及設備安全考量進行路徑迴避。此外,由於所有符合比對結果的座標位置之可測試點,皆寫入同一個空白針測路徑檔中,可縮短處理器運算時在不同檔案中搜尋資料的時間,也可縮短路徑編排過程所需的時間,由於包括待檢測項目等相關資料也都寫在同一個空白針測路徑檔中,故即使某一裸晶具有複數個待檢測項目,也可以僅經過一次該裸晶而一次性完成所有待檢測項目,而大幅節省時間。
再請同時配合參閱第五圖及第六圖所示,係為本新型再一較佳實施例之立體圖及實施示意圖,由圖中可清楚看出,本實施例與上述實施例為大同小異,僅於該路徑方向設定件3係資訊連結一路徑起點設定件31,並該路徑產生裝置具有一資訊連結該晶圓圖讀取元件1之統計元件7、及一資訊連結該條件辨識元件5及該檔案建立元件6之分析元件8。如果是針對單一個晶圓做針測,其路徑起點是可以任意選擇的,但若對多個晶圓做針測時,針測路徑起點則可根據測站位置而定的,以更順利的連結到下一個針測點,如此可以取得更有效率的路徑,故使用者可以利用路徑起點設定件31對每一個待測晶圓的針測路徑起點進行設定,以由待測晶圓的座標位置中選定其中之一作為該待測晶圓的路徑起點。另外,由於接觸條件的設定差異會導致路徑結果完全不同,故可利用統計元件7計算每個路徑與裸晶數量相關之統計資料進行統計列表,例如圖中Summary Table所示之路徑方向(Direction)、起點座標(Start Coordinate(X,Y))、已測試裸晶數量(Test Die Count)、接觸裸晶數量(Touch Down Count)、實測裸晶數量(Actual Test Die Count)、未測裸晶數量(Loss Die Count)、未測率(Loss Rate(%)),以供使用者檢視、比對,進而從各測試路徑中選擇最適合的路徑,而分析元件8則會將每次路徑編排的時間標示在一側,供使用者參考。
惟,以上所述僅為本新型之較佳實施例而已,非因此即侷限本新型之專利範圍,故舉凡運用本新型說明書及圖式內容所為之簡易修飾及等效結構變化,均應同理包含於本新型之專利範圍內,合予陳明。
綜上所述,本新型之晶圓針測路徑產生裝置於使用時,為確實能
達到其功效及目的,故本新型誠為一實用性優異之新型,為符合新型專利之申請要件,爰依法提出申請,盼 審委早日賜准本新型,以保障創作人之辛苦創作,倘若 鈞局審委有任何稽疑,請不吝來函指示,創作人定當竭力配合,實感德便。
1:晶圓圖讀取元件
11:座標定義件
2:測站圖讀取元件
3:路徑方向設定件
4:接觸條件載入件
5:條件辨識元件
6:檔案建立元件
9:電路基板
Claims (7)
- 一種晶圓針測路徑產生裝置,該路徑產生裝置主要包括:一電路基板;一設於該電路基板上之晶圓圖讀取元件;一設於該電路基板上之座標定義件,係設於該晶圓圖讀取元件一側且與其資訊連結;一設於該電路基板上之測站圖讀取元件,係設於該座標定義件背離該晶圓圖讀取元件一側且資訊連結該座標定義件;一設於該電路基板上之路徑方向設定件,係設於該測站圖讀取元件一側;一設於該電路基板上之接觸條件載入件,係設於該路徑方向設定件及該測站圖讀取元件一側;一設於該電路基板上之條件辨識元件,係設於該座標定義件背離該晶圓圖讀取元件一側,且位於該測站圖讀取元件一側;及一設於該電路基板上之檔案建立元件,係設於該條件辨識元件背離該測站圖讀取元件一側。
- 如申請專利範圍第1項所述之晶圓針測路徑產生裝置,其中該路徑方向設定件一側設有一路徑起點設定件。
- 如申請專利範圍第1項所述之晶圓針測路徑產生裝置,其中該路徑產生裝置具有一設於該測站圖讀取元件一側且資訊連結該晶圓圖讀取元件之統計元件。
- 如申請專利範圍第1項所述之晶圓針測路徑產生裝置,其中該路徑產生裝置具有一設於該測站圖讀取元件一側,且資訊連結該條件辨識元件及該檔案建立元件之分析元件。
- 如申請專利範圍第1項所述之晶圓針測路徑產生裝置,其中該晶圓圖讀取元件係供讀取晶圓上之所有可測試點及其裸晶特性。
- 如申請專利範圍第5項所述之晶圓針測路徑產生裝置,其中該裸晶特性係為正常裸晶、免測試裸晶、需迴避裸晶、或不可測試裸晶其中之一者。
- 如申請專利範圍第1項所述之晶圓針測路徑產生裝置,其中該接觸條件載入件所載入之接觸條件係為允許接觸免測試裸晶、允許接觸需迴避裸晶、允許接觸或超過晶圓邊界、允許全站測試、或限定裸晶最大接觸次數其中之一者。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111210706U TWM638544U (zh) | 2022-09-30 | 2022-09-30 | 晶圓針測路徑產生裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111210706U TWM638544U (zh) | 2022-09-30 | 2022-09-30 | 晶圓針測路徑產生裝置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM638544U true TWM638544U (zh) | 2023-03-11 |
Family
ID=86691294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111210706U TWM638544U (zh) | 2022-09-30 | 2022-09-30 | 晶圓針測路徑產生裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM638544U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116581051A (zh) * | 2023-07-12 | 2023-08-11 | 杭州朗迅科技股份有限公司 | 一种晶圆的测试方法及装置 |
-
2022
- 2022-09-30 TW TW111210706U patent/TWM638544U/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116581051A (zh) * | 2023-07-12 | 2023-08-11 | 杭州朗迅科技股份有限公司 | 一种晶圆的测试方法及装置 |
CN116581051B (zh) * | 2023-07-12 | 2023-09-29 | 杭州朗迅科技股份有限公司 | 一种晶圆的测试方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6429029B1 (en) | Concurrent design and subsequent partitioning of product and test die | |
US7557596B2 (en) | Test assembly including a test die for testing a semiconductor product die | |
US7280945B1 (en) | Apparatus and methods for detection of systematic defects | |
US8190953B2 (en) | Method and system for selecting test vectors in statistical volume diagnosis using failed test data | |
CN103150430A (zh) | 一种测试芯片版图的生成方法 | |
US10762621B2 (en) | Semiconductor wafer measurement method and system | |
US9689923B2 (en) | Adaptive electrical testing of wafers | |
US7765444B2 (en) | Failure diagnosis for logic circuits | |
CN101561474B (zh) | 可动态变更测试流程的测试方法 | |
TWM638544U (zh) | 晶圓針測路徑產生裝置 | |
US7266741B2 (en) | Generation of test vectors for testing electronic circuits taking into account of defect probability | |
Marinissen et al. | A fully automatic test system for characterizing large-array fine-pitch micro-bump probe cards | |
Appello et al. | Understanding yield losses in logic circuits | |
TWI834311B (zh) | 晶圓針測路徑產生系統及其方法 | |
US20220383473A1 (en) | Method and system for diagnosing a semiconductor wafer | |
JP2951166B2 (ja) | 半導体テスト装置、半導体テスト回路チップ及びプローブカード | |
US8831333B2 (en) | Mask pattern analysis apparatus and method for analyzing mask pattern | |
US7207028B2 (en) | System for evaluating a design of a mask, exposure system, method for evaluating a design of a mask, method for manufacturing a semiconductor device and mask | |
CN114139489A (zh) | 一种版图对比中验证单位版图的排序方法 | |
CN111220902A (zh) | 一种基于集成电路圆片坐标分区的工程分析测试的方法 | |
CN111429426A (zh) | 一种检测对象缺陷图案的提取装置、提取方法及存储介质 | |
Mirabella et al. | On the test of single via related defects in digital VLSI designs | |
US20090007033A1 (en) | Method to transfer failure analysis-specific data between data between design houses and fab's/FA labs | |
JP2001210682A (ja) | 半導体選別装置 | |
Shvachko et al. | Digital circuit testing methods: an analysis of modern problems |