CN114139489A - 一种版图对比中验证单位版图的排序方法 - Google Patents
一种版图对比中验证单位版图的排序方法 Download PDFInfo
- Publication number
- CN114139489A CN114139489A CN202111417786.3A CN202111417786A CN114139489A CN 114139489 A CN114139489 A CN 114139489A CN 202111417786 A CN202111417786 A CN 202111417786A CN 114139489 A CN114139489 A CN 114139489A
- Authority
- CN
- China
- Prior art keywords
- layout
- test
- size
- canvas
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种版图对比中验证单位版图的排序方法，包括以下步骤：1）制定配置文件；2）定义测试文件；3）读取测试文件，生成重叠的测试版图并确定版图编辑工具的画布尺寸；4）确定测试单元个数尺寸和标准单元行数和列数；5）比较总版图尺寸是否大于版图编辑工具的1/4大小画布尺寸；6）将画图中心重叠的测试单元版图移动到最小单元阵列中；7）用户查看测试结果日志，对版图进行交互验证。本发明可以根据不同器件版图的形状，数量进行验证单位版图和版图行列数的设定，使最终版图的画布利用率大大提高，且提高了用户对特定版图的查找效率。
Description
技术领域
本发明涉及集成电路PDK验证领域，具体地，涉及版图对比中验证单位版图的排序方法。
背景技术
集成电路工艺设计包(Process Design Kit,PDK)是连接IC工艺制造和IC设计的数据平台，实现了IC工艺数据/模型与IC设计环境/工具的无缝集成，所以确保PDK的质量至关重要。
随着集成电路的发展，PDK中包含的元器件数目越来越多，器件也越来越复杂，其中的CDF参数也是越来越多。一个器件往往需要生成成千上万的测试版图来进行PDK后端的验证，但是画布的面积是有限的，如果不进行优秀的版图排序方法，则会产生版图的重叠甚至超出画布面积的情况。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种版图对比中验证单位版图的排序方法，根据不同器件版图的形状，数量进行验证单位版图和版图行列数的设定，使最终版图的画布利用率大大提高，且提高了用户对特定版图的查找效率。
为实现上述目的，本发明提供的一种版图对比中验证单位版图的排序方法，包括以下步骤：
1)制定配置文件；
2)定义测试文件；
3)读取测试文件，生成重叠的测试版图并确定版图编辑工具的画布尺寸；
4)确定测试单元个数尺寸和标准单元行数和列数；
5)比较总版图尺寸是否大于版图编辑工具的1/4大小画布尺寸；
6)将画图中心重叠的测试单元版图移动到标准单元阵列中；
7)用户查看测试结果日志，对版图进行交互验证。
进一步地，所述步骤1)中需要制定的配置文件包括需要比较的两种或两种以上的集成电路工艺设计包文件、文件路径以及工作区路径。
进一步地，所述步骤2)中需定义的测试文件内容包括被测器件的类型、名字、器件描述格式参数、测试单元个数。
进一步地，所述步骤3)通过EDA软件来读取步骤2)中定义的测试文件，版图编辑工具画布中心生成重叠的测试单元版图，通过EDA软件来获取版图编辑工具的画布尺寸。
进一步地，所述步骤4)进一步包括以下步骤：
确定标准单元尺寸：通过EDA软件获取测试单元版图中最大的尺寸，具体为宽度和长度，并将此最大尺寸作为标准单元尺寸；
通过EDA软件读取测试文件获取测试单元数量，标准单元数量等于测试单元数量，根据确保总版图长宽尽可能相等的原则以及根据标准单元宽长比例确定标准单元排列的行数和列数。
进一步地，所述步骤5)通过EDA软件对总版图尺寸与版图编辑工具的1/4大小画布尺寸进行比较：
如果总版图尺寸小于或等于版图编辑工具的1/4大小画布尺寸，则进行步骤6)；
如果总版图尺寸大于版图编辑工具的1/4大小画布尺寸，则返回步骤2)，修改测试文件，并重复步骤2)-步骤5)。
更进一步地，在所述步骤6)，通过EDA软件来调用版图编辑工具，将画布中心重叠的测试单元版图移动到最小单元阵列中，以供用户进行版图比较。
为实现上述目的，本发明还提供一种版图对比中验证单位版图的排序的装置，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行上述的一种版图对比中验证单位版图的排序方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的一种版图对比中验证单位版图的排序方法的步骤。
有益效果：通过本发明的方法，版图编辑工具的画布利用率提高了，对于具有很多独立CDF参数的器件，可以设置大量的pattern进行测试。对于相邻测试单元版图与测试单元版图之间的x轴方向距离和y轴方向距离均可以通过程序分析配置文件而生成一个默认值，避免测试单元版图重叠的情况，且无需用户自行判断间距。测试单元版图按照pattern的顺序进行棋盘状排序，避免结果验证中pattern设置参数和测试单元版图不一致，却很难定位错误的问题。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的一种版图对比中验证单位版图的排序方法流程图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的一种版图对比中验证单位版图的排序方法流程图，下面将参考图1，对本发明的一种版图对比中验证单位版图的排序方法进行详细描述。
在步骤101，制定配置文件。
在该步骤中需要制定配置文件，具体包括准备需要比较的两种或两种以上的集成电路工艺设计包(Process Design Kit，PDK)文件、文件路径以及工作区路径。
在步骤102，定义测试文件。
在该步骤中，需定义的测试文件内容包括被测器件的类型、名字、器件描述格式(Component Description Format，CDF)参数、测试单元(pattern)个数等。
在步骤103，读取测试文件，生成重叠的测试版图并确定版图编辑工具的画布尺寸。
在该步骤中，通过EDA软件来读取步骤102中定义的测试文件，版图编辑工具画布中心生成重叠的测试单元版图，同时也通过EDA软件来获取版图编辑工具的画布尺寸。
在步骤104，确定测试单元个数尺寸和标准单元行数和列数。
在该步骤中，首先需要确定标准单元尺寸，在本发明中，将通过EDA软件获取的测试单元版图中最大的尺寸定义为标准单元尺寸，即通过EDA软件获取测试单元版图中最大的尺寸，并将此最大尺寸作为标准单元尺寸。
然后，通过EDA软件读取测试文件获取测试单元(pattern)数量。标准单元数量等于测试单元数量，根据确保总版图长宽尽可能相等的原则以及根据标准单元宽长比例确定其排列的行数和列数。
画布和绝大部分器件都是矩形的而画布是正方形，也就是说，在排布标准单元时需要尽可能使得最终排布版图总和趋近于正方形。因而，根据标准单元的长宽比例以及其数量并且在确保总版图长宽尽可能相等的原则下可以确定标准单元排列的行数和列数。
在步骤105，比较总版图尺寸是否大于版图编辑工具的1/4大小画布尺寸。
在该步骤中，通过EDA软件对总版图尺寸与版图编辑工具的1/4大小画布尺寸进行比较：
如果总版图尺寸小于或等于版图编辑工具的1/4大小画布尺寸，则进行步骤106；
如果总版图尺寸大于版图编辑工具的1/4大小画布尺寸，则返回步骤102，修改测试文件，并重复步骤102-105。
对测试文件的修改是指修改CDF参数使得最大的被测器件尺寸缩小或者减少测试器件的数量，最终使得最后的总版图小于画布1/4。
在步骤106，将画图中心重叠的测试单元版图移动到最小单元阵列中。
在该步骤中，通过EDA软件来调用版图编辑工具，将画布中心重叠的测试单元版图移动到最小单元阵列中，以供用户进行版图比较。
在步骤107，用户查看测试结果日志，对版图进行交互验证。
本发明还提供版图对比中验证单位版图的排序的装置，包括存储器和处理器，存储器上储存有在处理器上运行的程序，处理器运行所述程序时执行上述一种版图对比中验证单位版图的排序方法的步骤。
本发明还提供了一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的一种版图对比中验证单位版图的排序方法的步骤，所述一种版图对比中验证单位版图的排序方法参见前述部分的介绍，不再赘述。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种版图对比中验证单位版图的排序方法，其特征在于，包括以下步骤：
1）制定配置文件；
2）定义测试文件；
3）读取测试文件，生成重叠的测试版图并确定版图编辑工具的画布尺寸；
4）确定测试单元个数尺寸和标准单元行数和列数；
5）比较总版图尺寸是否大于版图编辑工具的1/4大小画布尺寸；
6）将画图中心重叠的测试单元版图移动到标准单元阵列中；
7）用户查看测试结果日志，对版图进行交互验证。
2.根据权利要求1所述的一种版图对比中验证单位版图的排序方法，其特征在于，所述步骤1）中需要制定的配置文件包括需要比较的两种或两种以上的集成电路工艺设计包文件、文件路径以及工作区路径。
3.根据权利要求1所述的一种版图对比中验证单位版图的排序方法，其特征在于，所述步骤2）中需定义的测试文件内容包括被测器件的类型、名字、器件描述格式参数、测试单元个数。
4.根据权利要求1所述的一种版图对比中验证单位版图的排序方法，其特征在于，所述步骤3）通过EDA软件来读取步骤2）中定义的测试文件，版图编辑工具画布中心生成重叠的测试单元版图，通过EDA软件来获取版图编辑工具的画布尺寸。
5.根据权利要求1所述的一种版图对比中验证单位版图的排序方法，其特征在于，所述步骤4）进一步包括以下步骤：
确定标准单元尺寸：通过EDA软件获取测试单元版图中最大的尺寸，具体为宽度和长度，并将此最大尺寸作为标准单元尺寸；
通过EDA软件读取测试文件获取测试单元数量，标准单元数量等于测试单元数量，根据确保总版图长宽尽可能相等的原则以及根据标准单元宽长比例确定标准单元排列的行数和列数。
6.根据权利要求1所述的一种版图对比中验证单位版图的排序方法，其特征在于，所述步骤5）通过EDA软件对总版图尺寸与版图编辑工具的1/4大小画布尺寸进行比较：
如果总版图尺寸小于或等于版图编辑工具的1/4大小画布尺寸，则进行步骤6）；
如果总版图尺寸大于版图编辑工具的1/4大小画布尺寸，则返回步骤2），修改测试文件，并重复步骤2）-步骤5）。
7.根据权利要求1所述的一种版图对比中验证单位版图的排序方法，其特征在于，在所述步骤6），通过EDA软件来调用版图编辑工具，将画布中心重叠的测试单元版图移动到最小单元阵列中，以供用户进行版图比较。
8.一种版图对比中验证单位版图的排序的装置，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行权利要求1-7任一项所述的一种版图对比中验证单位版图的排序方法的步骤。
9.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1-7任一项所述的一种版图对比中验证单位版图的排序方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111417786.3A CN114139489A (zh) | 2021-11-26 | 2021-11-26 | 一种版图对比中验证单位版图的排序方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111417786.3A CN114139489A (zh) | 2021-11-26 | 2021-11-26 | 一种版图对比中验证单位版图的排序方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114139489A true CN114139489A (zh) | 2022-03-04 |
Family
ID=80388491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111417786.3A Pending CN114139489A (zh) | 2021-11-26 | 2021-11-26 | 一种版图对比中验证单位版图的排序方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114139489A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116402007A (zh) * | 2023-06-08 | 2023-07-07 | 牛芯半导体(深圳)有限公司 | 版图移植方法、装置、终端以及介质 |
-
2021
- 2021-11-26 CN CN202111417786.3A patent/CN114139489A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116402007A (zh) * | 2023-06-08 | 2023-07-07 | 牛芯半导体(深圳)有限公司 | 版图移植方法、装置、终端以及介质 |
| CN116402007B (zh) * | 2023-06-08 | 2023-09-01 | 牛芯半导体(深圳)有限公司 | 版图移植方法、装置、终端以及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6950771B1 (en) | Correlation of electrical test data with physical defect data | |
| US7320115B2 (en) | Method for identifying a physical failure location on an integrated circuit | |
| US7480878B2 (en) | Method and system for layout versus schematic validation of integrated circuit designs | |
| US7096447B1 (en) | Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout | |
| US6374395B1 (en) | Methodology for generating a design rule check notch-error free core cell library layout | |
| US20050172253A1 (en) | Automatic placement and routing device, method for placement and routing of semiconductor device, semiconductor device and manufacturing method of the same | |
| US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
| CN112597737B (zh) | 用于创建pcb测试点标识的方法、系统及可读存储介质 | |
| CN112668264A (zh) | 3d芯片的电源网络验证方法及相关设备 | |
| CN114139489A (zh) | 一种版图对比中验证单位版图的排序方法 | |
| US8645902B1 (en) | Methods, systems, and computer program products for implementing interactive coloring of physical design components in a physical electronic design with multiple-patterning techniques awareness | |
| CN114611452A (zh) | 基于电路原理图在版图中自动生成Sub Cell的方法 | |
| CN115080446A (zh) | 一种软件测试用测试实例生成方法及系统 | |
| JP2003141206A (ja) | Ｌｓｉテスト・データのタイミング検証方法およびｌｓｉテスト・データのタイミング検証プログラム | |
| CN115185851A (zh) | 测试单元版图的排序方法及装置、计算机存储介质、电子设备 | |
| CN113434390B (zh) | 一种基于变异的fpga逻辑综合工具模糊测试方法 | |
| TWM638544U (zh) | 晶圓針測路徑產生裝置 | |
| US8831333B2 (en) | Mask pattern analysis apparatus and method for analyzing mask pattern | |
| CN113935271A (zh) | 自动布局布线方法 | |
| CN114661596A (zh) | 一种自动测试参数化单元功能的方法 | |
| Zhang et al. | A fully automated large-scale addressable test chip design with high reliability | |
| US7222326B2 (en) | Automatic process and design method, system and program product | |
| US7353479B2 (en) | Method for placing probing pad and computer readable recording medium for storing program thereof | |
| JP2003518680A (ja) | 集積回路設計における、特徴を変換する方法及びその装置 | |
| CN107992287B (zh) | 一种系统需求优先级排序结果的检查方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |