CN114611452A - 基于电路原理图在版图中自动生成Sub Cell的方法 - Google Patents

基于电路原理图在版图中自动生成Sub Cell的方法 Download PDF

Info

Publication number
CN114611452A
CN114611452A CN202210282918.4A CN202210282918A CN114611452A CN 114611452 A CN114611452 A CN 114611452A CN 202210282918 A CN202210282918 A CN 202210282918A CN 114611452 A CN114611452 A CN 114611452A
Authority
CN
China
Prior art keywords
layout
instance
layer
generating
instances
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210282918.4A
Other languages
English (en)
Inventor
李紫菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Huada Jiutian Technology Co ltd
Original Assignee
Chengdu Huada Jiutian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Huada Jiutian Technology Co ltd filed Critical Chengdu Huada Jiutian Technology Co ltd
Priority to CN202210282918.4A priority Critical patent/CN114611452A/zh
Publication of CN114611452A publication Critical patent/CN114611452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请实施例提供了一种基于电路原理图在版图中自动生成Sub Cell的方法，其包括：S101、遍历Sub Cell对应的电路原理图，以获取所述Sub Cell内部的层次信息以及全部的Instances的信息；S102、根据Sub Cell在电路原理图中对应的所述层次信息，在版图中自顶层开始，从上到下逐层生成层级直至最底层；S103、从所述版图的最底层开始，从下向上逐层生成每一层级的版图边界，并根据所述Instances的信息，在每一层级对应的版图边界内生成Instance版图。本申请实施例避免了逐一对照原理图自下而上逐层生成、调用Instances并调整位置布局的重复手动操作，并且方便后续布线以及检查原理图和版图是否一致，从而节约了时间，提高了效率。

Description

基于电路原理图在版图中自动生成Sub Cell的方法
技术领域
本申请涉及电路处理技术领域，具体涉及一种基于电路原理图在版图中自动生成Sub Cell的方法。
背景技术
EDA工具是电子设计自动化(Electronic Design Automation)的简称，利用EDA工具，工程师将芯片的电路设计、性能分析、设计出IC版图的整个过程交由计算机处理完成，极大地提高了电路设计的效率和可操作性，减少了工程师的工作量。
在完成电路原理图(Schematic)的设计以后，版图工程师需要根据电路图绘制出相应的版图(Layout)，在完成版图的绘制后还需要进行一系列验证和检查，其中包括LVS(原理图与版图一致性)检查，它对于消除错误、降低设计成本和减少设计失败的风险具有重要作用。完整的电路原理图包含多种元器件和子单元、复杂的层次设计、各层次布局及层次间布线关系。如果进行手动生成各器件layout并分层逐次进行布局布线，效率较低。业界内已提出SDL(原理图驱动版图)生成的方法，自动化处理器件的生成、布局、走线，减少了工作量。在版图中指定的top cell(顶层单元)生成一个Sub Cell(电路单元)，首先需要根据其原理图层次关系，从底层开始，向上逐层根据该层原理图通过SDL自动生成该层所有Instance的Layout，再进行手动布局，布局过程中需要反复对照原理图调整位置，效率较低。
发明内容
本申请实施例提供一种基于电路原理图在版图中自动生成Sub Cell的方法，用以克服或者缓解现有技术中存在的上述技术问题。
本申请采用的技术方案为：
一种基于电路原理图在版图中自动生成Sub Cell的方法，其包括：
S101、遍历Sub Cell对应的电路原理图，以获取所述Sub Cell内部的层次信息以及全部的Instances的信息；
S102、根据Sub Cell在电路原理图中对应的所述层次信息，在版图中自顶层开始，从上到下逐层生成层级直至最底层；
S103、从所述版图的最底层开始，从下向上逐层生成每一层级的版图边界，并根据所述Instances的信息，在每一层级对应的版图边界内生成Instance版图。
可选地，所述步骤S101中通过深度优选遍历法对所述Sub Cell对应的原理图按照自上而下的顺序进行遍历。
可选地，在步骤S103中在生成Instance版图时，在版图中是从最底层开始，从下到上逐层生成Instance版图。
可选地，在版图生成的操作界面设置有X—Y坐标系，存在四个象限，版图边界生成在第一象限中，且版图边界的左下顶点与X-Y坐标系的原点重合。
可选地，所述步骤S103中，根据所述Instances的信息，在每一层级对应的版图边界内生成Instance版图，包括：根据所述Instances的信息，判断是否存在vectorinstance；如是，则对所述vector instance进行拆分得到若干个并联的instance，以在每一层级对应的版图边界内生成对应的Instance版图；否则，直接在每一层级对应的版图边界内生成Instance版图。
可选地，所述根据所述Instances的信息，判断是否存在vector instance，包括：根据所述Instances的信息，判断是否为vector Instance的参数值，如果是，则对应的instance为vector instance。
可选地，针对vector instance，在每一层级对应的版图边界内生成Instance版图包括：按照array的方式生成rows行cols列的instance版图，rows和cols均为非零整数。
可选地，所述按照array的方式生成rows行cols列的instance版图，包括：取每个instance版图的水平方向的长度为w，垂直方向的长度为h，instance版图之间的最小间距记为s，根据
Figure BDA0003558674850000021
计算cols值，再根据
Figure BDA0003558674850000022
计算rows值，其中n为vector instance包括的instance的数量。
可选地，所述根据
Figure BDA0003558674850000031
计算cols值，包括，对
Figure BDA0003558674850000032
的计算值向上取整得到cols值。
可选地，所述按照array的方式生成rows行cols列的instance版图，包括：如果n＞cols，则对
Figure BDA0003558674850000033
的计算值先向上取整算出rows的值，然后从最下面一行开始，从左往右布局instance版图，直至摆完n个为止。
可选地，如果n个instance对应的Instance版图要布局在同一行，在按照从左到右的方向依次布局n个Instance版图。
本申请实施例提供的的方案中，由于通过遍历Sub Cell对应的电路原理图，以获取所述Sub Cell内部的层次信息以及全部的Instances的信息，从而能够实现直接在版图的顶层查看、调用Sub Cell，进而可以直接根据Sub Cell在电路原理图中对应的所述层次信息，在版图中自顶层开始，从上到下自动逐层生成层级直至最底层，再从所述版图的最底层开始，从下向上逐层自动生成每一层级的版图边界，并根据所述Instances的信息，在每一层级对应的版图边界内自动生成Instance版图，从而避免了逐一对照原理图自下而上逐层生成、调用Instances并调整位置布局的重复手动操作，并且方便后续布线以及检查原理图和版图是否一致，从而节约了时间，提高了效率。
附图说明
图1为本申请实施例一种基于电路原理图在版图中自动生成Sub Cell的方法流程示意图；
图2为本申请实施例应用的一具体电路原理图；
图3为应用本申请实施例提供的方法得到的版图布局。
具体实施方式
为使本申请要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。符号“/”一般表示前后关联对象是一种“或”的关系。
在本公开中，除非另有明确的规定和限定，“连接”等术语应做广义理解，例如，可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
本申请实施例提供的的方案中，由于通过遍历Sub Cell对应的电路原理图，以获取所述Sub Cell内部的层次信息以及全部的Instances的信息，从而能够实现直接在版图的顶层查看、调用Sub Cell，进而可以直接根据Sub Cell在电路原理图中对应的所述层次信息，在版图中自顶层开始，从上到下自动逐层生成层级直至最底层，再从所述版图的最底层开始，从下向上逐层自动生成每一层级的版图边界，并根据所述Instances的信息，在每一层级对应的版图边界内自动生成Instance版图，从而避免了逐一对照原理图自下而上逐层生成、调用Instances并调整位置布局的重复手动操作，并且方便后续布线以及检查原理图和版图是否一致，从而节约了时间，提高了效率。
图1为本申请实施例一种基于电路原理图在版图中自动生成Sub Cell的方法流程示意图；如图1所示，其包括：
S101、遍历Sub Cell对应的电路原理图，以获取所述Sub Cell内部的层次信息以及全部的Instances的信息；
具体地，所述Instances即Sub Cell中的电路元器件，比如电容、电阻、MOS管等。
在一具体应用场景中，可以通过深度优选遍历法对所述Sub Cell对应的原理图按照自上而下的顺序进行遍历。在深度优先遍历中，通过对数据结构类型为树或者图进行遍历，大致的过程是，选定一个出发点后进行遍历，能前进则前进，若不能前进，回退一步再前进，或再回退一步后继续前进。依此重复，直到所有与选定点相通的所有顶点都被遍历。在本申请中，通过深度优先遍历可以从原理图的top cell开始，对sub cell向下层遍历，如果下面还有层次结构，就继续向下遍历，直至到达电路原理图的最底层为止。
具体地，在一具体应用场景中，所述层次信息是指Sub Cell中的Instance在电路原理图中位于那一层。
具体地，所述Instances(即电路元器件)的信息至少包括参数、所属层级，对于Instances来说，所述参数比如为大小，所属层级是指位于哪一层。
S102、根据Sub Cell在电路原理图中对应的所述层次信息，在版图中自顶层开始，从上到下逐层生成层级直至最底层；
S103、从所述版图的最底层开始，从下向上逐层生成每一层级的版图边界(即PRBoundary)，并根据所述Instances的信息，在每一层级对应的版图边界内生成Instance版图。
本实施例中，由于在电路原理图中，下一层电路为上一层电路的组成部分，因此，在步骤S103中在生成Instance版图时，在版图中是从最底层开始，从下到上逐层生成Instance版图。
具体地，由于在版图生成的操作界面设置有X—Y坐标系，由此存在四个象限，本实施例中，为了降低版图设计的难度，优选版图边界生成在第一象限中，且版图边界的左下顶点与X-Y坐标系的原点重合。
具体地，在一具体应用场景中，根据所述Instances(即电路元器件)的信息，在每一层级对应的版图边界内生成Instance版图，包括：根据所述Instances的信息，判断是否存在vector instance；如是，则对所述vector instance进行拆分得到若干个并联的instance，以在每一层级对应的版图边界内生成对应的Instance版图；否则，直接在每一层级对应的版图边界内生成Instance版图。
具体地，针对vector instance，在每一层级对应的版图边界内生成Instance版图包括：按照array(即阵列)的方式生成rows行cols列的instance版图。
具体地，在一具体应用场景中，按照array(即阵列)的方式生成rows行cols列的instance版图，包括：取每个instance版图的水平方向的长度为w，垂直方向的长度为h，instance版图之间的最小间距记为s，根据
Figure BDA0003558674850000061
计算cols值，再根据
Figure BDA0003558674850000062
计算rows值，其中n为vector instance包括的instance的数量。
具体地，在一具体应用场景中，根据
Figure BDA0003558674850000063
计算cols值，包括，对
Figure BDA0003558674850000064
的计算值向上取整得到cols值。
具体地，在一具体应用场景中，如果n个instance对应的Instance版图要布局在同一行，在按照从左到右的方向依次布局n个Instance版图。
在一具体应用场景中，按照array(即阵列)的方式生成rows行cols列的instance版图，包括：如果n＞cols，则对
Figure BDA0003558674850000065
的计算值先向上取整算出rows的值，然后从最下面一行开始，从左往右布局instance版图，直至摆完n个为止，比如如n＝13时，可被拆分为3列5行。
具体地，在一具体应用场景中，所述根据所述Instances的信息，在每一层级对应的版图边界内生成Instance版图，包括：根据Instance在原理图中位置，对生成的Instance版图进行调整。
具体地，在一具体应用场景中，由于生成的版图中，各个Instance版图可能是重叠地，且所有Instance版图的左下顶点都是对齐的，为此，根据Instance在原理图中位置，对生成的Instance版图进行调整可以包括：根据Instance在原理图中的X坐标，按照从左到右对Instance版图进行调整。
Instance在原理图中的X坐标比如直接为Instance的BBox(即instance的最大外切矩形)的中心的X坐标。若任意两个Instance的BBox的中心的X坐标相同，则对应的两个Instance版图在PR boundary中的X坐标也相同。
具体地，在一具体应用场景中，根据Instance在原理图中位置，对生成的Instance版图进行调整，还可以包括：将原理图中BBox中心的Y坐标最小对应的Instance作为为最下面的Instance，以及将原理图中BBox中心的X坐标最小对应的的Instance作为最左面的Instance；最下面Instance的BBox的最下边与PR Boundary下边的距离，以及最左面Instance最左侧边缘与PRBoundary左边缘的距离均为Minimum Space，Minimum Space为设置的默认值，此处仅仅示例性说明，并非唯一性限定。若任意相邻两个Instance的BBox的中心的X坐标不相同，则对应的两个Instance版图在PR boundary中的间距为Minimum Space。
可选地，在一具体应用场景中，根据Instance在原理图中位置，对生成的Instance版图进行调整可以包括：根据Instance在原理图中的Y坐标，按照从上到下对Instance版图进行调整。比如，若任意两个Instance的BBox的中心的Y坐标相同，则对应的两个Instance版图在PR boundary中的Y坐标也相同。若任意相邻两个Instance的BBox的中心的Y坐标不相同，则对应的两个Instance版图在PR boundary中的间距为Minimum Space。
需要说明的是，在上述实施例中，是按照从左到右、从上到下的方向对Instance版图进行调整进行示例性说明，并非限定是唯一方式，在其他实施例中，也可以按照从右到左、从下到上的方向进行调整。
图2为本申请实施例应用的一具体电路原理图；图3为应用本申请实施例提供的方法得到的版图布局。在图2的电路原理图中，包括了3个pmos(其名称分别为PM0、PM1、PM2，其类型为P18)和3个nmos管(其名称分别为NM0、NM1、NM2，其类型为N18)，其具体连接关系可参见图2，在此不再赘述。参照图2，可以看到，PM0、PM1在一列上，也即它们的BBox中心在原理图中具有相同的X坐标；NM0、NM1、NM2在同一行，也即它们的BBox中心在原理图中具有相同的Y坐标。在原理图中NM0的BBox中心X、Y坐标都是最小的，它既是最左面的Instance也是最下面的Instance。在图3的版图布局中，可以看到：NM0与PR Boundary的左边和下边的距离都为0。
以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (11)

1.一种基于电路原理图在版图中自动生成Sub Cell的方法，其特征在于，包括：
S101、遍历Sub Cell对应的电路原理图，以获取所述Sub Cell内部的层次信息以及全部的Instances的信息；
S102、根据Sub Cell在电路原理图中对应的所述层次信息，在版图中自顶层开始，从上到下逐层生成层级直至最底层；
S103、从所述版图的最底层开始，从下向上逐层生成每一层级的版图边界，并根据所述Instances的信息，在每一层级对应的版图边界内生成Instance版图。
2.根据权利要求1所述的方法，其特征在于，所述步骤S101中通过深度优选遍历法对所述Sub Cell对应的原理图按照自上而下的顺序进行遍历。
3.根据权利要求1所述的方法，其特征在于，在步骤S103中在生成Instance版图时，在版图中是从最底层开始，从下到上逐层生成Instance版图。
4.根据权利要求1所述的方法，其特征在于，在版图生成的操作界面设置有X—Y坐标系，存在四个象限，版图边界生成在第一象限中，且版图边界的左下顶点与X-Y坐标系的原点重合。
5.根据权利要求1所述的方法，其特征在于，所述步骤S103中，根据所述Instances的信息，在每一层级对应的版图边界内生成Instance版图，包括：根据所述Instances的信息，判断是否存在vector instance；如是，则对所述vector instance进行拆分得到若干个并联的instance，以在每一层级对应的版图边界内生成对应的Instance版图；否则，直接在每一层级对应的版图边界内生成Instance版图。
6.根据权利要求5所述的方法，其特征在于，所述根据所述Instances的信息，判断是否存在vector instance，包括：根据所述Instances的信息，判断是否为vector Instance的参数值，如果是，则对应的instance为vector instance。
7.根据权利要求6所述的方法，其特征在于，针对vector instance，在每一层级对应的版图边界内生成Instance版图包括：按照array的方式生成rows行cols列的instance版图，rows和cols均为非零整数。
8.根据权利要求7所述的方法，其特征在于，所述按照array的方式生成rows行cols列的instance版图，包括：取每个instance版图的水平方向的长度为w，垂直方向的长度为h，instance版图之间的最小间距记为s，根据
Figure FDA0003558674840000021
计算cols值，再根据
Figure FDA0003558674840000022
计算rows值，其中n为vector instance包括的instance的数量。
9.根据权利要求8所述的方法，其特征在于，所述根据
Figure FDA0003558674840000023
计算cols值，包括，对
Figure FDA0003558674840000024
的计算值向上取整得到cols值。
10.根据权利要求8所述的方法，其特征在于，所述按照array的方式生成rows行cols列的instance版图，包括：如果n＞cols，则对
Figure FDA0003558674840000025
的计算值先向上取整算出rows的值，然后从最下面一行开始，从左往右布局instance版图，直至摆完n个为止。
11.根据权利要求6所述的方法，其特征在于，如果vector Instance拆分成n个instance后在版图中要布局在同一行，按照从左到右的方向依次布局n个Instance版图。
CN202210282918.4A 2022-03-22 2022-03-22 基于电路原理图在版图中自动生成Sub Cell的方法 Pending CN114611452A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210282918.4A CN114611452A (zh) 2022-03-22 2022-03-22 基于电路原理图在版图中自动生成Sub Cell的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210282918.4A CN114611452A (zh) 2022-03-22 2022-03-22 基于电路原理图在版图中自动生成Sub Cell的方法

Publications (1)

Publication Number Publication Date
CN114611452A true CN114611452A (zh) 2022-06-10

Family

ID=81865148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210282918.4A Pending CN114611452A (zh) 2022-03-22 2022-03-22 基于电路原理图在版图中自动生成Sub Cell的方法

Country Status (1)

Country Link
CN (1) CN114611452A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115221831A (zh) * 2022-07-28 2022-10-21 清华大学 实现电路版图代码化半自动布局的方法及装置
CN116011394A (zh) * 2023-01-04 2023-04-25 之江实验室 一种异常检测方法、装置、设备及存储介质

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060200789A1 (en) * 2005-03-03 2006-09-07 Dan Rittman Connectivity verification of IC (integrated circuit) mask layout database versus IC schematic; LVS check, (LVS: IC layout versus IC schematic) via the internet method and computer software
US20090064076A1 (en) * 2007-08-31 2009-03-05 International Business Machines Corporation Systems, methods and computer products for traversing schematic hierarchy using a scrolling mechanism
TW201245994A (en) * 2011-01-31 2012-11-16 Cadence Design Systems Inc System and method for automatic extraction of power intent from custom analog/custom digital/mixed signal schematic designs
CN103034740A (zh) * 2011-09-30 2013-04-10 北京华大九天软件有限公司 一种原理图驱动版图的生成层次版图方法
CN104715092A (zh) * 2013-12-17 2015-06-17 北京华大九天软件有限公司 一种层次版图验证中快速建立Label与图形连接关系的方法
CN107533577A (zh) * 2016-02-25 2018-01-02 美商新思科技有限公司 使用电路模板的生成和实例化的集成电路设计
CN109271677A (zh) * 2018-08-27 2019-01-25 北方电子研究院安徽有限公司 一种在线层次化修复版图格点问题的方法
CN109409002A (zh) * 2018-11-12 2019-03-01 北京华大九天软件有限公司 一种版图实例化的完整性检测方法
US10394995B1 (en) * 2017-07-13 2019-08-27 Cadence Design Systems, Inc. Methods and systems for schematic driven 2D chaining in an integrated circuit layout
US20200104435A1 (en) * 2018-09-28 2020-04-02 Mentor Graphics Corporation Interface connectivity for printed circuit board schematic
CN112966465A (zh) * 2021-04-07 2021-06-15 长鑫存储技术有限公司 电路仿真方法及设备
US20220043953A1 (en) * 2019-05-30 2022-02-10 Celera, Inc. Automated circuit generation

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060200789A1 (en) * 2005-03-03 2006-09-07 Dan Rittman Connectivity verification of IC (integrated circuit) mask layout database versus IC schematic; LVS check, (LVS: IC layout versus IC schematic) via the internet method and computer software
US20090064076A1 (en) * 2007-08-31 2009-03-05 International Business Machines Corporation Systems, methods and computer products for traversing schematic hierarchy using a scrolling mechanism
TW201245994A (en) * 2011-01-31 2012-11-16 Cadence Design Systems Inc System and method for automatic extraction of power intent from custom analog/custom digital/mixed signal schematic designs
CN103034740A (zh) * 2011-09-30 2013-04-10 北京华大九天软件有限公司 一种原理图驱动版图的生成层次版图方法
CN104715092A (zh) * 2013-12-17 2015-06-17 北京华大九天软件有限公司 一种层次版图验证中快速建立Label与图形连接关系的方法
CN107533577A (zh) * 2016-02-25 2018-01-02 美商新思科技有限公司 使用电路模板的生成和实例化的集成电路设计
US10394995B1 (en) * 2017-07-13 2019-08-27 Cadence Design Systems, Inc. Methods and systems for schematic driven 2D chaining in an integrated circuit layout
CN109271677A (zh) * 2018-08-27 2019-01-25 北方电子研究院安徽有限公司 一种在线层次化修复版图格点问题的方法
US20200104435A1 (en) * 2018-09-28 2020-04-02 Mentor Graphics Corporation Interface connectivity for printed circuit board schematic
CN109409002A (zh) * 2018-11-12 2019-03-01 北京华大九天软件有限公司 一种版图实例化的完整性检测方法
US20220043953A1 (en) * 2019-05-30 2022-02-10 Celera, Inc. Automated circuit generation
CN112966465A (zh) * 2021-04-07 2021-06-15 长鑫存储技术有限公司 电路仿真方法及设备

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
李宁, 侯劲松: "基于ILT的版图自动层次构造算法", 微电子学与计算机, no. 09, 20 October 2004 (2004-10-20), pages 149 - 154 *
李志梁;李桢荣;: "版图与原理图一致性检查(LVS)工具的原理简介", 中国集成电路, no. 04, 5 April 2017 (2017-04-05), pages 33 - 38 *
王晓芳, 李玉山, 曾祥永, 马龙, 朱志强: "基于独立通用数据结构原理图的浏览和自动审查系统", 电子科技, no. 09, 30 September 2004 (2004-09-30), pages 24 - 27 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115221831A (zh) * 2022-07-28 2022-10-21 清华大学 实现电路版图代码化半自动布局的方法及装置
CN115221831B (zh) * 2022-07-28 2023-10-13 清华大学 实现电路版图代码化半自动布局的方法及装置
CN116011394A (zh) * 2023-01-04 2023-04-25 之江实验室 一种异常检测方法、装置、设备及存储介质
CN116011394B (zh) * 2023-01-04 2023-09-01 之江实验室 一种异常检测方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
US7007258B2 (en) Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout
CN114611452A (zh) 基于电路原理图在版图中自动生成Sub Cell的方法
US6892368B2 (en) Patching technique for correction of minimum area and jog design rule violations
US6502229B2 (en) Method for inserting antenna diodes into an integrated circuit design
CN111368493A (zh) 一种基于稀疏网格的自动版图布线生成方法
US20130298094A1 (en) Methods and Apparatus for Layout Verification
CN111597768B (zh) 用于构建版图图案集的方法、设备和计算机可读存储介质
US6775796B2 (en) Creation of memory array bitmaps using logical to physical server
US7308667B2 (en) LSI physical designing method, program, and apparatus
US8850374B2 (en) Method of reducing parasitic mismatch
JPH08212241A (ja) 半導体集積回路用マスクパターンまたはウエハ上への直接描画パターンの設計方法，及びそれらのデザインルール確認方法
JP2005202928A (ja) レイアウト処理装置、レイアウト処理方法、及びプログラム
US6665846B2 (en) Method and configuration for verifying a layout of an integrated circuit and application thereof for fabricating the integrated circuit
CN112818632B (zh) 芯片的图形密度的分析方法、装置及电子设备
CN114297739A (zh) 用于版图验证的标识处理方法、装置、服务器和存储介质
US7370303B2 (en) Method for determining the arrangement of contact areas on the active top side of a semiconductor chip
CN112347723B (zh) 基于版图的rom代码提取验证方法及装置
CN110781641B (zh) 一种快速识别纠正版图中敏感图形的方法
CN111611761B (zh) 生成电路版图图案的方法、设备和计算机可读存储介质
CN114139489A (zh) 一种版图对比中验证单位版图的排序方法
CN112149377A (zh) 一种快速生成fpd版图的方法、设备及可读存储介质
CN104573149A (zh) 一种平板显示版图设计规则检查的去除重复报错方法
US11092885B2 (en) Manufacturing methods of semiconductor devices
CN116822440B (zh) 一种引脚批量分配方法及系统
US10839133B1 (en) Circuit layout similarity metric for semiconductor testsite coverage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination