CN104573149A - 一种平板显示版图设计规则检查的去除重复报错方法 - Google Patents
一种平板显示版图设计规则检查的去除重复报错方法 Download PDFInfo
- Publication number
- CN104573149A CN104573149A CN201310485474.5A CN201310485474A CN104573149A CN 104573149 A CN104573149 A CN 104573149A CN 201310485474 A CN201310485474 A CN 201310485474A CN 104573149 A CN104573149 A CN 104573149A
- Authority
- CN
- China
- Prior art keywords
- unit
- error
- pixel unit
- projecting cell
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公布了一种使用于平板显示(FPD)电路版图验证工具中的减少重复报错方法,所属的技术领域是集成电路计算机辅助设计领域,尤其是涉及集成电路版图的设计规则检查(DRC)领域。本发明能够大幅减少平板显示电路版图验证中的重复错误,方便版图设计人员快速定位和修正错误。本发明的关键步骤包括:切割象素单元矩阵并重命名象素单元以区分内层和外层单元、重组象素单元矩阵的层次结构为树形结构、自底向上标记投影单元、将投影单元内的报错结果自顶向下投影直至象素单元。通过投影操作,把大量的位于上层的报错投影至象素单元,达到了减少重复报错的目的。实验结果表明,本发明能够有效降低重复报错数目2个数量级以上。
Description
技术领域
本发明是一种使用于集成电路版图验证工具中的,针对平板显示电路版图的去除重复报错方法,所属的技术领域是集成电路计算机辅助设计领域,尤其是涉及集成电路版图的设计规则检查(DRC)领域。
背景技术
近年来,平板显示器(FPD)的设计和制造逐步借鉴和引进了集成电路(IC)设计和制造过程中所采用的电子设计自动化(EDA)技术,这其中包括了版图设计规则检查(DRC)。借助软件实现的版图的设计规则检查是集成电路和平板显示器设计制造过程中十分重要的环节,它对于消除错误、降低设计成本和减少设计失败的风险具有重要作用。
为了加快版图验证的速度,我们通常采用层次化的验证方法,即根据版图本身所具有的层次结构,对多次重复出现的单元只验证一次,而不需要将所有重复的单元实例都打散。这可以减少了冗余的操作和运算,从而有效提高计算效率。使用层次算法的另一个好处是可以减少重复的报错,对于在每个单元实例都出现的报错,我们只需在该单元内部报错一次即可。对于FPD的版图验证而言,这种层次的算法更加不可或缺,因为FPD的版图通常包含了一个庞大的象素阵列(Pixel Array),其规模与显示器的大小和分辨率成正比,通常可达500行500列以上。象素阵列是由象素单元(Pixel Cell)以矩阵的形式排列而成,在层次算法中,许多计算只需在象素单元内部进行,这使得计算量减少了几个数量级。同时,在每个象素单元的实例都出现的报错,我们只需在象素单元内部报错一次即可,报错数目大大减少,设计人员更容易定位出错的位置。
然而,当象素阵列的各个象素单元实例之间存在重叠关系,或者象素单元实例之间的间隔小于一定值时,一些版图数据有可能提升到上层单元进行运算,进而导致报错出现在上层单元,引起大量的重复报错。例如,假设有一个由象素单元A组成的4乘8的象素阵列,版图预处理阶段将重新组织单元层次:两个A单元组成新单元I_1,两个I_1单元组成新单元I_2,两个I_2单元组成新单元I_3 ......。预处理后的版图层次结构如附图1所示。假设左右两两A单元之间均有报错,那么,最终的报错模式如附图2所示,报错数目为7。而实际上,这7个报错都是相同的,属于重复报错。在实际版图中,这种重复报错常常数以万计,给设计人员定位和排查错误带来了极大的不便。
本发明的目的是为了去除FPD版图设计规则检查中的重复报错。
发明内容
本发明针对平板显示器电路版图的设计规则检查中所遇到的重复报错过多的问题,提供了一种减少重复报错的方法。该方法的核心是把位于上层单元的报错往底层的象素单元投影,最终只在象素单元内部报错。
本发明的主要技术方案包括以下六个步骤:
第一,切分象素单元阵列,重命名象素单元以区分内层单元和外层单元。
重复报错主要是象素阵列中的象素单元与象素单元之间的重叠关系或邻近关系引发的。阵列的内层单元与上下左右的单元都有重叠或邻近关系,而内层单元在某些方向不与其它单元发生重叠或邻近,从打平的角度来看,内层单元与外层单元报错数目是不一样的。因此,把象素单元阵列进行切分,具有不同报错数目和报错位置的单元切分到不同的部分,并为每个部分的单元赋予新的名字。假设阵列为m行n列,将其切分为9个部分:1个中间的m-2行n-2列的阵列(A)、左右各1个m-2行1列的阵列(B、C)、上下各1个1行m-2列的阵列(D、E)以及4个角上的单元(F、G、H、I)。并且,为这9个部分的单元赋予新的名字,以把它们区分开来。
第二,创建一个新的单元I,把切分得到的阵列A-E和实例F-I插入其中。
插入单元I的目的是为了隔离象素单元和其它单元,为后续的投影操作创造一个单纯的环境,避免不属于象素单元的报错也被投影到象素单元中。
第三,重组阵列A-E的层次结构,把阵列结构转化为树形层次结构。
对A-E中的每一个阵列,首先横向地把阵列中左右相邻的两个单元组合为一个新单元,得到一个由新单元组成的阵列。然后纵向地把阵列中上下相邻的两个单元组合为一个新单元,得到一个由新单元组成的阵列。如此循环,直到阵列函数和列数都小于或等于2为止。插入树形结构是层次版图验证的常用做法,目的是为了减少数据提升,提高验证速度。
第四,自底向上标记所有投影单元。
投影单元可以如下递归定义:(1)如果一个单元仅包含象素单元,那么该单元为投影单元;(2)如果一个单元没有调用除象素单元和投影单元之外的其它单元,那么该单元为投影单元。投影单元的特征为:如果投影单元内有报错,则需要把报错依次投影下去,直到投影到象素单元为止。
第五, 按一般的层次处理方法进行设计规则检查,计算出每个单元(包括插入单元)的报错。
第六,自顶向下把投影单元的报错投影到象素单元中。
对于每一个有报错的投影单元I,做如下三个步骤:
(1)计算I单元的子单元区域,然后计算报错在子单元区域内的部分InCI和报错在子单元区域外的部分OutCI;
(2)对于InCI,直接投影到每个子单元中,需要根据子单元的位置和旋转方向做坐标变换;
(3)对于OutCI,对每一个子单元,先把子单元的区域向外扩张d个单位(d为象素单元间的最大间隔),然后把OutCI投影到每一个扩张的子单元中去,需要根据子单元的位置和旋转方向做坐标变换。
对于每一个有报错的象素单元,因为象素单元可能有来自于不同投影单元的报错,报错之间可能有重叠区域,所以需要通过自或运算把重合的区域合并起来。
经历了象素单元的重组、自底向上的标记和自顶向下的投影之后,所有投影单元的报错都将投影到象素单元中去,所有在象素单元内部和象素单元间的报错都将只报错一次,极大地减少了重复报错的规模。
附图说明
图1 插入层次示例;
图2 重复报错示例;
图3 版图切割示意;
图4 插入层次过程示意;
图5 插入层次后单元I的结构;
图6 投影示意图。
具体实施方式
假设有一个由象素单元A组成的1000行1000列的阵列。
1. 把阵列切分为9个部分,重命名象素单元为A1-A9,创建单元I并把切分所得的子阵列插入单元I,如附图3所示。
2. 递归地插入层次,把单元A2、A4、A5、A6、A8所对应的阵列结构重组为树形结构。以998行998列的A5阵列为例:
步骤一,横向地把左右相邻的两个A5实例插入新单元I_1,得到998行449列的I_1单元阵列,如附图4所示。
步骤二,纵向地把上下相邻的两个I_1实例插入新单元I_2,得到449行449列的I_2单元阵列,如附图4所示。
重复步骤一和步骤二,直到阵列的行数和列数都小于或等于2为止。在此期间,若碰到行数或列数为奇数的情况,则每列或每行的最后1个实例在当前步骤不插入新单元,而在下一次行数或列数为偶数的情况下再和相邻的实例一起插入新单元。
对于A2、A4、A6、A8的阵列,插入层次的方法是类似的。层次插入完成后,本例子一共产生了109个新单元,其中A5阵列插入了53个新单元,A2、A4、A6、A8阵列各插入了14个新单元。顶层单元I调用了14个单元,如附图5所示。
3. 自底向上标记投影单元。例如,I_1包含了两个象素单元A5,因此I_1被标记为投影单元;I_2包含了两个投影单元I_1,因此I_2被标记为投影单元。单元I也只包含象素单元和投影单元,根据规则,它也被标记为投影单元。
4. 按一般的层次处理方法进行设计规则检查,计算出每个单元(包括插入单元)的报错。
5. 自顶向下进行报错投影。
最顶层的被标记为投影单元的单元是I,I中的所有报错都将依据与子单元的几何位置关系向下投影。假设I中的其中一个报错如附图6中的梯形所示,通过与子单元的边框做AND运算,得到梯形中的阴影部分,它直接投影到子单元中。梯形中不含阴影的部分,将在子单元边框外扩d(d为象素单元之间的间距)之后再往子单元投影。由附图6可见,阴影部分1与单元I_95的边框重叠,因此它将投影至单元I_95;阴影部分2与单元I_52的边框重叠,因此它将投影至单元I_52。而不含阴影的部分与外扩d之后的I_95边框和I_52边框均重叠,因此它既被投影至I_52,也被投影至I_95。
在I中的所有报错都投影到它的子单元后,它的每个子单元也类似地往子单元的子单元投影,直到投影到象素单元为止。
Claims (3)
1.一种使用于平板显示(FPD)电路层次版图验证中的减少重复报错方法,能去除平板显示电路版图设计规则检查中的大量重复报错;其技术特征在于:切割象素单元矩阵并重命名象素单元以区分内层和外层单元、重组象素单元矩阵的层次结构为树形结构、自底向上标记投影单元、将投影单元内的报错结果自顶向下投影直至象素单元;通过投影操作,把大量的位于上层单元的报错结果投影至象素单元,达到了减少重复报错的目的。
2. 根据权利要求1所述的方法,在重组象素单元矩阵为树形结构(即插入层次)前,切割象素单元矩阵并重命名象素单元以区分内层和外层单元;具体的切割方式是:给定一个m行n列的象素单元矩阵A,将其左下、左上、右上、右下四个角各切出一个象素单元;剩余部分左右各切出一个m-2行1列的矩阵,上下各切出一个1行n-2列的矩阵;最终还剩下一个m-2行n-2列的矩阵;如此,A被切分为9个部分,这9个部分分别重新命名单元名字。
3.根据权利要求1所述的方法,自底向上标记投影单元并将投影单元内的报错结果自顶向下投影直至象素单元;投影单元如下递归定义:(1)如果一个单元仅包含象素单元,那么该单元为投影单元;(2)如果一个单元没有调用除象素单元和投影单元之外的其它单元,那么该单元为投影单元;投影操作的特征为:如果投影单元内有报错,则把报错投影到它的子单元,如果它的子单元也是投影单元,则继续往下投影,直到投影到象素单元为止。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310485474.5A CN104573149A (zh) | 2013-10-17 | 2013-10-17 | 一种平板显示版图设计规则检查的去除重复报错方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310485474.5A CN104573149A (zh) | 2013-10-17 | 2013-10-17 | 一种平板显示版图设计规则检查的去除重复报错方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104573149A true CN104573149A (zh) | 2015-04-29 |
Family
ID=53089209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310485474.5A Pending CN104573149A (zh) | 2013-10-17 | 2013-10-17 | 一种平板显示版图设计规则检查的去除重复报错方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104573149A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111008513A (zh) * | 2019-12-16 | 2020-04-14 | 北京华大九天软件有限公司 | 一种平板显示版图物理验证中的单元矩阵合并方法 |
CN112560394A (zh) * | 2020-12-22 | 2021-03-26 | 成都华大九天科技有限公司 | 一种异形平板显示版图物理验证方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1604089A (zh) * | 2003-09-29 | 2005-04-06 | 北京中电华大电子设计有限责任公司 | 基于边的倒序树扫描线算法优化层次版图验证技术 |
CN101751494A (zh) * | 2008-12-04 | 2010-06-23 | 北京华大九天软件有限公司 | 一种基于倒序树扫描线算法的边投影优化方法 |
CN102346800A (zh) * | 2011-11-08 | 2012-02-08 | 中国科学院微电子研究所 | 加速设计规则检查的方法及装置 |
-
2013
- 2013-10-17 CN CN201310485474.5A patent/CN104573149A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1604089A (zh) * | 2003-09-29 | 2005-04-06 | 北京中电华大电子设计有限责任公司 | 基于边的倒序树扫描线算法优化层次版图验证技术 |
CN101751494A (zh) * | 2008-12-04 | 2010-06-23 | 北京华大九天软件有限公司 | 一种基于倒序树扫描线算法的边投影优化方法 |
CN102346800A (zh) * | 2011-11-08 | 2012-02-08 | 中国科学院微电子研究所 | 加速设计规则检查的方法及装置 |
Non-Patent Citations (2)
Title |
---|
李刚等: "分级式设计规则检查的实用化研究", 《微电子学》 * |
李宁等: "基于ILT的版图自动层次构造算法", 《微电子学与计算机》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111008513A (zh) * | 2019-12-16 | 2020-04-14 | 北京华大九天软件有限公司 | 一种平板显示版图物理验证中的单元矩阵合并方法 |
CN112560394A (zh) * | 2020-12-22 | 2021-03-26 | 成都华大九天科技有限公司 | 一种异形平板显示版图物理验证方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4474404B2 (ja) | パッキングベースのマクロ配置方法とそれを用いた半導体チップ | |
US8984459B2 (en) | Methods and apparatus for layout verification | |
US6829754B1 (en) | Method and system for checking for power errors in ASIC designs | |
US20110145775A1 (en) | Cell library, layout method, and layout apparatus | |
JP2006209702A (ja) | 半導体装置設計プログラム | |
JP2007265179A (ja) | レイアウト検証方法、レイアウト検証装置 | |
US9934349B2 (en) | Method for verifying design rule checks | |
CN103577625A (zh) | 设计半导体器件、制造器件的系统以及使用系统的方法 | |
CN104063559A (zh) | 大规模集成电路分布计算的布局合法化方法及其系统 | |
KR20180016354A (ko) | Drc 데크 검증을 위한 테스트 레이아웃들의 자동 생성 | |
CN111008513B (zh) | 一种平板显示版图物理验证中的单元矩阵合并方法 | |
CN114611452A (zh) | 基于电路原理图在版图中自动生成Sub Cell的方法 | |
CN104573149A (zh) | 一种平板显示版图设计规则检查的去除重复报错方法 | |
US8849619B2 (en) | System and method for generating three dimensional functional space reservation systems of a vehicle using delta storage | |
CN112347735A (zh) | 标准单元的检测方法和生成方法、介质、及设备 | |
JP5293521B2 (ja) | デザインルールチェック検証装置およびデザインルールチェック検証方法 | |
CN112347723B (zh) | 基于版图的rom代码提取验证方法及装置 | |
KR101041263B1 (ko) | 레티클 검증 시스템 및 프로그램이 기록된 기록매체 | |
US10810339B1 (en) | Determination of dimensional changes of features across mask pattern simulation fields | |
KR101051687B1 (ko) | 리버스 마스크 툴링 스펙을 이용한 마스크 데이터 검증 시스템 | |
JP2010147322A (ja) | 部品実装機の三次元搭載データ作成方法 | |
CN104658608A (zh) | 存储设备的写入方法及写入装置 | |
US20220366120A1 (en) | Automation for functional safety diagnostic coverage | |
JP7238218B2 (ja) | マスクパターン製造装置及びマスクパターン製造方法 | |
US20230325570A1 (en) | Determining the location of safety mechanism within a circuit design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150429 |