CN111008513B - 一种平板显示版图物理验证中的单元矩阵合并方法 - Google Patents
一种平板显示版图物理验证中的单元矩阵合并方法 Download PDFInfo
- Publication number
- CN111008513B CN111008513B CN201911290634.4A CN201911290634A CN111008513B CN 111008513 B CN111008513 B CN 111008513B CN 201911290634 A CN201911290634 A CN 201911290634A CN 111008513 B CN111008513 B CN 111008513B
- Authority
- CN
- China
- Prior art keywords
- matrix
- unit
- cell
- matrixes
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种平板显示版图物理验证中的单元矩阵合并方法,包括以下步骤:1)进行单元拓扑排序,将所有单元按照层次引用关系自顶向下排序,形成链表;2)指定当前单元,并进行元素矩阵的识别;3)计算单元引用重叠的区域,并根据重叠区域将当前单元划分成多个分块;4)在每一个重叠区域分块中,将区域重叠的矩阵顺次合并,组建新单元,形成新单元的矩阵;5)在当前单元之后插入新单元链表,维护整个链表的拓扑顺序。本发明的平板显示版图物理验证中的单元矩阵合并方法,最大程度的降低单元引用之间的重叠区域,避免版图布局最差情况的出现,执行效率显著提升,结果层次显著优化,对检查过程本身以及后续的操作,都具有十分积极的意义。
Description
技术领域
本发明涉及半导体集成电路设计技术领域,特别是涉及半导体集成电路设计中平板显示电路的物理版图验证工具,具体地,涉及一种平板显示版图物理验证中的单元矩阵合并方法。
背景技术
平板显示(Flat Panel Display,FPD)设备,包括手机屏幕、电脑显示器、电视屏幕等,其主体区域是位于设备中心的显示像素矩阵(Pixel Array)叠加触控矩阵(TouchArray),由大量重复的电路单元(Cell)行列排布而成,主体区域周围通常为控制电路。
为了确保平板显示设备成功制造,平板显示电路也要进行物理验证。与集成电路版图的物理验证类似,平板显示电路版图的物理验证包括设计规则检查(Design RuleCheck, DRC)、电器规则检查(ERC, Electrical Rule Check)、网表提取(NE, NetlistExtraction)等。而平板显示电路又具有自身的特征,设备中心区域的像素矩阵与触控矩阵布局规模非常大:例如Full HD的显示设备,像素矩阵包含1920×1080个像素单元,总共达到200万以上;而4K高清显示设备,像素总数是Full HD设备的4倍,达到800万以上。为了保证平板显示电路版图物理验证的高效执行,生成层次良好的检查结果,必须合理布局设备中心区域的像素矩阵与触控矩阵的版图层次,将单元引用,包括引用实例(Instance)和引用矩阵(Array),将重叠区域降到最低。
现有的物理版图验证工具,在做验证检查之前,没有针对平板显示电路的布局特点,对版图层次结构进行合理调整。那么,验证检查的执行效率以及验证结果的层次结构,受到版图原始布局的影响很大。最优情况下,像素单元的引用完全不被覆盖,验证操作都在单元内部进行,检查结果也在单元内部产生,全版图只有一份结果生成;最差情况下,如果像素单元的引用被其他单元引用完全覆盖,像素单元的验证操作只能在其父单元(通常为顶层单元)中进行,有多少个像素,就要执行多少次操作,生成多少份结果,检查效率极其低下。实际的平板显示版图,像素矩阵大都叠加触控矩阵,很难达到最优布局的情况,只有在验证操作之前,通过合理的插入层次,增加新的单元,避免最差情况的出现。
发明内容
为了解决现有技术存在的不足,本发明的目的在于提供一种平板显示版图物理验证中的单元矩阵合并方法,改善平板显示电路版图布局的层次结构,在原有版图布局重叠严重的情况下,也能保证物理验证操作的高效执行,生成层次结构良好的验证结果。
为实现上述目的,本发明提供的平板显示版图物理验证中的单元矩阵合并方法,包括以下步骤:
1)进行单元拓扑排序,将所有单元按照层次引用关系自顶向下排序,形成链表;
2)指定当前单元,并进行元素矩阵的识别;
3)计算单元引用重叠的区域,并根据重叠区域将当前单元划分成多个分块;
4)在每一个重叠区域分块中,将区域重叠的矩阵顺次合并,组建新单元,形成新单元的矩阵;
5)在当前单元之后插入新单元链表,维护整个链表的拓扑顺序。
进一步地,其特征在于,所述步骤2)中的进行元素矩阵的识别,是将所有子单元的引用实例或引用矩阵归类,将每种类别的引用实例或引用矩阵,作为基本元素,识别出所述元素的矩阵布局
进一步地,其特征在于,所述将所有子单元的引用实例或引用矩阵归类的原则为:同一子单元的引用实例,如果单元旋转方向不同,被认为是不同类别;同一子单元的引用矩阵,如果单元旋转方向不同或者矩阵的水平/垂直方向间距不同、个数不同,被认为是不同类别;
识别元素的矩阵布局时,所述识别结果可以是单元实例的矩阵,即一级矩阵,也可以是单元矩阵的矩阵,即二级矩阵。
进一步地,所述步骤3)进一步包括以下步骤:
根据版图原有的和新识别出的全部一级矩阵或二级矩阵,计算出单元引用重叠区域;
从重叠区域集合中依次取出每个重叠区域,根据该重叠区域的边界将当前单元划分成若干分块,划分结果的每个分块中包括区域重叠的多个完整矩阵或部分矩阵或实例。
进一步地,所述根据版图原有的和新识别出的全部一级矩阵或二级矩阵,计算出单元引用重叠区域的步骤,进一步包括:
将全部一级矩阵或二级矩阵的区域边界作为边界矩形,所有边界矩形组成区域边界集合,并做逻辑与操作,组成矩阵重叠区域集合;
将每个一级矩阵或二级矩阵的区域边界作为边界矩形,将矩阵重叠区域集合与边界矩形做逻辑与、逻辑非操作;
将逻辑与操作结果、逻辑非操作结果合并在一起,形成对重叠区域集合的一个划分。
进一步地,所述步骤4)进一步包括,
在对矩阵合并前先将所有待合并的矩阵,根据其水平/垂直间距从小到大排序,按照此顺序依次合并;
合并之后的新单元的矩阵的水平/垂直间距为全部待合并矩阵间距的最小公倍数;合并过程中如果有二级矩阵参与合并,则由其一级矩阵元素形成的原有二级矩阵的子矩阵会成为新单元的一部分,如果子矩阵行列数均为1,认为二级矩阵已经退化成一级矩阵。
进一步地,所述步骤4)进一步包括,
当前单元中如果存在从未参与任何矩阵合并的二级矩阵,则将这些二级矩阵打散,恢复零散的一级矩阵形式,结果中不再出现任何二级矩阵;合并之后的新单元中如果存在二级矩阵的子矩阵,则将这些二级矩阵打散,恢复零散的一级矩阵形式,结果中不再出现任何二级矩阵。
为实现上述目的,本发明还提供一种单元矩阵合并装置,包括,元素矩阵识别模块、重叠区域划分模块,以及重叠矩阵合并模块,其中,
所述元素矩阵识别模块,其将单元实例或单元矩阵作为识别元素,进行元素矩阵的识别;
所述重叠区域划分模块,其根据版图、所述元素矩阵识别模块识别出矩阵,以及单元实例,计算出单元引用重叠的区域,并根据重叠区域将当前单元划分成若干分块;
所述重叠矩阵合并模块,其将区域重叠的矩阵顺次合并,组成新的单元,形成新的单元的矩阵。
为实现上述目的,本发明还提供一种平板显示版图物理验证中的单元矩阵合并的设备,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的程序,所述处理器运行所述程序时执行上述的平板显示版图物理验证中的单元矩阵合并方法的步骤。
为实现上述目的,本发明还提供一种计算机可读存储介质,其上存储有计算机指令,所述计算机指令运行时执行上述的平板显示版图物理验证中的单元矩阵合并方法的步骤。
技术效果
(1)本发明提出一种平板显示版图物理验证中的单元矩阵合并方法,本方法通过合理的插入布局层次,增加新的单元,合并原有的单元矩阵,最大程度的降低单元引用之间的重叠区域,避免版图布局最差情况的出现。插入层次前后的版图布局,从扁平化的视图来看,内容完全一致;然而在插入层次之后的版图布局上执行物理验证操作,执行效率显著提升,结果层次显著优化,对检查过程本身以及后续的操作,都具有十分积极的意义。
(2)将单元矩阵合并方法置于版图输入之后,执行验证检查之前,相当于在二者之间给版图层次做了合理的调整且不会引入数据不一致,不用修改已有的验证软件模块,不影响最终结果的正确性;因此,无论设计规则检查、电器规则检查还是网表提取,正式执行检查之前都可以插入本发明所述的单元矩阵合并步骤,优化版图层次结构,改善物理验证执行效率以及验证结果的层次结构。因此,本方法是对平板显示电路版图设计技术的有益补充,应用前景广泛。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:
图1为根据本发明的平板显示版图物理验证中的单元矩阵合并方法的流程图;
图2为根据本发明的平板显示版图电路布局示意图;
图3为根据本发明的平板显示版图显示区域像素单元示意图;
图4为根据本发明的平板显示版图显示区域触控单元示意图之一;
图5为根据本发明的平板显示版图显示区域触控单元示意图之二;
图6为根据本发明的平板显示版图显示区域触控单元示意图之三;
图7为根据本发明的平板显示版图显示区域触控单元示意图之四;
图8为根据本发明的平板显示版图显示区域矩阵合并结果示意图;
图9为根据本发明的平板显示版图合并生成的新单元布局内容示意图;
图10为根据本发明的平板显示版图新单元中像素单元布局示意图;
图11为根据本发明的平板显示版图新单元中触控单元布局示意图;
图12为根据本发明的平板显示版图新单元中再次矩阵合并结果示意图;
图13为根据本发明的单元矩阵合并装置结构示意图;
图14为根据本发明的单元矩阵合并设备结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
图1为根据本发明的平板显示版图物理验证中的单元矩阵合并方法的流程图,下面将参考图1,对本发明的平板显示版图物理验证中的单元矩阵合并方法进行详细描述。
首先,在步骤101,将所有单元按照层次引用关系自顶向下排序,即拓扑排序,形成链表。
此后将自顶向下,依次将每个单元作为当前单元,尝试在其中进行子单元的矩阵合并。
某次矩阵合并生成的新单元,后续也有机会被指定为当前单元,尝试进一步的矩阵合并。
在步骤102,指定链表首个单元(版图最顶层单元)为当前单元。
步骤103至步骤107展示了在当前单元中对其子单元进行矩阵合并的全过程,包括以下步骤:元素矩阵的识别、重叠区域的划分、重叠矩阵的合并、新生成单元的排序、剩余二级矩阵的打散:
在步骤103中,进行元素矩阵的识别。
在该步骤中,将所有子单元的引用实例或引用矩阵归类,其中,同一子单元的引用实例,如果单元旋转方向不同,都被认为是不同类别;同一子单元的引用矩阵,如果单元旋转方向不同或者矩阵的水平/垂直方向间距不同、个数不同,都被认为是不同类别。
将每种类别的引用实例或引用矩阵,作为基本元素,识别出该元素的矩阵布局,识别结果可能是单元实例的矩阵(即普通的单元矩阵),也可能是单元矩阵的矩阵(即二级矩阵)。
在本发明实施例中中,将普通矩阵的单元矩阵定义为单元引用的一级矩阵,即普通的单元矩阵,其带有单元旋转方向、水平/垂直间距、水平/垂直个数等若干属性。其可以由版图设计者直接画出,也可以由验证工具软件从若干单元引用实例中识别出来;可以被通用的版图文件格式支持,例如GDSII或OASIS文件格式中均带有单元矩阵定义,因此可能出现在验证工具软件的输入版图中。
本发明将单元矩阵的矩阵定义为单元引用的二级矩阵,即单元矩阵的矩阵,这是本发明为了实现矩阵合并方法专门提出的定义,带有一级矩阵的全部属性,还带有由一级矩阵形成二级矩阵时所需的水平/垂直间距、水平/垂直个数等若干属性;二级矩阵不被通用的版图文件格式支持,因此不可能出现在验证工具软件的版图输入中,而正是因为这个原因,可能导致原始版图中单元引用重叠严重。
在步骤104中,进行重叠区域的划分。
在该步骤中,根据版图原有的和新识别出的全部普通矩阵(一级矩阵)或二级矩阵,甚至大尺寸的单元实例,计算出单元引用重叠的区域,重叠区域可能存在独立的若干块,区域块之间有明显的边界,那么根据重叠区域的边界将当前单元划分成若干分块,划分结果的每个分块中包括区域大致重叠的若干完整矩阵或部分矩阵或实例。
本发明实施例中,根据版图原有的和新识别出的全部一级矩阵或二级矩阵,计算出单元引用重叠区域,计算方法包括两个步骤:首先,将全部一级矩阵或二级矩阵的区域边界看作矩形,所有边界矩形组成区域边界集合,在这个集合上做逻辑与(AND)操作,结果即为两个或多个矩阵的公共重叠区域,表现为一个或多个多边形,这些多边形组成矩阵重叠区域集合;然后,进一步划分矩阵重叠区域集合,依次将每个一级矩阵或二级矩阵的区域边界看作矩形,将矩阵重叠区域集合与这个边界矩形做逻辑与(AND)、逻辑非(NOT)操作,逻辑与的结果是重叠区域集合处于边界矩形内部的部分,逻辑非的结果是重叠区域集合处于边界矩形外部的部分,两种结果和在一起,形成对重叠区域集合的一个划分,每次划分操作只可能使重叠区域集合中的多边形数量有所增加,但并不改变重叠区域集合整体的几何边界。
在步骤105,进行重叠矩阵的合并。
在该步骤中,在每一个重叠区域分块中,将区域大致重叠的矩阵顺次合并,组建新的单元,形成新的单元的矩阵;合并前先将所有待合并的矩阵,根据其水平/垂直间距从小到大排序,按照此顺序依次合并;合并之后的新单元的矩阵的水平/垂直间距为全部待合并矩阵间距的最小公倍数;合并过程中如果有二级矩阵参与合并,则由其一级矩阵元素形成的原有二级矩阵的子矩阵会成为新单元的一部分,如果子矩阵行列数均为1,认为二级矩阵已经退化成一级矩阵。
当前单元中如果存在从未参与任何矩阵合并的二级矩阵,则将这些二级矩阵打散,恢复零散的一级矩阵形式,结果中不再出现任何二级矩阵;合并之后的新单元中如果存在二级矩阵的子矩阵,则将这些二级矩阵打散,恢复零散的一级矩阵形式,结果中不再出现任何二级矩阵。
在步骤106,生成新单元的排序。
在该步骤中,矩阵合并过程中生成的新单元,紧跟着当前单元之后插入链表,维护整个链表的拓扑顺序,生成新单元的排序。
在步骤107,打散剩余二级矩阵。
在该步骤中,如果剩余若干二级矩阵,从未参与任何矩阵合并,那么打散这些二级矩阵,恢复零散的一级矩阵形式,结果中不再出现任何二级矩阵。
在当前单元中的矩阵合并完成后,在步骤108需判断当前单元是否为链表最后一个单元,如果是链表最后一个单元,则结束;如果不是链表最后一个单元,则进行步骤109,在步骤109,尝试指定链表中当前单元的下一个单元(即拓扑顺序的下一单元)为当前单元,重复执行步骤103至步骤107,在单元内部进行矩阵合并,在步骤106插入链表的新单元,此时也有机会被指定为当前单元,尝试进一步的矩阵合并,因此步骤106插入过程中要维护整个链表的拓扑顺序。
通过上述方法的一系列步骤,给版图插入了新层次,最大限度地缩小了单元引用之间的重叠区域的面积,优化了版图层次结构。
图2为根据本发明的平板显示版图电路布局示意图,如图2所示,该平板显示版图电路布局为平板显示设备的典型布局,区域202是布局主体区域,位于设备中心,由显示像素矩阵和触控矩阵行列排布叠加而成,主体区域的周围区域201通常布局有控制电路。
图3为根据本发明的平板显示版图显示区域像素单元示意图,如图3所示,为了便于观察,区域301只布局了32×48个像素引用,远远小于实际的应用中Full HD或4K高清显示设备的像素规模;对比区域202与区域301可知,像素单元的绝大部分引用被触控单元的引用覆盖,如果不进行合理的层次调整,图2的原始布局覆盖非常严重,非常不适合进行物理验证操作;区域301的像素矩阵通常是原始布局自带的,不需要再做识别。
图4至图7为根据本发明的平板显示版图显示区域触控单元示意图之一至之四,触控电路可能由多种单元组成。如图4至图6所示,某种单元可能呈现出小规模矩阵的重复布局。如图7所示,某种单元也可能呈现出单个实例的重复布局。但触控单元总体仍然具有很明显的规律性,即总体上要形成横列排布的触控功能区,那么,各种触控单元的总体布局中的水平/垂直间距(Δx或Δy)或者相等,或者形成简单的比例关系,触控单元的水平/垂直间距与像素单元的水平/垂直间距也会形成简单的比例关系。如图3至图7所示,触控单元的总体水平/垂直间距相等,均为像素单元的水平/垂直间距的8倍;区域402、区域502、区域602表示某种触控单元的二级矩阵(即矩阵的矩阵),不会出现在原始布局中,由前述步骤103识别而成;区域702是某种触控单元的一级矩阵(即普通的矩阵),可能出现在原始布局中,也可能由前述步骤103识别而成;而区域301、区域401、区域501、区域601、区域701表示矩阵大致的重叠区域,由前述步骤104识别而成,此重叠区域内容一致,没有出现分块。
图8为根据本发明的平板显示版图显示区域矩阵合并结果示意图,如图8所示,在前述的矩阵重叠区域中,由前述步骤105,对图3至图7的矩阵进行合并,合并结果即为区域802的新单元的矩阵;新单元的矩阵的水平/垂直间距(Δx或Δy)为全部待合并矩阵间距的最小公倍数,在图8中有所标注,由此,进一步推导出新单元的子单元内容,即包括多少个像素单元、多少个触控单元、以及单元引用之间如何排列等等,生成的新单元布局内容如图9所示。
本发明的平板显示版图物理验证中的单元矩阵合并方法,通过插入新单元,版图的重叠区域面积显著下降,原本图2中显示区域202几乎全部为重叠区域,而图8中显示区域802没有任何单元引用重叠,可能的重迭只会出现在图9的新单元内部,由于新单元矩阵有4×6=24个引用,那么从全版图来看,显示区域的重叠面积降到了插入层次前的1/24;这正是本发明提出的单元矩阵合并方法带来的积极意义,在这样的层次布局上执行物理验证操作,执行效率会显著提升,结果层次也会显著优化。
本发明的实施例中,矩阵合并生成的新单元内部还可以进一步进行矩阵合并,合并生成的新单元为当前单元,对其像素子单元和触控子单元进行矩阵合并,该过程详细描述如下。
将平板显示版图合并生成的新单元作为当前单元,如图9所示,在区域902的像素单元引用和触控单元引用之间依旧重叠严重。
图10为根据本发明的实施例二的平板显示版图新单元中像素单元布局示意图,如图10所示,对生成的新单元的像素子单元进行矩阵合并后,布局规模已经缩小到8×8个像素引用;
图11为根据本发明的实施例二的平板显示版图新单元中触控单元布局示意图,如图11所示,经过对生成的新单元的触控子单元进行矩阵合并后,布局规模也明显缩小,但其中依然有小规模矩阵以及大尺寸实例的存在,仍然可以与像素矩阵的局部进行矩阵合并;图10和图11中用虚线将新单元分为若干区域,表示由前述步骤104对新单元进行的区域划分,划分依据是不同区域的内容不同。
图12为根据本发明的实施例二的平板显示版图新单元中再次矩阵合并结果示意图,由于有区域1101、区域1102、区域1103、区域1104总共4个不同的重叠区域,总共要执行4次步骤105,分别生成区域1201、区域1202、区域1203、区域1204四个结果,而区域1205为未参与矩阵合并的剩余的像素引用。
在本发明的实施例中,通过插入更小尺寸的新单元,版图的重叠区域面积再次显著下降,图12所示的区域不再出现单元引用重叠,可能的重叠区域会进一步缩小到再次矩阵合并生成的更小尺寸的新单元中,即区域1201、区域1202、区域1203、区域1204所示的4种更小尺寸的新单元。
图13为根据本发明的单元矩阵合并装置结构示意图,如图13所示,本发明的单元矩阵合并装置130,包括,元素矩阵识别模块1301、重叠区域划分模块1302,以及重叠矩阵合并模块1303,其中,
元素矩阵识别模块1301,其将单元实例或某一尺寸的单元矩阵作为识别元素,识别出该元素矩阵,识别结果可能是单元实例的矩阵(即普通矩阵),也可能是单元矩阵的矩阵(即二级矩阵)。
重叠区域划分模块1302,其根据版图原有的和新识别出的全部普通矩阵或二级矩阵,甚至大尺寸的单元实例,计算出单元引用重叠的区域,根据重叠区域将当前单元划分成若干分块.
重叠矩阵合并模块,其工作在某一重叠区域分块中,将区域大致重叠的矩阵顺次合并,组成新的单元,形成新的单元的矩阵。
图14为根据本发明的单元矩阵合并设备结构示意图,如图14所示,本发明的单元矩阵合并设备140,包括处理器1401和存储器1402,存储器1402上储存有在处理器1401上运行的程序,处理器1401运行程序时执行上述的平板显示版图物理验证中的单元矩阵合并方法的步骤。
本发明还提供了一种计算机可读存储介质,其上存储有计算机指令,所述计算机指令运行时执行上述的平板显示版图物理验证中的单元矩阵合并方法的步骤,所述平板显示版图物理验证中的单元矩阵合并方法参见前述部分的介绍,不再赘述。
本领域普通技术人员可以理解:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种平板显示版图物理验证中的单元矩阵合并方法,其特征在于,包括以下步骤:
1)进行单元拓扑排序,将所有单元按照层次引用关系自顶向下排序,形成链表;
2)指定链表首个单元为当前单元,并进行元素矩阵的识别,其中所述链表首个单元是指版图最顶层单元,进行元素矩阵的识别,是将所有子单元的引用实例或引用矩阵归类,将每种类别的引用实例或引用矩阵,作为基本元素,识别出所述元素的矩阵布局;
3)计算单元引用重叠的区域,并根据重叠区域将当前单元划分成多个分块;
4)在每一个重叠区域分块中,将区域重叠的矩阵顺次合并,组建新单元,形成新单元的矩阵;
5)在当前单元之后插入新单元链表,维护整个链表的拓扑顺序。
2.根据权利要求1所述的平板显示版图物理验证中的单元矩阵合并方法,其特征在于,所述将所有子单元的引用实例或引用矩阵归类的原则为:同一子单元的引用实例,如果单元旋转方向不同,被认为是不同类别;同一子单元的引用矩阵,如果单元旋转方向、矩阵的水平方向间距、矩阵的垂直方向间距、单元的个数中的任一个不同,被认为是不同类别;
识别元素的矩阵布局时,所述识别结果可以是单元实例的矩阵,即一级矩阵,也可以是单元矩阵的矩阵,即二级矩阵。
3.根据权利要求2所述的平板显示版图物理验证中的单元矩阵合并方法,其特征在于,所述步骤3)进一步包括以下步骤:
根据版图原有的和新识别出的全部一级矩阵或二级矩阵,计算出单元引用重叠区域;
从重叠区域集合中依次取出每个重叠区域,根据该重叠区域的边界将当前单元划分成若干分块,划分结果的每个分块中包括区域重叠的完整矩阵或部分矩阵或实例。
4.根据权利要求3所述的平板显示版图物理验证中的单元矩阵合并方法,其特征在于,进一步包括:
将全部一级矩阵或二级矩阵的区域边界作为边界矩形,所有边界矩形组成区域边界集合,并做逻辑与操作,组成矩阵重叠区域集合;
将每个一级矩阵或二级矩阵的区域边界作为边界矩形,将矩阵重叠区域集合与边界矩形做逻辑与、逻辑非操作;
将逻辑与操作结果、逻辑非操作结果合并在一起,形成对重叠区域集合的一个划分。
5.根据权利要求2所述的平板显示版图物理验证中的单元矩阵合并方法,其特征在于,所述步骤4)进一步包括,
在对矩阵合并前先将所有待合并的矩阵,根据其水平/垂直间距从小到大排序,按照此顺序依次合并;
合并之后的新单元的矩阵的水平/垂直间距为全部待合并矩阵间距的最小公倍数;合并过程中如果有二级矩阵参与合并,则由其一级矩阵元素形成的原有二级矩阵的子矩阵会成为新单元的一部分,如果子矩阵行列数均为1,认为二级矩阵已经退化成一级矩阵。
6.根据权利要求2所述的平板显示版图物理验证中的单元矩阵合并方法,其特征在于,所述步骤4)进一步包括,
当前单元中如果存在从未参与任何矩阵合并的二级矩阵,则将这些二级矩阵打散,恢复零散的一级矩阵形式,结果中不再出现任何二级矩阵;合并之后的新单元中如果存在二级矩阵的子矩阵,则将这些二级矩阵打散,恢复零散的一级矩阵形式,结果中不再出现任何二级矩阵。
7.一种用于平板显示版图物理验证中的单元矩阵合并装置,包括,单元拓扑排序模块、元素矩阵识别模块、重叠区域划分模块,重叠矩阵合并模块以及链表维护模块,其特征在于,
所述单元拓扑排序模块,其将所有单元按照层次引用关系自顶向下排序,形成链表;
所述元素矩阵识别模块,其将单元实例或单元矩阵作为识别元素,进行元素矩阵的识别;
所述重叠区域划分模块,其根据版图、所述元素矩阵识别模块识别出矩阵,以及单元实例,计算出单元引用重叠的区域,并根据重叠区域将当前单元划分成若干分块;
所述重叠矩阵合并模块,其将每一个重叠区域分块中的矩阵顺次合并,组成新的单元,形成新的单元的矩阵;
所述链表维护模块,其在当前单元之后插入新单元链表,维护整个链表的拓扑顺序。
8.一种平板显示版图物理验证中的单元矩阵合并的设备,其特征在于,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的程序,所述处理器运行所述程序时执行权利要求1-6任一项所述的平板显示版图物理验证中的单元矩阵合并方法的步骤。
9.一种计算机可读存储介质,其上存储有计算机指令,其特征在于,所述计算机指令运行时执行权利要求1-6任一项所述的平板显示版图物理验证中的单元矩阵合并方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911290634.4A CN111008513B (zh) | 2019-12-16 | 2019-12-16 | 一种平板显示版图物理验证中的单元矩阵合并方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911290634.4A CN111008513B (zh) | 2019-12-16 | 2019-12-16 | 一种平板显示版图物理验证中的单元矩阵合并方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111008513A CN111008513A (zh) | 2020-04-14 |
CN111008513B true CN111008513B (zh) | 2022-07-15 |
Family
ID=70115381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911290634.4A Active CN111008513B (zh) | 2019-12-16 | 2019-12-16 | 一种平板显示版图物理验证中的单元矩阵合并方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111008513B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111859354B (zh) * | 2020-07-21 | 2023-09-01 | 百度在线网络技术(北京)有限公司 | 图片验证方法、装置、电子设备、存储介质和程序产品 |
CN112560394B (zh) * | 2020-12-22 | 2022-08-19 | 成都华大九天科技有限公司 | 一种异形平板显示版图物理验证方法 |
CN112906337B (zh) * | 2021-03-24 | 2024-05-17 | 上海华虹宏力半导体制造有限公司 | 版图文件中可压缩区域的获取方法、系统及电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103680470A (zh) * | 2012-09-03 | 2014-03-26 | 杭州海康威视数字技术股份有限公司 | 大屏控制的图像显示方法及系统 |
CN108668161A (zh) * | 2018-05-30 | 2018-10-16 | 珠海全志科技股份有限公司 | 视频图像处理方法、计算机装置及计算机可读存储介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003096276A2 (en) * | 2002-05-10 | 2003-11-20 | Nec Electronics Corporation | Graphics engine converting individual commands to spatial image information, and electrical device and memory incorporating the graphics engine |
CN101789048B (zh) * | 2010-02-08 | 2011-10-19 | 浙江大学 | 一种快速提取版图关键面积的方法 |
CN104573149A (zh) * | 2013-10-17 | 2015-04-29 | 北京华大九天软件有限公司 | 一种平板显示版图设计规则检查的去除重复报错方法 |
US9811923B2 (en) * | 2015-09-24 | 2017-11-07 | Snaptrack, Inc. | Stochastic temporal dithering for color display devices |
US10228937B2 (en) * | 2016-12-30 | 2019-03-12 | Intel Corporation | Programmable matrix processing engine |
CN109725965A (zh) * | 2018-12-13 | 2019-05-07 | 平安普惠企业管理有限公司 | 层叠样式表维护方法、装置、计算机设备及存储介质 |
-
2019
- 2019-12-16 CN CN201911290634.4A patent/CN111008513B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103680470A (zh) * | 2012-09-03 | 2014-03-26 | 杭州海康威视数字技术股份有限公司 | 大屏控制的图像显示方法及系统 |
CN108668161A (zh) * | 2018-05-30 | 2018-10-16 | 珠海全志科技股份有限公司 | 视频图像处理方法、计算机装置及计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN111008513A (zh) | 2020-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111008513B (zh) | 一种平板显示版图物理验证中的单元矩阵合并方法 | |
CN105975644B (zh) | 设计半导体集成电路的方法、系统及计算机程序产品 | |
US6502229B2 (en) | Method for inserting antenna diodes into an integrated circuit design | |
JP2011124423A (ja) | セルライブラリ、レイアウト方法およびレイアウト装置 | |
JP2007027290A (ja) | 半導体集積回路のレイアウト設計方法 | |
CN107967372B (zh) | 一种fpga总体布局合法化方法 | |
CN110377559B (zh) | 一种pdf文件数据提取方法、装置及存储介质 | |
CN111967113B (zh) | 一种云平台节点拓扑图布局方法及装置 | |
US20030074642A1 (en) | Clock skew verification methodology for grid-based design | |
Cong et al. | Robust mixed-size placement under tight white-space constraints | |
US20070240089A1 (en) | Apparatus and method for correcting layout pattern data | |
US20130311831A1 (en) | Virtual fail address generation system, redundancy analysis simulation system, and method thereof | |
CN108133094B (zh) | 用于反熔丝的现场可编程门阵列的布局布线显示方法 | |
US8250512B2 (en) | Apparatus for preventing congestive placement and associated method | |
US10755022B2 (en) | Electronic apparatus and layout method for integrated circuit | |
US8020134B2 (en) | Method and apparatus for parallel processing of semiconductor chip designs | |
CN112114998A (zh) | 一种静态随机存储器中冗余信息修复方法、装置、存储介质及终端 | |
CN114299856A (zh) | 一种led显示屏的校正系数处理方法及装置 | |
KR20230096987A (ko) | 확산 브레이크를 갖는 셀에 근접한 셀의 배치 및 시뮬레이션 | |
US9514258B2 (en) | Generation of memory structural model based on memory layout | |
CN112560394B (zh) | 一种异形平板显示版图物理验证方法 | |
CN104573149A (zh) | 一种平板显示版图设计规则检查的去除重复报错方法 | |
US20070234261A1 (en) | Design support device for semiconductor device, design support method for semiconductor device, and design support program for semiconductor device | |
JP7238218B2 (ja) | マスクパターン製造装置及びマスクパターン製造方法 | |
US20030074175A1 (en) | Simulation by parts method for grid-based clock distribution design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing Applicant after: Beijing Huada Jiutian Technology Co.,Ltd. Address before: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing Applicant before: HUADA EMPYREAN SOFTWARE Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |