JP2007027290A - 半導体集積回路のレイアウト設計方法 - Google Patents
半導体集積回路のレイアウト設計方法 Download PDFInfo
- Publication number
- JP2007027290A JP2007027290A JP2005205117A JP2005205117A JP2007027290A JP 2007027290 A JP2007027290 A JP 2007027290A JP 2005205117 A JP2005205117 A JP 2005205117A JP 2005205117 A JP2005205117 A JP 2005205117A JP 2007027290 A JP2007027290 A JP 2007027290A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- fill
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【解決手段】 半導体集積回路の論理部品に対応した回路パターンである論理基本セルを配置するステップと、論理基本セル間に配線処理を行うステップと、論理基本セルが配置されていない空き領域を検索するステップと、空き領域から矩形領域を抽出するステップと、矩形領域の大きさが規定値以上であれば、矩形領域にフィルセルを所定のルールに従って配置し、フィルセルを所定のルールに従って擬似階層セルにより階層化するステップと、残った空き領域にフィルセルを配置するステップと、半導体集積回路のパターンに対して光近接効果補正を行うステップとを含む。
【選択図】 図1
Description
RP=k1×λ/NA
ここで、k1は比例定数、λは露光波長、NAは開口数である。
本発明の実施の形態1に係る半導体集積回路のレイアウト設計方法を示すフロチャートを図1に示す。まず、セルライブラリの情報と半導体集積回路のネットリストに対応した回路情報に基づき、図2に示すように、半導体集積回路の論理部品に対応した回路パターンである論理基本セル100を配置する(ステップS11)。
図17は、本発明の実施の形態2に係る半導体集積回路のレイアウト設計方法を示すフロチャートである。これは、実施の形態1のフロチャートにステップS23を追加したものである。
図19は、本発明の実施の形態3に係る半導体集積回路のレイアウト設計方法を示すフロチャートである。これは、実施の形態1のフロチャートにステップS24、S25、S26を追加したものである。
実施の形態1〜3では、論理基本セルを配置した後の空き領域にフィルセルを配置する場合について説明した。本実施の形態では、自動配線された配線に対してダミーパターンを配置する場合について説明する。
201 リピータ
401 配線
402〜406 ダミーパターン
A、B フィルセル
A0〜A4、B0〜B4 擬似階層セル
A〜E 矩形領域
Claims (4)
- 半導体集積回路の論理部品に対応した回路パターンである論理基本セルを配置するステップと、
前記論理基本セル間に配線処理を行うステップと、
前記論理基本セルが配置されていない空き領域を検索するステップと、
前記空き領域から矩形領域を抽出するステップと、
前記矩形領域の大きさが規定値以上であれば、前記矩形領域にフィルセルを所定のルールに従って配置し、前記フィルセルを所定のルールに従って擬似階層セルにより階層化するステップと、
残った空き領域にフィルセルを配置するステップと、
前記半導体集積回路のパターンに対して光近接効果補正を行うステップとを含むことを特徴とする半導体集積回路のレイアウト設計方法。 - 半導体集積回路の論理部品に対応した回路パターンである論理基本セルを配置するステップと、
前記論理基本セル間に配線処理を行うステップと、
前記論理基本セルが配置されていない空き領域を検索するステップと、
前記空き領域から矩形領域を抽出するステップと、
前記矩形領域の大きさが規定値以上であれば、前記矩形領域にフィルセルを所定のルールに従って配置し、前記フィルセルを所定のルールに従って展開し、この展開したフィルセルを所定のルールに従って擬似階層セルにより階層化するステップと、
残った空き領域にフィルセルを配置するステップと、
前記半導体集積回路のパターンに対して光近接効果補正を行うステップとを含むことを特徴とする半導体集積回路のレイアウト設計方法。 - 半導体集積回路の論理部品に対応した回路パターンである論理基本セルを配置するステップと、
前記論理基本セル間に配線処理を行い、配線が長い箇所にリピータを配置するステップと、
前記リピータのセルも空き領域として設定するステップと、
前記論理基本セルが配置されていない空き領域を検索するステップと、
前記空き領域から矩形領域を抽出するステップと、
前記矩形領域の大きさが規定値以上であれば、前記矩形領域にフィルセルを所定のルールに従って配置し、前記フィルセルを所定のルールに従って擬似階層セルにより階層化するステップと、
残った空き領域にフィルセルを配置するステップと、
前記フィルセルを使用してリピータを再構成するステップと、
前記半導体集積回路のパターンに対して光近接効果補正を行うステップとを含むことを特徴とする半導体集積回路のレイアウト設計方法。 - 半導体集積回路の論理部品に対応した回路パターンである論理基本セルを配置するステップと、
前記論理基本セル間に配線処理を行うステップと、
前記配線に対してダミーパターンを配置するステップと、
前記ダミーパターンを分割し、セル化するステップと、
前記セルを擬似階層セルにより階層化するステップと、
前記半導体集積回路のパターンに対して光近接効果補正を行うステップとを含むことを特徴とする半導体集積回路のレイアウト設計方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005205117A JP4761859B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体集積回路のレイアウト設計方法 |
US11/486,107 US7844934B2 (en) | 2005-07-14 | 2006-07-14 | Method for designing a semiconductor integrated circuit layout capable of reducing the processing time for optical proximity effect correction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005205117A JP4761859B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体集積回路のレイアウト設計方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007027290A true JP2007027290A (ja) | 2007-02-01 |
JP2007027290A5 JP2007027290A5 (ja) | 2008-03-21 |
JP4761859B2 JP4761859B2 (ja) | 2011-08-31 |
Family
ID=37787694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005205117A Expired - Fee Related JP4761859B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体集積回路のレイアウト設計方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7844934B2 (ja) |
JP (1) | JP4761859B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008020751A (ja) * | 2006-07-13 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 |
JP2009003545A (ja) * | 2007-06-19 | 2009-01-08 | Fujitsu Ltd | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法 |
JP2010008772A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Microelectronics Ltd | レチクルデータ作成方法、レチクルデータ作成装置及びウェハ |
US7682880B2 (en) * | 2003-01-14 | 2010-03-23 | Nec Electronics Corporation | Method and device for producing layout patterns of a semiconductor device having an even wafer surface |
JP2010541245A (ja) * | 2007-09-28 | 2010-12-24 | シノプシス, インコーポレイテッド | ダミーフィルセルのセットの使用によるダミーフィル実施の方法および装置 |
KR101485699B1 (ko) | 2013-03-11 | 2015-01-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | FinFET 공정에서의 신장 더미 셀 삽입 |
US9147029B2 (en) | 2013-03-11 | 2015-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stretch dummy cell insertion in FinFET process |
CN109376372A (zh) * | 2018-08-29 | 2019-02-22 | 桂林电子科技大学 | 一种优化光互连模块关键位置焊后耦合效率方法 |
CN111259613A (zh) * | 2018-11-14 | 2020-06-09 | 华邦电子股份有限公司 | 电子装置及集成电路的布局方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006065669A (ja) * | 2004-08-27 | 2006-03-09 | Renesas Technology Corp | 自動配置配線装置及びプログラム |
US7444609B2 (en) * | 2006-06-29 | 2008-10-28 | International Business Machines Corporation | Method of optimizing customizable filler cells in an integrated circuit physical design process |
JP4733059B2 (ja) * | 2007-01-30 | 2011-07-27 | 富士通株式会社 | 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム |
US8571299B2 (en) * | 2010-08-30 | 2013-10-29 | International Business Machines Corporation | Identifying defects |
KR102421730B1 (ko) * | 2016-04-05 | 2022-07-18 | 삼성전자주식회사 | 레이아웃 방법 및 반도체 소자 |
CN106096087B (zh) * | 2016-05-31 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 占领图形填充方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166452A (ja) * | 1999-12-03 | 2001-06-22 | Toshiba Microelectronics Corp | パターンの自動設計方法 |
JP2002313916A (ja) * | 2001-04-12 | 2002-10-25 | Nec Corp | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 |
JP2004039933A (ja) * | 2002-07-04 | 2004-02-05 | Matsushita Electric Ind Co Ltd | マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム |
JP2004288685A (ja) * | 2003-03-19 | 2004-10-14 | Nec Micro Systems Ltd | 半導体集積回路のレイアウト設計方法およびレイアウト設計用プログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3001403B2 (ja) * | 1995-09-29 | 2000-01-24 | 日本電気株式会社 | 論理回路のレイアウト方法 |
JP4703807B2 (ja) | 1999-11-29 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2004503879A (ja) * | 2000-06-13 | 2004-02-05 | メンター グラフィックス コーポレイション | 集積化検証および製造適応ツール |
US7152215B2 (en) * | 2002-06-07 | 2006-12-19 | Praesagus, Inc. | Dummy fill for integrated circuits |
US7328419B2 (en) * | 2002-11-19 | 2008-02-05 | Cadence Design Systems, Inc. | Place and route tool that incorporates a metal-fill mechanism |
JP2004221231A (ja) * | 2003-01-14 | 2004-08-05 | Nec Electronics Corp | レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法 |
-
2005
- 2005-07-14 JP JP2005205117A patent/JP4761859B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-14 US US11/486,107 patent/US7844934B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166452A (ja) * | 1999-12-03 | 2001-06-22 | Toshiba Microelectronics Corp | パターンの自動設計方法 |
JP2002313916A (ja) * | 2001-04-12 | 2002-10-25 | Nec Corp | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 |
JP2004039933A (ja) * | 2002-07-04 | 2004-02-05 | Matsushita Electric Ind Co Ltd | マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム |
JP2004288685A (ja) * | 2003-03-19 | 2004-10-14 | Nec Micro Systems Ltd | 半導体集積回路のレイアウト設計方法およびレイアウト設計用プログラム |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7682880B2 (en) * | 2003-01-14 | 2010-03-23 | Nec Electronics Corporation | Method and device for producing layout patterns of a semiconductor device having an even wafer surface |
JP2008020751A (ja) * | 2006-07-13 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 |
JP2009003545A (ja) * | 2007-06-19 | 2009-01-08 | Fujitsu Ltd | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法 |
JP2010541245A (ja) * | 2007-09-28 | 2010-12-24 | シノプシス, インコーポレイテッド | ダミーフィルセルのセットの使用によるダミーフィル実施の方法および装置 |
JP2010008772A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Microelectronics Ltd | レチクルデータ作成方法、レチクルデータ作成装置及びウェハ |
US8513777B2 (en) | 2008-06-27 | 2013-08-20 | Fujitsu Semiconductor Limited | Method and apparatus for generating reticle data |
KR101485699B1 (ko) | 2013-03-11 | 2015-01-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | FinFET 공정에서의 신장 더미 셀 삽입 |
US9147029B2 (en) | 2013-03-11 | 2015-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stretch dummy cell insertion in FinFET process |
US9465901B2 (en) | 2013-03-11 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stretch dummy cell insertion in finFET process |
CN109376372A (zh) * | 2018-08-29 | 2019-02-22 | 桂林电子科技大学 | 一种优化光互连模块关键位置焊后耦合效率方法 |
CN111259613A (zh) * | 2018-11-14 | 2020-06-09 | 华邦电子股份有限公司 | 电子装置及集成电路的布局方法 |
CN111259613B (zh) * | 2018-11-14 | 2023-08-15 | 华邦电子股份有限公司 | 电子装置及集成电路的布局方法 |
Also Published As
Publication number | Publication date |
---|---|
US7844934B2 (en) | 2010-11-30 |
JP4761859B2 (ja) | 2011-08-31 |
US20070124714A1 (en) | 2007-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4761859B2 (ja) | 半導体集積回路のレイアウト設計方法 | |
US7278118B2 (en) | Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features | |
US7698676B1 (en) | Method and system for improving manufacturability of integrated devices | |
US8881083B1 (en) | Methods for improving double patterning route efficiency | |
KR102514044B1 (ko) | 집적 회로 및 집적 회로의 설계 방법 | |
JP2011124423A (ja) | セルライブラリ、レイアウト方法およびレイアウト装置 | |
JP4530049B2 (ja) | 半導体装置の設計プログラムおよび半導体装置の設計システム | |
US8219959B2 (en) | Generating integrated circuit floorplan layouts | |
CN105488244B (zh) | 用于设计半导体装置的方法和系统 | |
CN111128998A (zh) | 集成电路布局方法 | |
JP2006053248A (ja) | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム | |
US20230403868A1 (en) | Method of manufacturing integrated circuit device | |
KR20170094744A (ko) | 집적 회로 및 상기 집적 회로의 제조를 위한 컴퓨터 구현 방법 | |
JP2006023873A (ja) | 半導体集積回路の設計方法、その設計支援装置及び遅延ライブラリ | |
US20220180037A1 (en) | Adaptive row patterns for custom-tiled placement fabrics for mixed height cell libraries | |
US11387144B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI832664B (zh) | 積體電路的製造方法及積體電路設計系統 | |
JP3705737B2 (ja) | 半導体集積回路のレイアウト方法 | |
US20230267261A1 (en) | Design system, design method and method of manufacture of semiconductor device | |
JP7238218B2 (ja) | マスクパターン製造装置及びマスクパターン製造方法 | |
US20170061063A1 (en) | Integrated circuit with reduced routing congestion | |
JPH11312185A (ja) | レイアウトデータの作成方法 | |
JP2006331006A (ja) | Lsiレイアウトの配線混雑抑制方法 | |
JP4734981B2 (ja) | 半導体集積回路のレイアウト設計方法及び設計装置 | |
KR100731109B1 (ko) | 오프 그리드를 방지할 수 있는 반도체 소자의 설계 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081219 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090130 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090310 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |