JP2010541245A - ダミーフィルセルのセットの使用によるダミーフィル実施の方法および装置 - Google Patents

ダミーフィルセルのセットの使用によるダミーフィル実施の方法および装置 Download PDF

Info

Publication number
JP2010541245A
JP2010541245A JP2010526981A JP2010526981A JP2010541245A JP 2010541245 A JP2010541245 A JP 2010541245A JP 2010526981 A JP2010526981 A JP 2010526981A JP 2010526981 A JP2010526981 A JP 2010526981A JP 2010541245 A JP2010541245 A JP 2010541245A
Authority
JP
Japan
Prior art keywords
cell
dummy fill
dummy
design layout
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010526981A
Other languages
English (en)
Other versions
JP5311509B2 (ja
Inventor
アドリケム, パウルス ジェイ.エム. ファン
デニス エル. ゴワナルド,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of JP2010541245A publication Critical patent/JP2010541245A/ja
Application granted granted Critical
Publication of JP5311509B2 publication Critical patent/JP5311509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一実施形態は、標的密度の範囲内の標的密度を達成するように設計レイアウトでダミーフィルを実施する。動作中、システムは、その密度が標的密度の所望の範囲内ではない領域を含む、設計レイアウトを受容する。次に、システムは、ダミーフィルアレイを配置して、任意にサイズ決定された長方形を充填するために使用することができる、ダミーフィルセルのセットを受容する。ダミーフィルセルは、ダミーフィルアレイのサイズに関係なく、ダミー形状を適切にプリントさせる、補助特徴および光近接効果補正を含有してもよい。次いで、システムは、ダミーフィルセルで充填するために、設計レイアウトにおいて多角形を決定する。次に、システムは、多角形を長方形のセットに破砕する。システムは、長方形を充填するダミーフィルアレイを配置するために、ダミーフィルセルのセットを使用する。

Description

(本発明の分野)
本発明は、半導体の設計および製造に関する。より具体的には、本発明は、狭い標的密度範囲内にある標的密度を達成するための、設計レイアウトにおけるダミーフィルの実施に関する。
(関連技術)
コンピューティング技術の急速な進歩により、場合によっては一兆バイトにもなるデータセットで、毎秒、一兆回の計算的演算を実行させることが可能になった。こうした進歩は、シングルチップに何千万ものデバイスを集積することを可能にした、半導体製造技術の劇的な向上のおかげであるといえる。
いくつかの製造プロセスの作用は、レイアウトの特徴密度の影響を受け得る。具体的には、製造プロセスは、高い密度領域と比較すると、低い密度領域では異なる作用が生じ得る。特徴密度における非均一性は、ダミーフィルの実施、つまり、レイアウトの未使用領域へのダミー特徴の追加により、低減し得る。
(露光波長に対して)ダミー特徴が小さい場合、プリントを適切に行うには、補助特徴および光近接効果補正が必要となり得る。しかしながら、ダミーフィルされたレイアウト上の補助特徴の配置および光近接効果補正(OPC)の実施は、ダミー特徴の純粋な数のため、極めて多大な時間を必要とし得る。さらに、製造プロセスが、特徴密度変動の影響を非常に受けやすい場合、ダミーフィルプロセスは、その特徴密度が狭い密度値範囲内にあるダミーフィルレイアウトを作成することが必要になり得る。
(概要)
本発明の実施形態は、設計レイアウトでダミーフィルを実施するシステムおよび技術を提供する。いくつかの半導体製造技術は、作成されたレイアウトが厳しい標的密度の要件を満たすように、ダミーフィル技術によってダミー特徴を配置することを必要とする。一実施形態は、ダミーフィルレイアウトが狭い標的特徴密度範囲内の特徴密度を有するように、ダミーフィルを実施可能である。ダミーフィル技術は、光近接効果補正および補助特徴配置を実施するために必要な時間を実質的に増加させないことが望ましい。一実施形態は、ダミーフィルレイアウトに、分解能向上技術を実施するために必要な時間を実質的に増加させることなく、ダミーフィルを実施可能である。
作業時において、一実施形態は、その密度が狭い標的密度未満である領域を含む、設計レイアウトを受容し得る。次に、システムは、任意にサイズ決定された長方形を充填する、ダミーフィルアレイを配置するために使用可能なダミーフィルセルのセットを受容し得る。例えば、ダミーフィルセルのセットは、角のセル、端のセル、中央のセルを含み得る。ダミーフィルセルのセットは、ダミーフィルセルのセットを使って作成されるダミーフィルアレイのサイズに関係なく、ダミー形状を適切にプリントさせる、補助特徴および光近接効果補正を含有し得る。システムは、ダミーフィルアレイを配置する長方形のセットを決定し、次に、こうした長方形の1つ以上にダミーフィルアレイを配置し得る。尚、角および端のセルは中央のセルよりも低い密度を有し得るため、より小さいアレイは、より大きいアレイよりも低い特徴密度を有し得る。
一実施形態では、システムは、設計レイアウトにブロックグリッドを位置決定し得る。次に、システムは、設計レイアウトの他の形状と矛盾しないグリッド内のこうしたブロックを選択し得る。システムは、選択されたブロックを統合することによって、多角形を形成し得る。次に、システムは、多角形を破砕することによって長方形のセットを得てもよく、これは、ダミーフィルアレイを使用して充填可能である。
尚、システムは、光近接効果補正および/または補助特徴を既に有するダミーフィルセルのセットを使用可能であるため、システムは、ダミーフィルアレイを配置した後で、こうした多大な時間のかかる分解能向上技術を実行する必要はない。さらに、システムは、一度に1つの長方形を充填可能であるため、狭い標的密度範囲内にある標的密度を達成可能である。
図1は、本発明の一実施形態に従う、集積回路の設計および製造の種々のステップを示す。 図2は、本発明の一実施形態に従う、プロセス負荷(process loading)効果を示す。 図3は、本発明の一実施形態に従う、設計レイアウトのダミーフィルを実施するプロセスを示すフローチャートを示す。 図4は、本発明の一実施形態に従う、ダミーフィルセルのセットを示す。 図5は、本発明の一実施形態に従う、システムが多角形を決定し、これを長方形のセットに破砕する方法を示す。 図6は、本発明の一実施形態に従う、ダミーフィルアレイを作成するためにダミーフィルセルのセットが使用可能である方法を示す。 図7は、本発明の一実施形態に従う、コンピュータシステムを示す。
(詳細な説明)
(集積回路(IC)設計フロー)
図1は、本発明の一実施形態に従う、集積回路の設計および製造における種々のステップを示す。
プロセスは、通常、EDAソフトウェア設計プロセス(ステップ110)を使用して実施される製品アイデア(ステップ100)から開始される。設計が最終化されると、通常はテープアウト(taped−out)され(イベント140)、完成チップを作成するために(結果170)、製造プロセス(ステップ150)、パッケージングおよび組み立てプロセス(ステップ160)が実施される。
EDAソフトウェア設計プロセス(ステップ110)はステップ112−130を含むが、これは、説明目的で以下に記載されているにすぎず、かつ、本発明を限定することを意図するものではない。例えば、実際の集積回路の設計では、設計者は、以下に記載されるシーケンスとは異なるシーケンスで設計ステップを実施する必要があり得る。
システム設計(ステップ112):このステップで、設計者は、実装したい機能を記述する。設計者は、さらに、機能、チェックコスト等を絞り込むために、状況想定プランニングを実施し得る。このステージでは、ハードウェアとソフトウェアのアーキテクチャのパーティショニングが生じ得る。このステップで使用し得る、Synopsys,Inc.の例示的なEDAソフトウェア製品は、Model Architect、Saber(登録商標)、System Studio、および、DesignWare(登録商標)製品を含む。
論理設計および機能的検証(ステップ114):このステージでは、システムのモジュールのVHDLまたはVerilogコードが記述され、機能的正確さについて、設計のチェックを行う。より具体的には、正確な出力が生じることを保証するために、設計をチェックする。このステップで使用可能なSynopsys,Inc.の例示的なEDAソフトウェア製品は、VCS(登録商標)、Vera(登録商標)、DesignWare(登録商標)、Magellan(登録商標)、Formality(登録商標)、ESPおよびLeda(登録商標)製品を含む。
テストのための統合および設計(ステップ116):ここでは、VHDL/Verilogを、ネットリストに変換する。標的技術のために、ネットリストを最適化可能である。さらに、完成したチップをチェックするために、テストの設計および実施が可能である。このステップで使用可能なSynopsys,Inc.の例示的なEDAソフトウェア製品は、Design Compiler(登録商標)、Physical Compiler(登録商標)、Test Compiler、Power Compiler(登録商標)、FPGA Compiler、TetraMAX(登録商標)、およびDesignWare(登録商標)の製品を含む。
ネットリスト検証(ステップ118):このステップでは、時間的な制限の遵守およびVHDL/Verilogソースコードとの対応について、ネットリストをチェックする。このステップで使用可能なSynopsys,Inc.の例示的なEDAソフトウェア製品は、Formality(登録商標)、PrimeTime(登録商標)、およびVCS(登録商標)製品を含む。
設計プランニング(ステップ120):ここで、タイミングおよび最上位のルーティングについて、チップの全体的な配置図を構成および分析する。このステップで使用可能なSynopsys,Inc.の例示的なEDAソフトウェア製品は、Astro(登録商標)およびIC Compiler製品を含む。
物理的な実装(ステップ122):このステップでは、配置(回路エレメントの位置決定)およびルーティング(回路エレメントの接続)を行う。このステップで使用可能なSynopsys,Inc.の例示的なEDAソフトウェア製品は、Astro(登録商標)およびIC Compiler製品を含む。
分析および抽出(ステップ124):このステージでは、トランジスタレベルで回路の機能が検証され、これにより、状況想定の絞込みが可能となる。このステップで使用可能なSynopsys,Inc.の例示的なEDAソフトウェア製品は、AstroRail(登録商標)、PrimeRail、PrimeTime(登録商標)、およびStar−RCXT(登録商標)製品を含む。
物理的検証(ステップ126):このステップでは、製造、電気的事項、リソグラフィ的事項、および回路の適正さを保証するために、設計をチェックする。このステップで使用可能なSynopsys,Inc.の例示的なEDAソフトウェア製品は、Hercules(登録商標)製品を含む。
分解能向上(ステップ128):このステップは、設計の製造可能性を向上させるための、レイアウトの形状的操作を含む。このステップで使用可能なSynopsys,Inc.の例示的なEDAソフトウェア製品は、Proteus/Progen、ProteusAF、およびPSMGen製品を含む。
マスクデータ作成(ステップ130):このステップは、完成チップを作成するために、マスクの生産のための「テープアウト」データを提供する。このステップで使用可能なSynopsys,Inc.の例示的なEDAソフトウェア製品は、製品のCATS(登録商標)ファミリを含む。
上記のステップのうちの1つ以上の間に、本発明の実施形態を使用し得る。具体的には、物理的検証ステップ126中に、本発明の一実施形態を使用し得る。
(ダミーフィル)
通常は、ポストCMP(化学的機械的研磨)面のトポロジの変動が、所定の許容差以内になることを保証するために、ダミーフィルを利用する。例えば、CMPの後でレイアウトが実質的に平坦な面を生成するように、鋳造により、設計レイアウトの未使用の部分に非機能的構造を配置し得る。さらに、特徴密度の変動の影響を受ける他の製造プロセスのプロセス変動を低減するために、ダミーフィルを使用し得る。
図2は、本発明の一実施形態に従う、プロセス負荷効果を示す。
製造時において、ウエハ206上に位置決定し得る二酸化ケイ素層204上に、レジスト層202を位置決定し得る。トレンチを作成するために、ディープエッチングプロセス中、反応性イオン208を使用し得る。ある位置におけるエッチングレートは、その位置に近接する特徴密度に依存し得る。例えば、領域210等の低い特徴密度領域のエッチングレートは、領域212等の高い特徴密度を有する領域におけるエッチングレートよりも高くなり得る。エッチングレートの変動が許容可能な範囲内であることを保証するために、ダミーフィルを使用し得る。
チップ製造は、通常は、プロセス変動の範囲を容認し得る。プロセス変動が許容可能な範囲よりも大きい場合、作成されるチップは全く機能しない可能性がある、または、パフォーマンスの評価指標が低くなる可能性がある。現在の集積密度では、プロセスの自由度は非常に小さくなり得る、つまり、プロセス変動の許容範囲は非常に小さくなり得る。
ディープエッチングプロセスの場合、トレンチの深さが狭い値範囲内になることを保証する必要があり得る。尚、トレンチの深さは、トレンチに近接する反応性イオン濃度に非常に影響を受けやすい可能性がある。反応性イオン濃度は、これにより、特徴濃度に対して非常に影響を受けやすい可能性がある。その結果、高い歩留まりを得られるようにするには、特徴密度を狭い値の範囲内にする必要があり得る。残念ながら、従来のダミーフィル技術は、通常、こうした厳しい特徴密度の制約に適合するように設計されていない。
さらに、レイアウトにダミーフィル構造が配置されると、適切にプリントするために、光近接効果補正および補助特徴が必要になり得る。しかしながら、レイアウトに配置されるダミーフィル特徴の数は、かなり多くなり得る。このため、ダミーフィル特徴の純粋な数のために、光近接効果補正および/または補助特徴配置を実施することは実際的でない可能性がある。
本発明の一実施形態は、特徴密度が狭い密度値範囲内になるように、ダミーフィル特徴を配置するシステムおよび技術を提供する。例えば、狭い密度値範囲は0.1%にしてもよく、この場合、0%の密度値が完全に未使用の領域に相当し、100%の密度値が完全に使用中の領域に相当する。さらに、一実施形態は、光近接効果補正および補助特徴を既に有するダミーフィル構造を配置し、それにより、光近接効果補正および/またはダミー特徴での補助特徴の配置を実施する必要性を排除する。
(ダミーフィルの実施のプロセス)
図3は、本発明の一実施形態に従い、設計レイアウトでダミーフィルを実施するプロセスを示すフローチャートを示す。
狭い標的密度範囲を規定する、低標的密度および高標的密度を受容することにより、プロセスを開始し得る(ステップ302)。
次に、システムは、その密度が低標的密度よりも低い領域を含む設計レイアウトを受容し得る(ステップ304)。
設計レイアウトへのダミーフィル形状を配置することで、狭い標的密度範囲になるように密度が高められ得る。現在の統合密度において、ダミー形状を非常に小さくすることで、補助特徴および光近接効果補正を適切にプリントさせる必要があり得る。しかしながら、設計レイアウトへのダミー形状配置後の、補助特徴の配置および光近接効果補正の実施は、設計レイアウトで必要となり得るダミー特徴の純粋な数のために、実際的でない、または、計算能力的に実現不可能であり得る。例えば、DRAM(ダイナミックランダムアクセスメモリ)レイアウトは、多数のダミーフィル構造を必要とし得るため、ダミーフィルDRAMレイアウトへの分解能向上技術の適用は実際的でない場合がある。
本発明の一実施形態は、ダミーフィル構造を配置した後でこの実施形態が分解能向上技術を適用する必要がないように、光近接効果補正および補助特徴を既に有するダミーフィルセルのセットを使用する。
図3のフローチャートを引き続き参照すると、システムは、次に、ダミーフィルセルのセットを受容し得る(ステップ306)。システムは、さらに、ダミーフィルセルの相対的な位置を受容し得る。これらのダミーフィルセルは、任意にサイズ決定された長方形を充填できるダミーフィルアレイを作成するために、使用され得る。ダミーフィルセルのセットは、ダミーフィルアレイのサイズに関わらず、ダミー形状を適切にプリントさせ得る補助特徴および光近接効果補正を含み得る。尚、ダミーフィルセルは、ダミーフィルアレイにおいて互いに接する、または、接しない場合があることに注意されたい。
概して、ダミーフィルセルのセットは、ダミーフィルアレイを作成するために使用可能な1つ以上のセルを含み得る。一実施形態において、ダミーフィルセルのセットは、3つのセル、つまり、角のセル、端のセル、および中央のセルを含み得る。別の実施形態において、ダミーフィルセルのセットは、9つのセル、つまり、左上のセル、右上のセル、左下のセル、右下のセル、上中央のセル、右中央のセル、下中央のセル、左中央のセル、および中央のセルを含み得る。尚、いくつかの状況において、3つのセルのセットから9つのセルのセットを作成するために、単純な形状的作業(例えば、回転および/または反射)を使用可能であり得ることに注意されたい。さらに別の実施形態において、システムは、任意にサイズ決定されたアレイを形成するために複製可能な1つのみのセルを受容し得る。
図4は、本発明の一実施形態に従う、ダミーフィルセルのセットを示す。
ダミーフィルセルのセットは、左上のセル402、右上のセル406、左下のセル414、右下のセル418、上中央のセル404、右中央のセル412、下中央のセル416、左中央のセル408、および中央のセル410を含み得る。セルは、異なる形状および光近接効果補正および/または補助特徴を含み得る。例えば、右中央のセル412(拡大図を参照)等の端のセルの構造、光近接効果補正、および補助特徴は、右下のセル418(拡大図を参照)等の角のセルのものとは異なる場合がある。ダミーフィルセルのセットは、以下の重要な特性を有し得る。これらは、さらなる光近接効果補正または補助特徴の配置を適切にプリントさせなくてもよい、任意のサイズ決定されたアレイを作成するために使用可能である。
次に、システムは、ダミーフィルセル(ステップ308)で充填するために、設計レイアウトに多角形を決定し得る。
一実施形態において、システムは、設計レイアウトにブロックグリッドを位置決定する。ブロックは、9つのセルのアレイを保持可能な、正方形または長方形にし得る。グリッドの各ブロックは、隣接するブロックと境を接し得る。次に、システムは、設計レイアウトで形状と矛盾するブロックを除去し得る。システムは、多角形を得るために、残りのブロックを統合可能である。
システムは、こうして、多角形を長方形のセットに破砕し得る(ステップ310)。一実施形態において、各長方形の寸法は、グリッドブロックの寸法の整数倍にし得る。
一実施形態において、システムは、長方形が上限よりも大きい面積を有することがないように、多角形を長方形のセットに破砕し得る。これは、ダミーフィルの実施中にシステムが高い密度値を超えないことを保証することが望ましい場合がある。システムが高い密度値を超える場合、システムは、レイアウトによって高い密度値を超えるダミーフィルアレイを除去し得る。
図5は、本発明の一実施形態に従う、システムが多角形を決定し、これを長方形のセットに破砕する方法を示す。
設計レイアウトの領域502、504、および506は、機能構造を含み得る。システムは、グリッド508を設計レイアウトに位置決定し得る。グリッド508の各ブロックは、9個以上のセルのセットを含むのに十分な大きさにし得る。次に、システムは、設計レイアウトの構造と矛盾しないブロックを選択し得る。ブロックは、ブロックのセル配置が設計ルールに反しない場合、構造と矛盾し得る。例えば、システムは、グリッド508で影付きのブロックを選択し得る。システムは、次に、多角形を形成するために、選択されたブロックを統合し得る。例えば、システムは、多角形を形成するために、グリッド508で影付きのブロックを統合し得る。あるいは、システムは、設計レイアウトの構造と矛盾するブロックを除去してもよく、多角形を得るために、残りのブロックを結合してもよい。次に、システムは、長方形510、512、514、516、および518等の長方形のセットを得るために、多角形を破砕し得る。
次に、システムは、長方形のセットの長方形を充填させる設計レイアウトにダミーフィルアレイを配置するために、ダミーフィルセルのセットを使用し得る(ステップ312)。一実施形態において、システムは、上部セルにダミーフィルアレイを配置し得る。尚、ダミーフィルアレイは、長方形を完全に充填しなくてもよい、つまり、ダミーフィルアレイで充填される面積は、長方形の面積未満にできる。
一実施形態において、システムは、最大面積を有する長方形を選択し得る。具体的に、システムは、その面積の降順で長方形をソートし得る、また、レイアウトの特徴密度が低標的密度および高標的密度の間になるまで、最大長方形から、長方形を充填し得る。
図6は、本発明の一実施形態に従う、ダミーフィルアレイを作成するために、ダミーフィルセルのセットが使用可能である方法を示す。
長方形602は、図4に示されるセルのセットを使用して充填可能である。具体的には、長方形602は、角のセル402、406、414、および418を角に配置し、端のセル404、408、412、および416を端に沿って配置し、残りの長方形を中央のセル410に充填することによって、充填可能である。任意にサイズ決定された長方形を充填するために、上記の技術を使用可能であることが明らかであろう。各セルの補助特徴および光近接効果補正は、長方形のサイズに関わらず、効率的であるように設計される。
尚、より小さいアレイはより小さい密度を有してもよく、より大きいアレイはより高い濃度を有してもよい。角のセルおよび端のセルは、サブ分解能補助特徴(SRAF)を含み得る。このため、中央のセルが補助特徴を持たない可能性があるため、角のセルおよび端のセルの密度は、中央のセルの密度未満であり得る、または角のセルおよび端のセルよりも少ない補助特徴を持ち得る。例えば、図4に示される3×3アレイの密度は、図6に示される4×7アレイの密度未満にし得る。一実施形態では、システムは、システムができるだけ速く特徴密度を高めることができるように、より小さい長方形を充填する前に、より大きい長方形を充填し得る。
一実施形態では、システムは、2つのステップでダミーフィルアレイを配置し得る。まず、システムは、ダミーフィルセルのセットを使用してダミーフィルアレイを作成し、次に、システムは、設計レイアウトにダミーフィルアレイを配置し得る。
具体的には、システムは、まず、セルの長方形における相対的な位置を決定し得る。例えば、図6において、システムは、左下のセル414の位置に対して、アレイの全セルの相対的な位置を決定し得る。次に、システムは、左下のセル414を、長方形602の左下の角604に配置し得る。アレイの他のセルは、次に、左下のセル414の位置に対するその相対的な位置を使用して、配置し得る。一実施形態では、最小のアレイサイズを3×3にし得る。
尚、プロセスは、全体的なアプローチまたはウィンドウベースのアプローチを使用して、ダミーフィル作業を実施し得る。全体的なアプローチにおいて、システムは、全体的な設計レイアウトのために、ダミーフィルを実施し得る。一方で、ウィンドウベースのアプローチにおいて、システムは、各ウィンドウでダミーフィルを実施し得る。
一実施形態では、システムは、ダミーフィルを反復的に実施し得る。例えば、システムは、その面積の降順で長方形をソートし得る。次に、システムは、最大面積を有する長方形を充填し、より小さい面積を有する長方形を段階的に(progressively)充填することで、ダミーフィルを反復的に実施し得る。システムは、反復プロセス中に何度も特徴密度を計算してもよく(例えば、システムは、各長方形を充填した後で特徴密度を計算し得る)、レイアウト(またはウィンドウ)の特徴密度が密度の許容可能な範囲内になると、プロセスを終了してもよい。
図7は、本発明の一実施形態に従う、コンピュータシステムを示す。
コンピュータシステム702は、プロセッサ704、メモリ706、および格納デバイス708を含む。コンピュータシステム702は、ディスプレイ714、キーボード710、およびポインティングデバイス712に結合され得る。格納デバイス708は、アプリケーション716およびモジュール720を含み得るアプリケーション718を格納し得る。アプリケーション716および718は、コンピュータによって実行される場合に、ダミーフィルの実施のためのプロセスをコンピュータに実行させる、命令を含み得る。
動作時、コンピュータシステム702は、アプリケーション716をメモリ706にロードし得る。次に、システムは、ダミーフィルを実施するためにアプリケーション716を使用し得る。あるいは、ダミーフィル操作は、IC設計フローの他のステップを実施するために使用されるアプリケーション718の一部であり得る、モジュール720によって実行され得る。
(結論)
この詳細な説明に記載されているデータ構造およびコードは、通常はコンピュータ可読格納媒体に格納され、これは、コンピュータシステムによって使用されるコードおよび/またはデータを格納可能ないずれかのデバイスまたは媒体にし得る。これは、ディスクドライブ、磁気テープ、CD(コンパクトディスク)、DVD(デジタル多用途ディスクまたはデジタルビデオディスク)、または、現在公知のあるいは将来的に開発されるコンピュータ可読媒体を格納可能な他の媒体等の、揮発性メモリ、非揮発性メモリ、磁気および光学記憶装置を含むが、これらに限定されない。
さらに、本発明の実施形態の上記の記載は、説明および記述を目的として示されているにすぎない。これらは、排他的であること、または本発明を開示された形態に限定することを意図するものではない。従って、当業者に、多くの修正および変更が容易に明らかであろう。さらに、上記の開示は、本発明を限定することを意図するものではない。本発明の範囲は、添付の請求項によって規定される。

Claims (21)

  1. 標的密度の狭い範囲内にある標的密度を達成するように、設計レイアウトでダミーフィルを実施する方法であって、該方法は、
    標的密度の狭い範囲を規定する、低標的密度および高標的密度を受容することと、
    自身の密度が該低標的密度未満である領域を含む、設計レイアウトを受容することであって、ダミー形状は、該設計レイアウトに配置されることが所望され、該ダミー形状は、適切にプリントするために補助特徴および光近接効果補正を必要とし、該設計レイアウトに該ダミー形状を配置した後に、補助特徴の配置および光近接効果補正を実施することは、実際的でない、ことと、
    ダミーフィルアレイを配置して、任意にサイズ決定された長方形を充填するために使用される、ダミーフィルセルのセットを受容することであって、該ダミーフィルセルのセットは、該ダミーフィルアレイのサイズに関係なく、該ダミー形状を適切にプリントさせる、補助特徴および光近接効果補正を含有する、ことと、
    該ダミーフィルセルで充填するために、該設計レイアウトにおいて多角形を決定することと、
    該多角形を長方形のセットに破砕することと、
    該長方形のセットにおいて第1の長方形を充填する該設計レイアウトに第1のダミーフィルアレイを配置するために、該ダミーフィルセルのセットを使用することと
    を含む、方法。
  2. 前記ダミーフィルセルのセットは、
    左上のセルと、
    右上のセルと、
    左下のセルと、
    右下のセルと、
    上中央のセルと、
    右中央のセルと、
    下中央のセルと、
    左中央のセルと、
    中央のセルと
    を含む、請求項1に記載の方法。
  3. 前記第1の長方形を選択することをさらに含み、該第1の長方形は、前記長方形のセットの中で最大面積を有する、請求項1に記載の方法。
  4. 前記第1のダミーフィルアレイを配置するために前記ダミーフィルセルのセットを使用することは、
    該第1のダミーフィルアレイにおいて多数の列を決定することと、
    該第1のダミーフィルアレイにおいて多数の行を決定することと
    を含む、請求項1に記載の方法。
  5. 前記多角形を決定することは、
    前記設計レイアウトにブロックのグリッドを位置付けることと、
    該設計レイアウトにおける形状と矛盾するブロックを除去することと、
    該多角形を取得するようにブロックを統合することと
    を含む、請求項1に記載の方法。
  6. 前記ダミーフィルセルのセットは、
    角のセルと、
    端のセルと、
    中央のセルと
    を含む、請求項1に記載の方法。
  7. 前記第1のダミーフィルアレイを配置するために前記ダミーフィルセルのセットを使用することは、
    角のセル位置を決定することと、
    端のセル位置を決定することと、
    中央のセル位置を決定することと
    を含む、請求項1に記載の方法。
  8. コンピュータで実行される時に、標的密度の狭い範囲内にある標的密度を達成するように、設計レイアウトでダミーフィルを実施する方法を該コンピュータに実施させる、命令を記憶する、コンピュータ可読記憶媒体であって、該方法は、
    標的密度の狭い範囲を規定する、低標的密度および高標的密度を受容することと、
    自身の密度が該低標的密度未満である領域を含む、設計レイアウトを受容することであって、ダミー形状は、該設計レイアウトに配置されることが所望され、該ダミー形状は、適切にプリントするために補助特徴および光近接効果補正を必要とし、該設計レイアウトに該ダミー形状を配置した後に、補助特徴の配置および光近接効果補正を実施することは、実際的でない、ことと、
    ダミーフィルアレイを配置して、任意にサイズ決定された長方形を充填するために使用される、ダミーフィルセルのセットを受容することであって、該ダミーフィルセルのセットは、該ダミーフィルアレイのサイズに関係なく、該ダミー形状を適切にプリントさせる、補助特徴および光近接効果補正を含有する、ことと、
    該ダミーフィルセルで充填するために、該設計レイアウトにおいて多角形を決定することと、
    該多角形を長方形のセットに破砕することと、
    該長方形のセットにおいて第1の長方形を充填する該設計レイアウトに第1のダミーフィルアレイを配置するために、該ダミーフィルセルのセットを使用することと
    を含む、コンピュータ可読記憶媒体。
  9. 前記ダミーフィルセルのセットは、
    左上のセルと、
    右上のセルと、
    左下のセルと、
    右下のセルと、
    上中央のセルと、
    右中央のセルと、
    下中央のセルと、
    左中央のセルと、
    中央のセルと
    を含む、請求項8に記載のコンピュータ可読記憶媒体。
  10. 前記方法は、前記第1の長方形を選択することをさらに含み、該第1の長方形は、前記長方形のセットの中で最大面積を有する、請求項8に記載のコンピュータ可読記憶媒体。
  11. 前記第1のダミーフィルアレイを配置するために前記ダミーフィルセルのセットを使用することは、
    該第1のダミーフィルアレイにおいて多数の列を決定することと、
    該第1のダミーフィルアレイにおいて多数の行を決定することと
    を含む、請求項8に記載のコンピュータ可読記憶媒体。
  12. 前記多角形を決定することは、
    前記設計レイアウトにブロックのグリッドを位置付けることと、
    該設計レイアウトにおける形状と矛盾するブロックを除去することと、
    該多角形を取得するようにブロックを統合することと
    を含む、請求項8に記載のコンピュータ可読記憶媒体。
  13. 前記ダミーフィルセルのセットは、
    角のセルと、
    端のセルと、
    中央のセルと
    を含む、請求項8に記載のコンピュータ可読記憶媒体。
  14. 前記第1のダミーフィルアレイを配置するために前記ダミーフィルセルのセットを使用することは、
    角のセル位置を決定することと、
    端のセル位置を決定することと、
    中央のセル位置を決定することと
    を含む、請求項8に記載のコンピュータ可読記憶媒体。
  15. 標的密度の狭い範囲内にある標的密度を達成するように、設計レイアウトでダミーフィルを実施する装置であって、該装置は、
    標的密度の狭い範囲を規定する、低標的密度および高標的密度を受容するように構成される、密度受容機構と、
    自身の密度が該低標的密度未満である領域を含む、設計レイアウトを受容するように構成される、レイアウト受容機構であって、ダミー形状は、該設計レイアウトに配置されることが所望され、該ダミー形状は、適切にプリントするために補助特徴および光近接効果補正を必要とし、該設計レイアウトに該ダミー形状を配置した後に、補助特徴の配置および光近接効果補正を実施することは、実際的でない、レイアウト受容機構と、
    ダミーフィルアレイを配置して、任意にサイズ決定された長方形を充填するために使用される、ダミーフィルセルのセットを受容するように構成される、セル受容機構であって、該ダミーフィルセルのセットは、該ダミーフィルアレイのサイズに関係なく、該ダミー形状を適切にプリントさせる、補助特徴および光近接効果補正を含有する、セル受容機構と、
    該ダミーフィルセルで充填するために、該設計レイアウトにおいて多角形を決定するように構成される、決定機構と、
    該多角形を長方形のセットに破砕するように構成される、破砕機構と、
    該長方形のセットにおいて第1の長方形を充填する該設計レイアウトに第1のダミーフィルアレイを配置するために、該ダミーフィルセルのセットを使用するように構成される、アレイ配置機構と
    を備える、装置。
  16. 前記ダミーフィルセルのセットは、
    左上のセルと、
    右上のセルと、
    左下のセルと、
    右下のセルと、
    上中央のセルと、
    右中央のセルと、
    下中央のセルと、
    左中央のセルと、
    中央のセルと
    を含む、請求項15に記載の装置。
  17. 前記第1の長方形を選択することをさらに含み、該第1の長方形は前記長方形のセットの中で最大面積を有する、請求項15に記載の装置。
  18. 前記アレイ配置機構は、
    前記第1のダミーフィルアレイにおいて多数の列を決定し、
    該第1のダミーフィルアレイにおいて多数の行を決定するように構成される、
    請求項15に記載の装置。
  19. 前記決定機構は、
    前記設計レイアウトにブロックのグリッドを位置付け、
    該設計レイアウトにおける形状と矛盾するブロックを除去し、
    前記多角形を取得するようにブロックを統合するように構成される、
    請求項15に記載の装置。
  20. 前記ダミーフィルセルのセットは、
    角のセルと、
    端のセルと、
    中央のセルと
    を含む、請求項15に記載の装置。
  21. 前記アレイ配置機構は、
    角のセル位置を決定し、
    端のセル位置を決定し、
    中央のセル位置を決定するように構成される、
    請求項15に記載の装置。
JP2010526981A 2007-09-28 2008-07-28 ダミーフィルセルのセットの使用によるダミーフィル実施の方法および装置 Active JP5311509B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/863,577 US7681166B2 (en) 2007-09-28 2007-09-28 Method and apparatus for performing dummy-fill by using a set of dummy-fill cells
US11/863,577 2007-09-28
PCT/US2008/071310 WO2009045613A1 (en) 2007-09-28 2008-07-28 Method and apparatus for performing dummy-fill by using a set of dummy-fill cells

Publications (2)

Publication Number Publication Date
JP2010541245A true JP2010541245A (ja) 2010-12-24
JP5311509B2 JP5311509B2 (ja) 2013-10-09

Family

ID=39739238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010526981A Active JP5311509B2 (ja) 2007-09-28 2008-07-28 ダミーフィルセルのセットの使用によるダミーフィル実施の方法および装置

Country Status (6)

Country Link
US (1) US7681166B2 (ja)
EP (1) EP2203855A1 (ja)
JP (1) JP5311509B2 (ja)
CN (1) CN101689214B (ja)
TW (1) TWI448915B (ja)
WO (1) WO2009045613A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535822A (ja) * 2010-07-19 2013-09-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 分離したキャパシタを製造する方法及びその構造体

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307321B2 (en) 2009-03-20 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dummy metal and dummy via insertion
DE102011082452A1 (de) 2011-09-09 2013-03-14 Krones Aktiengesellschaft Aufweitedorn zum Aufweiten eines Etikettenschlauchs
CN103049588B (zh) * 2011-10-14 2016-04-13 上海华虹宏力半导体制造有限公司 冗余图形的填充方法
US8739078B2 (en) * 2012-01-18 2014-05-27 International Business Machines Corporation Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications
CN103544331B (zh) * 2012-07-16 2017-06-06 复旦大学 一种基于cmp仿真模型的哑元综合优化方法
CN103853854B (zh) * 2012-11-28 2017-02-15 上海华虹宏力半导体制造有限公司 版图中插入填充图形的方法
US9147694B2 (en) * 2012-11-30 2015-09-29 Taiwan Semiconductor Manufacturing Company Limited Density gradient cell array
US9171119B2 (en) 2014-01-02 2015-10-27 Oracle International Corporation Unit fill for integrated circuit design for manufacturing
CN104123428B (zh) * 2014-08-14 2017-08-11 中国科学院微电子研究所 Cmp工艺仿真方法及其仿真系统
CN105632956B (zh) * 2014-11-07 2018-04-06 中国科学院微电子研究所 一种化学机械抛光后芯片表面形貌评测方法及系统
US9627277B2 (en) 2015-06-09 2017-04-18 International Business Machines Corporation Method and structure for enabling controlled spacer RIE
US9977325B2 (en) 2015-10-20 2018-05-22 International Business Machines Corporation Modifying design layer of integrated circuit (IC)
CN107153719B (zh) * 2016-03-02 2020-10-16 中国科学院微电子研究所 一种冗余金属填充方法的方法及系统
CN107153720B (zh) * 2016-03-02 2020-10-16 中国科学院微电子研究所 一种冗余金属填充的方法及系统
US11334703B2 (en) 2017-06-29 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layouts with fill feature shapes
KR102458359B1 (ko) * 2018-01-31 2022-10-25 삼성전자주식회사 적응적 메탈 필을 이용한 레이아웃 설계 방법 및 이에 기반하여 제조되는 반도체 장치
US11036911B2 (en) * 2019-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Charging prevention method and structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039933A (ja) * 2002-07-04 2004-02-05 Matsushita Electric Ind Co Ltd マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム
JP2007027290A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体集積回路のレイアウト設計方法
JP2007093861A (ja) * 2005-09-28 2007-04-12 Renesas Technology Corp マスクパターン設計方法および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311244B2 (ja) 1996-07-15 2002-08-05 株式会社東芝 基本セルライブラリ及びその形成方法
JP3159127B2 (ja) 1997-06-09 2001-04-23 日本電気株式会社 半導体装置の設計方法
WO2000019490A2 (en) 1998-09-29 2000-04-06 Conexant Systems, Inc. Dummy fill cell for reducing layer-to-layer interaction
US6323113B1 (en) * 1999-12-10 2001-11-27 Philips Electronics North America Corporation Intelligent gate-level fill methods for reducing global pattern density effects
DE10116328A1 (de) * 2001-04-02 2002-10-17 Infineon Technologies Ag Verfahren zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
JP4307022B2 (ja) 2002-07-05 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置
US20040098688A1 (en) * 2002-11-19 2004-05-20 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing long wire metal-fill
US7525659B2 (en) * 2003-01-15 2009-04-28 Negevtech Ltd. System for detection of water defects
US7007259B2 (en) * 2003-07-31 2006-02-28 Lsi Logic Corporation Method for providing clock-net aware dummy metal using dummy regions
US7448010B1 (en) * 2003-08-01 2008-11-04 Cadence Design Systems, Inc. Methods and mechanisms for implementing virtual metal fill
US7512924B2 (en) 2006-01-17 2009-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of manufacturing the same
US7509622B2 (en) * 2006-04-17 2009-03-24 Synopsys, Inc. Dummy filling technique for improved planarization of chip surface topography
US20080121939A1 (en) * 2006-11-06 2008-05-29 Michael Murray Methods of automatically generating dummy fill having reduced storage size

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039933A (ja) * 2002-07-04 2004-02-05 Matsushita Electric Ind Co Ltd マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム
JP2007027290A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体集積回路のレイアウト設計方法
JP2007093861A (ja) * 2005-09-28 2007-04-12 Renesas Technology Corp マスクパターン設計方法および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535822A (ja) * 2010-07-19 2013-09-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 分離したキャパシタを製造する方法及びその構造体
US8963283B2 (en) 2010-07-19 2015-02-24 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof

Also Published As

Publication number Publication date
TWI448915B (zh) 2014-08-11
JP5311509B2 (ja) 2013-10-09
CN101689214B (zh) 2012-11-28
CN101689214A (zh) 2010-03-31
EP2203855A1 (en) 2010-07-07
TW200935264A (en) 2009-08-16
US20090089732A1 (en) 2009-04-02
US7681166B2 (en) 2010-03-16
WO2009045613A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
JP5311509B2 (ja) ダミーフィルセルのセットの使用によるダミーフィル実施の方法および装置
US8028253B2 (en) Method and apparatus for determining mask layouts for a multiple patterning process
US7509624B2 (en) Method and apparatus for modifying a layout to improve manufacturing robustness
US11309307B2 (en) Integrated circuit filler and method thereof
US7421678B2 (en) Assist feature placement using a process-sensitivity model
JP5981812B2 (ja) FinFETを形成する方法およびFinFET構造
KR101867660B1 (ko) 고밀도 집적 회로 디바이스들을 제조하는 방법
US8286107B2 (en) Methods and systems for process compensation technique acceleration
US7727687B2 (en) Method and apparatus for determining whether a sub-resolution assist feature will print
US7454739B2 (en) Method and apparatus for determining an accurate photolithography process model
US9262568B2 (en) Dummy pattern performance aware analysis and implementation
US7546558B2 (en) Method and apparatus for determining a process model that uses feature detection
US8736072B2 (en) Semiconductor device and method for making same
KR20210156399A (ko) Opc 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20160012864A (ko) 집적회로 레이아웃의 설계 방법 및 그것을 수행하는 컴퓨터 시스템
Choi et al. Hybrid PPC methodology using multistep correction and implementation for the sub-100-nm node
Pyo et al. Statistical approach to specify DPT process in terms of patterning and electrical performance of sub-30nm DRAM device
TW202407570A (zh) 生成佈局圖中的單元的方法、半導體裝置及其形成方法
Swillam Layout regularity metric as a fast indicator of process variations

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5311509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250