JP2010541245A - ダミーフィルセルのセットの使用によるダミーフィル実施の方法および装置 - Google Patents
ダミーフィルセルのセットの使用によるダミーフィル実施の方法および装置 Download PDFInfo
- Publication number
- JP2010541245A JP2010541245A JP2010526981A JP2010526981A JP2010541245A JP 2010541245 A JP2010541245 A JP 2010541245A JP 2010526981 A JP2010526981 A JP 2010526981A JP 2010526981 A JP2010526981 A JP 2010526981A JP 2010541245 A JP2010541245 A JP 2010541245A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- dummy fill
- dummy
- design layout
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体の設計および製造に関する。より具体的には、本発明は、狭い標的密度範囲内にある標的密度を達成するための、設計レイアウトにおけるダミーフィルの実施に関する。
コンピューティング技術の急速な進歩により、場合によっては一兆バイトにもなるデータセットで、毎秒、一兆回の計算的演算を実行させることが可能になった。こうした進歩は、シングルチップに何千万ものデバイスを集積することを可能にした、半導体製造技術の劇的な向上のおかげであるといえる。
本発明の実施形態は、設計レイアウトでダミーフィルを実施するシステムおよび技術を提供する。いくつかの半導体製造技術は、作成されたレイアウトが厳しい標的密度の要件を満たすように、ダミーフィル技術によってダミー特徴を配置することを必要とする。一実施形態は、ダミーフィルレイアウトが狭い標的特徴密度範囲内の特徴密度を有するように、ダミーフィルを実施可能である。ダミーフィル技術は、光近接効果補正および補助特徴配置を実施するために必要な時間を実質的に増加させないことが望ましい。一実施形態は、ダミーフィルレイアウトに、分解能向上技術を実施するために必要な時間を実質的に増加させることなく、ダミーフィルを実施可能である。
(集積回路(IC)設計フロー)
図1は、本発明の一実施形態に従う、集積回路の設計および製造における種々のステップを示す。
通常は、ポストCMP(化学的機械的研磨)面のトポロジの変動が、所定の許容差以内になることを保証するために、ダミーフィルを利用する。例えば、CMPの後でレイアウトが実質的に平坦な面を生成するように、鋳造により、設計レイアウトの未使用の部分に非機能的構造を配置し得る。さらに、特徴密度の変動の影響を受ける他の製造プロセスのプロセス変動を低減するために、ダミーフィルを使用し得る。
図3は、本発明の一実施形態に従い、設計レイアウトでダミーフィルを実施するプロセスを示すフローチャートを示す。
この詳細な説明に記載されているデータ構造およびコードは、通常はコンピュータ可読格納媒体に格納され、これは、コンピュータシステムによって使用されるコードおよび/またはデータを格納可能ないずれかのデバイスまたは媒体にし得る。これは、ディスクドライブ、磁気テープ、CD(コンパクトディスク)、DVD(デジタル多用途ディスクまたはデジタルビデオディスク)、または、現在公知のあるいは将来的に開発されるコンピュータ可読媒体を格納可能な他の媒体等の、揮発性メモリ、非揮発性メモリ、磁気および光学記憶装置を含むが、これらに限定されない。
Claims (21)
- 標的密度の狭い範囲内にある標的密度を達成するように、設計レイアウトでダミーフィルを実施する方法であって、該方法は、
標的密度の狭い範囲を規定する、低標的密度および高標的密度を受容することと、
自身の密度が該低標的密度未満である領域を含む、設計レイアウトを受容することであって、ダミー形状は、該設計レイアウトに配置されることが所望され、該ダミー形状は、適切にプリントするために補助特徴および光近接効果補正を必要とし、該設計レイアウトに該ダミー形状を配置した後に、補助特徴の配置および光近接効果補正を実施することは、実際的でない、ことと、
ダミーフィルアレイを配置して、任意にサイズ決定された長方形を充填するために使用される、ダミーフィルセルのセットを受容することであって、該ダミーフィルセルのセットは、該ダミーフィルアレイのサイズに関係なく、該ダミー形状を適切にプリントさせる、補助特徴および光近接効果補正を含有する、ことと、
該ダミーフィルセルで充填するために、該設計レイアウトにおいて多角形を決定することと、
該多角形を長方形のセットに破砕することと、
該長方形のセットにおいて第1の長方形を充填する該設計レイアウトに第1のダミーフィルアレイを配置するために、該ダミーフィルセルのセットを使用することと
を含む、方法。 - 前記ダミーフィルセルのセットは、
左上のセルと、
右上のセルと、
左下のセルと、
右下のセルと、
上中央のセルと、
右中央のセルと、
下中央のセルと、
左中央のセルと、
中央のセルと
を含む、請求項1に記載の方法。 - 前記第1の長方形を選択することをさらに含み、該第1の長方形は、前記長方形のセットの中で最大面積を有する、請求項1に記載の方法。
- 前記第1のダミーフィルアレイを配置するために前記ダミーフィルセルのセットを使用することは、
該第1のダミーフィルアレイにおいて多数の列を決定することと、
該第1のダミーフィルアレイにおいて多数の行を決定することと
を含む、請求項1に記載の方法。 - 前記多角形を決定することは、
前記設計レイアウトにブロックのグリッドを位置付けることと、
該設計レイアウトにおける形状と矛盾するブロックを除去することと、
該多角形を取得するようにブロックを統合することと
を含む、請求項1に記載の方法。 - 前記ダミーフィルセルのセットは、
角のセルと、
端のセルと、
中央のセルと
を含む、請求項1に記載の方法。 - 前記第1のダミーフィルアレイを配置するために前記ダミーフィルセルのセットを使用することは、
角のセル位置を決定することと、
端のセル位置を決定することと、
中央のセル位置を決定することと
を含む、請求項1に記載の方法。 - コンピュータで実行される時に、標的密度の狭い範囲内にある標的密度を達成するように、設計レイアウトでダミーフィルを実施する方法を該コンピュータに実施させる、命令を記憶する、コンピュータ可読記憶媒体であって、該方法は、
標的密度の狭い範囲を規定する、低標的密度および高標的密度を受容することと、
自身の密度が該低標的密度未満である領域を含む、設計レイアウトを受容することであって、ダミー形状は、該設計レイアウトに配置されることが所望され、該ダミー形状は、適切にプリントするために補助特徴および光近接効果補正を必要とし、該設計レイアウトに該ダミー形状を配置した後に、補助特徴の配置および光近接効果補正を実施することは、実際的でない、ことと、
ダミーフィルアレイを配置して、任意にサイズ決定された長方形を充填するために使用される、ダミーフィルセルのセットを受容することであって、該ダミーフィルセルのセットは、該ダミーフィルアレイのサイズに関係なく、該ダミー形状を適切にプリントさせる、補助特徴および光近接効果補正を含有する、ことと、
該ダミーフィルセルで充填するために、該設計レイアウトにおいて多角形を決定することと、
該多角形を長方形のセットに破砕することと、
該長方形のセットにおいて第1の長方形を充填する該設計レイアウトに第1のダミーフィルアレイを配置するために、該ダミーフィルセルのセットを使用することと
を含む、コンピュータ可読記憶媒体。 - 前記ダミーフィルセルのセットは、
左上のセルと、
右上のセルと、
左下のセルと、
右下のセルと、
上中央のセルと、
右中央のセルと、
下中央のセルと、
左中央のセルと、
中央のセルと
を含む、請求項8に記載のコンピュータ可読記憶媒体。 - 前記方法は、前記第1の長方形を選択することをさらに含み、該第1の長方形は、前記長方形のセットの中で最大面積を有する、請求項8に記載のコンピュータ可読記憶媒体。
- 前記第1のダミーフィルアレイを配置するために前記ダミーフィルセルのセットを使用することは、
該第1のダミーフィルアレイにおいて多数の列を決定することと、
該第1のダミーフィルアレイにおいて多数の行を決定することと
を含む、請求項8に記載のコンピュータ可読記憶媒体。 - 前記多角形を決定することは、
前記設計レイアウトにブロックのグリッドを位置付けることと、
該設計レイアウトにおける形状と矛盾するブロックを除去することと、
該多角形を取得するようにブロックを統合することと
を含む、請求項8に記載のコンピュータ可読記憶媒体。 - 前記ダミーフィルセルのセットは、
角のセルと、
端のセルと、
中央のセルと
を含む、請求項8に記載のコンピュータ可読記憶媒体。 - 前記第1のダミーフィルアレイを配置するために前記ダミーフィルセルのセットを使用することは、
角のセル位置を決定することと、
端のセル位置を決定することと、
中央のセル位置を決定することと
を含む、請求項8に記載のコンピュータ可読記憶媒体。 - 標的密度の狭い範囲内にある標的密度を達成するように、設計レイアウトでダミーフィルを実施する装置であって、該装置は、
標的密度の狭い範囲を規定する、低標的密度および高標的密度を受容するように構成される、密度受容機構と、
自身の密度が該低標的密度未満である領域を含む、設計レイアウトを受容するように構成される、レイアウト受容機構であって、ダミー形状は、該設計レイアウトに配置されることが所望され、該ダミー形状は、適切にプリントするために補助特徴および光近接効果補正を必要とし、該設計レイアウトに該ダミー形状を配置した後に、補助特徴の配置および光近接効果補正を実施することは、実際的でない、レイアウト受容機構と、
ダミーフィルアレイを配置して、任意にサイズ決定された長方形を充填するために使用される、ダミーフィルセルのセットを受容するように構成される、セル受容機構であって、該ダミーフィルセルのセットは、該ダミーフィルアレイのサイズに関係なく、該ダミー形状を適切にプリントさせる、補助特徴および光近接効果補正を含有する、セル受容機構と、
該ダミーフィルセルで充填するために、該設計レイアウトにおいて多角形を決定するように構成される、決定機構と、
該多角形を長方形のセットに破砕するように構成される、破砕機構と、
該長方形のセットにおいて第1の長方形を充填する該設計レイアウトに第1のダミーフィルアレイを配置するために、該ダミーフィルセルのセットを使用するように構成される、アレイ配置機構と
を備える、装置。 - 前記ダミーフィルセルのセットは、
左上のセルと、
右上のセルと、
左下のセルと、
右下のセルと、
上中央のセルと、
右中央のセルと、
下中央のセルと、
左中央のセルと、
中央のセルと
を含む、請求項15に記載の装置。 - 前記第1の長方形を選択することをさらに含み、該第1の長方形は前記長方形のセットの中で最大面積を有する、請求項15に記載の装置。
- 前記アレイ配置機構は、
前記第1のダミーフィルアレイにおいて多数の列を決定し、
該第1のダミーフィルアレイにおいて多数の行を決定するように構成される、
請求項15に記載の装置。 - 前記決定機構は、
前記設計レイアウトにブロックのグリッドを位置付け、
該設計レイアウトにおける形状と矛盾するブロックを除去し、
前記多角形を取得するようにブロックを統合するように構成される、
請求項15に記載の装置。 - 前記ダミーフィルセルのセットは、
角のセルと、
端のセルと、
中央のセルと
を含む、請求項15に記載の装置。 - 前記アレイ配置機構は、
角のセル位置を決定し、
端のセル位置を決定し、
中央のセル位置を決定するように構成される、
請求項15に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/863,577 US7681166B2 (en) | 2007-09-28 | 2007-09-28 | Method and apparatus for performing dummy-fill by using a set of dummy-fill cells |
US11/863,577 | 2007-09-28 | ||
PCT/US2008/071310 WO2009045613A1 (en) | 2007-09-28 | 2008-07-28 | Method and apparatus for performing dummy-fill by using a set of dummy-fill cells |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010541245A true JP2010541245A (ja) | 2010-12-24 |
JP5311509B2 JP5311509B2 (ja) | 2013-10-09 |
Family
ID=39739238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010526981A Active JP5311509B2 (ja) | 2007-09-28 | 2008-07-28 | ダミーフィルセルのセットの使用によるダミーフィル実施の方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7681166B2 (ja) |
EP (1) | EP2203855A1 (ja) |
JP (1) | JP5311509B2 (ja) |
CN (1) | CN101689214B (ja) |
TW (1) | TWI448915B (ja) |
WO (1) | WO2009045613A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013535822A (ja) * | 2010-07-19 | 2013-09-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 分離したキャパシタを製造する方法及びその構造体 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8307321B2 (en) | 2009-03-20 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for dummy metal and dummy via insertion |
DE102011082452A1 (de) | 2011-09-09 | 2013-03-14 | Krones Aktiengesellschaft | Aufweitedorn zum Aufweiten eines Etikettenschlauchs |
CN103049588B (zh) * | 2011-10-14 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 冗余图形的填充方法 |
US8739078B2 (en) * | 2012-01-18 | 2014-05-27 | International Business Machines Corporation | Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications |
CN103544331B (zh) * | 2012-07-16 | 2017-06-06 | 复旦大学 | 一种基于cmp仿真模型的哑元综合优化方法 |
CN103853854B (zh) * | 2012-11-28 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 版图中插入填充图形的方法 |
US9147694B2 (en) * | 2012-11-30 | 2015-09-29 | Taiwan Semiconductor Manufacturing Company Limited | Density gradient cell array |
US9171119B2 (en) | 2014-01-02 | 2015-10-27 | Oracle International Corporation | Unit fill for integrated circuit design for manufacturing |
CN104123428B (zh) * | 2014-08-14 | 2017-08-11 | 中国科学院微电子研究所 | Cmp工艺仿真方法及其仿真系统 |
CN105632956B (zh) * | 2014-11-07 | 2018-04-06 | 中国科学院微电子研究所 | 一种化学机械抛光后芯片表面形貌评测方法及系统 |
US9627277B2 (en) | 2015-06-09 | 2017-04-18 | International Business Machines Corporation | Method and structure for enabling controlled spacer RIE |
US9977325B2 (en) | 2015-10-20 | 2018-05-22 | International Business Machines Corporation | Modifying design layer of integrated circuit (IC) |
CN107153719B (zh) * | 2016-03-02 | 2020-10-16 | 中国科学院微电子研究所 | 一种冗余金属填充方法的方法及系统 |
CN107153720B (zh) * | 2016-03-02 | 2020-10-16 | 中国科学院微电子研究所 | 一种冗余金属填充的方法及系统 |
US11334703B2 (en) | 2017-06-29 | 2022-05-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit layouts with fill feature shapes |
KR102458359B1 (ko) * | 2018-01-31 | 2022-10-25 | 삼성전자주식회사 | 적응적 메탈 필을 이용한 레이아웃 설계 방법 및 이에 기반하여 제조되는 반도체 장치 |
US11036911B2 (en) * | 2019-09-26 | 2021-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Charging prevention method and structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004039933A (ja) * | 2002-07-04 | 2004-02-05 | Matsushita Electric Ind Co Ltd | マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム |
JP2007027290A (ja) * | 2005-07-14 | 2007-02-01 | Renesas Technology Corp | 半導体集積回路のレイアウト設計方法 |
JP2007093861A (ja) * | 2005-09-28 | 2007-04-12 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3311244B2 (ja) | 1996-07-15 | 2002-08-05 | 株式会社東芝 | 基本セルライブラリ及びその形成方法 |
JP3159127B2 (ja) | 1997-06-09 | 2001-04-23 | 日本電気株式会社 | 半導体装置の設計方法 |
WO2000019490A2 (en) | 1998-09-29 | 2000-04-06 | Conexant Systems, Inc. | Dummy fill cell for reducing layer-to-layer interaction |
US6323113B1 (en) * | 1999-12-10 | 2001-11-27 | Philips Electronics North America Corporation | Intelligent gate-level fill methods for reducing global pattern density effects |
DE10116328A1 (de) * | 2001-04-02 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung |
US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
JP4307022B2 (ja) | 2002-07-05 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
US20040098688A1 (en) * | 2002-11-19 | 2004-05-20 | Cadence Design Systems, Inc. | Method, system, and article of manufacture for implementing long wire metal-fill |
US7525659B2 (en) * | 2003-01-15 | 2009-04-28 | Negevtech Ltd. | System for detection of water defects |
US7007259B2 (en) * | 2003-07-31 | 2006-02-28 | Lsi Logic Corporation | Method for providing clock-net aware dummy metal using dummy regions |
US7448010B1 (en) * | 2003-08-01 | 2008-11-04 | Cadence Design Systems, Inc. | Methods and mechanisms for implementing virtual metal fill |
US7512924B2 (en) | 2006-01-17 | 2009-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure and methods of manufacturing the same |
US7509622B2 (en) * | 2006-04-17 | 2009-03-24 | Synopsys, Inc. | Dummy filling technique for improved planarization of chip surface topography |
US20080121939A1 (en) * | 2006-11-06 | 2008-05-29 | Michael Murray | Methods of automatically generating dummy fill having reduced storage size |
-
2007
- 2007-09-28 US US11/863,577 patent/US7681166B2/en active Active
-
2008
- 2008-07-22 TW TW097127788A patent/TWI448915B/zh active
- 2008-07-28 CN CN2008800117821A patent/CN101689214B/zh active Active
- 2008-07-28 WO PCT/US2008/071310 patent/WO2009045613A1/en active Application Filing
- 2008-07-28 JP JP2010526981A patent/JP5311509B2/ja active Active
- 2008-07-28 EP EP08796685A patent/EP2203855A1/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004039933A (ja) * | 2002-07-04 | 2004-02-05 | Matsushita Electric Ind Co Ltd | マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム |
JP2007027290A (ja) * | 2005-07-14 | 2007-02-01 | Renesas Technology Corp | 半導体集積回路のレイアウト設計方法 |
JP2007093861A (ja) * | 2005-09-28 | 2007-04-12 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013535822A (ja) * | 2010-07-19 | 2013-09-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 分離したキャパシタを製造する方法及びその構造体 |
US8963283B2 (en) | 2010-07-19 | 2015-02-24 | International Business Machines Corporation | Method of fabricating isolated capacitors and structure thereof |
Also Published As
Publication number | Publication date |
---|---|
TWI448915B (zh) | 2014-08-11 |
JP5311509B2 (ja) | 2013-10-09 |
CN101689214B (zh) | 2012-11-28 |
CN101689214A (zh) | 2010-03-31 |
EP2203855A1 (en) | 2010-07-07 |
TW200935264A (en) | 2009-08-16 |
US20090089732A1 (en) | 2009-04-02 |
US7681166B2 (en) | 2010-03-16 |
WO2009045613A1 (en) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5311509B2 (ja) | ダミーフィルセルのセットの使用によるダミーフィル実施の方法および装置 | |
US8028253B2 (en) | Method and apparatus for determining mask layouts for a multiple patterning process | |
US7509624B2 (en) | Method and apparatus for modifying a layout to improve manufacturing robustness | |
US11309307B2 (en) | Integrated circuit filler and method thereof | |
US7421678B2 (en) | Assist feature placement using a process-sensitivity model | |
JP5981812B2 (ja) | FinFETを形成する方法およびFinFET構造 | |
KR101867660B1 (ko) | 고밀도 집적 회로 디바이스들을 제조하는 방법 | |
US8286107B2 (en) | Methods and systems for process compensation technique acceleration | |
US7727687B2 (en) | Method and apparatus for determining whether a sub-resolution assist feature will print | |
US7454739B2 (en) | Method and apparatus for determining an accurate photolithography process model | |
US9262568B2 (en) | Dummy pattern performance aware analysis and implementation | |
US7546558B2 (en) | Method and apparatus for determining a process model that uses feature detection | |
US8736072B2 (en) | Semiconductor device and method for making same | |
KR20210156399A (ko) | Opc 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
KR20160012864A (ko) | 집적회로 레이아웃의 설계 방법 및 그것을 수행하는 컴퓨터 시스템 | |
Choi et al. | Hybrid PPC methodology using multistep correction and implementation for the sub-100-nm node | |
Pyo et al. | Statistical approach to specify DPT process in terms of patterning and electrical performance of sub-30nm DRAM device | |
TW202407570A (zh) | 生成佈局圖中的單元的方法、半導體裝置及其形成方法 | |
Swillam | Layout regularity metric as a fast indicator of process variations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130627 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5311509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |