CN104123428B - Cmp工艺仿真方法及其仿真系统 - Google Patents
Cmp工艺仿真方法及其仿真系统 Download PDFInfo
- Publication number
- CN104123428B CN104123428B CN201410400134.2A CN201410400134A CN104123428B CN 104123428 B CN104123428 B CN 104123428B CN 201410400134 A CN201410400134 A CN 201410400134A CN 104123428 B CN104123428 B CN 104123428B
- Authority
- CN
- China
- Prior art keywords
- cmp
- chip
- data
- emulation
- graphic feature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000008569 process Effects 0.000 title claims abstract description 31
- 238000012876 topography Methods 0.000 claims abstract description 72
- 238000012360 testing method Methods 0.000 claims description 53
- 238000006073 displacement reaction Methods 0.000 claims description 25
- 238000002474 experimental method Methods 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 19
- 238000000605 extraction Methods 0.000 claims description 14
- 239000000284 extract Substances 0.000 claims description 11
- 238000012795 verification Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000012827 research and development Methods 0.000 abstract description 5
- 238000004364 calculation method Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 14
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 238000010276 construction Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- HUTDUHSNJYTCAR-UHFFFAOYSA-N ancymidol Chemical compound C1=CC(OC)=CC=C1C(O)(C=1C=NC=NC=1)C1CC1 HUTDUHSNJYTCAR-UHFFFAOYSA-N 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000013075 data extraction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种CMP工艺仿真方法及仿真系统，该方法包括：对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征；分别以各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果；对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果；其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。从而降低了对芯片版图进行CMP工艺仿真时的计算复杂度，同时也降低了研发成本。
Description
技术领域
本发明涉及化学机械研磨技术领域，尤其涉及一种CMP工艺仿真方法及其仿真系统。
背景技术
化学机械研磨(CMP，Chemical Mechanical Polishing)是当前集成电路制造技术，特别是铜后道互连工艺中应用最广，效果最好的全局平坦化工艺。CMP工艺一般包括化学反应、物理去除等多个步骤，是研磨粒子大小、研磨垫性质、研磨液成分、下压力、研磨垫与晶圆相对速度等多种因素相互影响，相互作用的复杂过程。
随着半导体加工技术的进步，纳米尺度芯片设计的复杂度明显增加，纳米芯片设计在工艺集成方面表现出系统级芯片(SOC，System-on-Chip)和网络级芯片(NOC，Network-on-Chip)两大趋势。它们带来的直接结果就是芯片上器件集成度大大增加，使得芯片上电子器件的数目达到几亿、十亿，甚至上百亿个规模。同时，相应的后端互连工艺为了保证电路模块功能的正确实现，铜金属互连线的数量也明显增加，一般是器件数目的几倍规模，从而导致一般全芯片物理版图的数据存储量可以达到几十Gb(109比特)，甚至几百Gb的数量级。
针对如此大规模的芯片物理版图进行CMP工艺仿真是一个非常耗时的过程，特别是在整个物理设计阶段要经历多次CMP工艺仿真-修正-再仿真-再修正等迭代过程，使得提高CMP工艺仿真速度已经成为影响集成电路设计周期的一个主要因素之一。
现有技术中的CMP工艺仿真系统主要包括三种：硅片级(wafer-level)CMP工艺仿真系统、芯片级(die-level)CMP工艺仿真系统和图形级(如feature-level，具体可参考“AFeature-Scale Greenwood–Williamson Model for Metal Chemical MechanicalPlanarization”和“A model for chemical–mechanical polishing of a materialsurface based on contact mechanics”的文献资料)CMP工艺仿真系统。由于集成电路设计人员与生产线工程师更加关注集成电路设计功能的正确实现和芯片大规模量产有效良率的提高，因此，硅片级CMP工艺仿真系统和芯片级CMP工艺仿真系统更加受到关注，并得到了广泛的应用。而图形级CMP工艺仿真系统的研究重点在于CMP工艺的化学反应腐蚀机理和机械去除机理，因此，图形级CMP工艺仿真系统可以处理不同几何布局以及不同边界条件下，版图图形的CMP工艺细节，从而可以借助于测试芯片版图的设计和实验表征，在数值仿真的基础上，得到按照CMP工艺仿真工程师设计的各种版图的CMP工艺仿真效果，且精度较高。但是，这种图形级CMP工艺仿真系统在芯片版图CMP工艺仿真处理过程中，数据量极大，计算成本高昂，即使在现有的计算集群的超强处理能力下，也无法应用于现有功能齐全，集成度极高的处理芯片分析过程，从而使得其无法应用于现有芯片级和硅片级CMP工艺仿真流程。
因此，提供一种快速有效，且能够满足正确预测CMP工艺后芯片表面形貌的要求的CMP工艺仿真方法及其仿真系统，已经成为半导体加工工艺和工艺建模领域亟待解决的问题。
发明内容
为解决上述技术问题，本发明实施例提供了一种CMP工艺仿真方法及其仿真系统，以能够快速有效的对芯片版图进行CMP工艺仿真，且能够满足正确预测CMP工艺后芯片表面形貌的要求。
为解决上述问题，本发明实施例提供了如下技术方案：
一种CMP工艺仿真方法，包括：
对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征；
分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果；
对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果；
其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
优选的，所述多维空间数据表格的形成方法包括：
选取芯片版图的样本集，所述样本集中包括各种几何布局和/或各种模块组合的芯片版图；
对所述样本集中的每一个芯片版图提取图形特征；
利用图形级CMP工艺仿真系统，对所述样本集中的每一个芯片版图进行数值仿真，提取各芯片版图的图形级CMP工艺仿真数据；
根据所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据，建立包括决定CMP工艺表面形貌特征的图形特征以及其相应的图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
优选的，对所述样本集中的每一个芯片版图提取图形特征包括：
根据CMP工艺要求确定版图局域面积的大小，将所述样本集中的每一个芯片版图划分成多个第二局部芯片单元；
对所述第二局部芯片单元的图形特征进行提取。
优选的，所述第二局部芯片单元的确定方法包括：
从样本集中选取一实验样本；
根据CMP工艺要求确定版图局域面积的大小，将所述实验样本中的芯片版图划分成多个第一局部芯片单元；
提取各第一局部芯片单元的图形特征，对所述实验样本进行图形级CMP工艺仿真和CMP工艺，获得所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据；
计算所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差；
判断所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差是否在预设范围内；
如果是，则将所述第一局部芯片单元记为第二局部芯片单元；
如果否，则对所述第一局部芯片单元进行进一步划分，直至所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差在预设范围内，并将进一步划分后的局部芯片单元记为第二局部芯片单元。
优选的，对所述第二局部芯片单元的图形特征进行提取后还包括：
选取位移算子，以所述第二局部芯片单元为起点，按照所述位移算子，分别采用横向位移、纵向位移和/或中心发散位移三种方法确定第三局部芯片单元；
对所述第三局部芯片单元所包括的第二局部芯片单元的图形特征进行平均，获得所述第三局部芯片单元的图形特征。
优选的，利用图形级CMP工艺仿真，对所述样本集中的每一个芯片版图进行数值仿真，提取图形级CMP工艺仿真数据前还包括：
制备测试芯片，对所述测试芯片进行CMP工艺，并对所述测试芯片相对应的版图进行CMP工艺仿真，记录所述测试芯片CMP工艺后的实验数据及其图形级CMP工艺仿真后的仿真数据；
对比所记录的所述测试芯片经过CMP工艺后的实验数据及其相应的版图经过图形级CMP工艺仿真后的仿真数据，对图形级CMP工艺仿真系统进行校准。
优选的，分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果包括：
分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据；
对查找到的与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据进行数据处理，获得所述各个网格单元的CMP工艺仿真结果。
优选的，确定各个网格单元的索引目标时，以与所述芯片版图CMP工艺最直接相关的图形特征为第一索引目标，并依此按照所述芯片版图各图形特征与所述全芯片CMP工艺的相关程度的递减顺序，确定第二索引目标和第三索引目标。
一种CMP工艺仿真系统，包括：
第一图形特征提取单元，对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征；
CMP工艺表面形貌获取单元，分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果；
CMP工艺表面形貌展示单元，对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果，并提供直观展示CMP工艺后芯片版图的表面形貌特征；
其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
优选的，还包括：建立所述预设多维空间数据表格的数据提取和处理单元。
优选的，所述数据提取和处理单元包括：
第二图形特征提取单元，对样本集中的每一个芯片版图提取图形特征，其中，所述样本集中包括各种几何布局和/或各种模块组合的芯片版图；
CMP工艺仿真数据提取单元，利用图形级CMP工艺仿真系统，对所述样本集中的每一个芯片版图进行数值仿真，提取其图形级CMP工艺仿真数据；
数据处理单元，根据所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据，建立包括决定CMP工艺表面形貌特征的图形特征以及其相应的图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
优选的，所述数据提取和处理单元还包括：
实验验证单元，制备测试芯片，对所述测试芯片进行CMP工艺，并对所述测试芯片相对应的版图进行CMP工艺仿真，记录所述测试芯片CMP工艺后的实验数据及其图形级CMP工艺仿真后的仿真数据；
校准单元，对比所记录的所述测试芯片经过CMP工艺后的实验数据及其相应的版图经过图形级CMP工艺仿真后的仿真数据，对图形级CMP工艺仿真系统进行校准。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例所提供的技术方案中包含包括决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的预设多维空间数据表格，从而在对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征后，可以快速有效地分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果，进而对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果，降低了对所述芯片版图进行CMP工艺仿真过程中的计算复杂度，从而使得集成电路整体设计的研发成本也降低了。
此外，由于本发明实施例所提供的技术方案中，所述多维空间数据表格中的CMP工艺仿真表面形貌数据为图形级CMP工艺仿真表面形貌数据，即利用图形级CMP工艺仿真系统对芯片版图进行仿真，获得的CMP工艺仿真表面形貌数据，因此，本发明实施例中分别以所述各个网格单元的图形特征为索引目标，在所述多维空间数据表格中，查找获得的芯片版图的CMP工艺仿真结果精度较高，能够满足正确预测CMP工艺后芯片表面形貌的要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的CMP工艺仿真方法的流程示意图；
图2为本发明实施例所提供的芯片版图划分示意图；
图3为图2中芯片版图划分后，第二局部芯片单元的结构示意图；
图4为图2中芯片版图划分后，以所述第二局部芯片单元为起点，采用横向位移方法，选取的第三局部芯片示意图；
图5为图2中芯片版图划分后，以所述第二局部芯片单元为起点，采用纵向位移方法，选取第三局部芯片的示意图；
图6为图2中芯片版图划分后，以所述第二局部芯片单元为起点，采用中心发散位移方法，选取第三局部芯片的示意图；
图7为本发明一个实施例中，以图形特征为索引目标，在预设多维空间数据表格中，查找与该版图各图形特征对应的CMP工艺仿真表面形貌数据的方法示意图。
具体实施方式
正如背景技术部分所述，提供一种快速有效，且能够满足正确预测CMP工艺后芯片表面形貌的要求的CMP工艺仿真方法及其仿真系统，已经成为半导体加工工艺和工艺建模领域亟待解决的问题。
发明人研究发现，现有技术中的CMP工艺仿真方法在对全芯片物理版图进行CMP工艺仿真时，无论采用哪种CMP工艺仿真系统，也不论采用串行模式还是并行模式，在每次对芯片版图进行仿真的过程中，都需要针对具体的芯片版图中的每个微小区域，作出详细的仿真计算，导致计算复杂度相对较高，从而导致CMP工艺仿真系统的仿真效率较低，而且，仿真计算成本较高，使得集成电路整体设计的研发成本也较高。
因此，建立一种成本较低，仿真速度较快，且能够满足正确预测CMP工艺后芯片表面形貌要求的CMP工艺仿真方法及其仿真系统成为提升全芯片CMP工艺仿真软件性能的关键技术环节。
发明人进一步研究发现，在纳米级集成电路物理设计过程中，芯片版图的铜层金属互连结构具有相似的几何布局特征，且所述芯片版图划分后，不同单元区域的图形特征具有均匀化的特点，并且任意单元网格的CMP工艺研磨效果都不同程度的受到其邻近网格的图形特征的影响。
有鉴于此，本发明实施例提供了一种CMP工艺仿真方法，包括：
对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征；
分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果；
对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果；
其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
相应的，本发明还提供了一种CMP工艺仿真系统，包括：
第一图形特征提取单元，对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征；
CMP工艺表面形貌获取单元，分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果；
CMP工艺表面形貌展示单元，对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果，并提供直观的展示CMP工艺后芯片版图的表面形貌特征；
其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
本发明实施例所提供的技术方案中包含包括决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的预设多维空间数据表格，从而在对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征后，可以快速有效地分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果，进而对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果，降低了对所述芯片版图进行CMP工艺仿真过程中的计算复杂度，从而使得集成电路整体设计的研发成本也降低了。
此外，由于本发明实施例所提供的技术方案中，所述多维空间数据表格中的CMP工艺仿真表面形貌数据为图形级CMP工艺仿真表面形貌数据，即利用图形级CMP工艺仿真系统对芯片版图进行仿真，获得的CMP工艺仿真表面形貌数据。因此，本发明实施例中分别以所述各个网格单元的图形特征为索引目标，在所述多维空间数据表格中，查找获得的芯片版图的CMP工艺仿真结果精度较高，能够满足正确预测CMP工艺后芯片表面形貌的要求。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
如图1所示，本发明实施例提供了一种CMP工艺仿真方法，包括：
步骤1：对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征。
首先，按照CMP工艺要求，对所述芯片版图进行网格划分，将所述芯片版图划分成多个网格单元，然后，根据各个网格单元内互连线的面积和周长，计算所述各个网格单元的图形特征，其中，所述各个网格单元的图形特征是指描述各个网格单元图形的特征参数，优选的，所述图形特征包括但不仅限于等效间距、等效线宽和等效密度。在本发明实施例中，以所述图形特征为等效间距、等效线宽和等效密度为例，对本发明实施例所提供的CMP工艺仿真方法进行描述。
步骤2：分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果。其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
需要说明的是，由于铜后道互连工艺中，同层金属互连线的几何布局具有类似的图形特征，因此，本发明实施例中所提供的多维空间数据表格为具有充分几何布局规律，并按主要图形特征配套表征的多维空间数据表格。借助该多维空间数据表格，本发明实施例所提供的CMP工艺仿真方法中，版图划分处理步骤可以把多层金属互连结构中每一层金属线层中每个单元网格的图形特征进行有效分类，从而为图形级CMP工艺仿真后芯片版图的表面形貌提供表征基础。
在本发明的一个实施例中，所述多维空间数据表格的形成方法包括：
步骤01：选取芯片版图的样本集，所述样本集中包括各种几何布局和/或各种模块组合的芯片版图。
针对具体代工厂商、具体工艺线和具体CMP工艺流程，进行用于CMP建模的芯片版图设计，从而获得同一工艺条件下，各种几何布局和/或各种模块组合的芯片版图，并从中选取芯片版图的样本集。其中，所述各种几何布局和/或各种模块组合的芯片版图包括相同工艺条件下，大量常见互连线结构的具体几何布局版图以及个别不常见互连线结构的布局版图。
需要说明的是，各种几何布局和/或各种模块组合的芯片版图包括：不同几何布局但相同模块组合的芯片版图、相同几何布局但不同模块组合的芯片版图以及不同几何布局且不同模块组合的芯片版图。
步骤02：对所述样本集中每一个芯片版图提取图形特征。
在本发明的一个优选实施例中，对所述样本集中每一个芯片版图提取图形特征包括：
步骤021，根据CMP工艺要求确定版图局域面积的大小，将所述样本集中每一个芯片版图划分成多个第二局部芯片单元。
需要说明的是，所述第二局部芯片单元的面积越小，数据越多，进行图形级CMP工艺仿真时的计算越精细，但相应的计算数据量也越大；面积越大，数目越少，进行图形街CMP工艺时的计算量越小，但相应的计算精细度也会降低。
在本实施例的一个实施例中，所述第二局部芯片单元的确定方法包括：
从样本集中选取一实验样本；
根据CMP工艺要求确定版图局域面积的大小，将所述实验样本中的芯片版图划分成多个第一局部芯片单元；
具体的，如图2所示，以某一芯片版图为例，按照CMP工艺要求确定版图局域面积的大小，将所述芯片版图200划分成由多个具有所述局域面积的第一局部芯片单元201(图2中斜线区域)组成的结构，优选的，所述局域面积的大小范围为0.001μm2-250000μm2，更优选的，在本发明的一个具体实施例中，所述局域面积的大小为10000μm2。
需要说明的是，所述第一局部芯片单元201的可以为任意特定图形，如矩形、圆形或椭圆形等，本发明对此并不做限定。优选的，在本发明的一个实施例中，所述第一局部芯片单元201为边长为100μm的正方形。
提取各第一局部芯片单元的图形特征，对所述实验样本进行图形级CMP工艺仿真和CMP工艺，获得所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据；
计算所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差；
判断所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差是否在预设范围内；
如果是，则将所述第一局部芯片单元记为第二局部芯片单元；
如果否，则对所述第一局部芯片单元进行进一步划分，直至所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差在预设范围内，并将进一步划分后的局部芯片单元记为第二局部芯片单元；
其中，所述预设范围优选为误差允许范围，但本发明对此并不做限定，具体视其工艺需求而定。
在本实施例中，以将对所述第一局部芯片单元201进行进一步划分后得到第二局部芯片单元为例进行描述，即将所述第一局部芯片单元201划分成多个第二局部芯片单元202。
如图2所示，对所述第一局部芯片单元201(图2中斜线区域)进行进一步划分，将所述第一局部芯片单元201划分成多个等面积的第二局部芯片单元202(图2中黑色区域)组成的结构，优选的，所述第一局部芯片单元201划分成第二局部芯片单元202的份数范围为2-1010，包括端点值。需要说明的是，所述第二局部芯片单元202的形状可以为具有特定形状的任意图形，如矩形、三角形或正方形等，本发明对比并不做限定。
优选的，在本发明的一个具体实施例中，所述第二局部芯片单元202的形状为正方形，面积为1μm2，即将所述局域面积的大小为10000μm2的第一局部芯片单元201划分成10000个面积大小为1μm2的第二局部芯片单元202。
需要说明的是，在本发明的其他实施例中，可以对所述实验样本的芯片版图进行一次划分后，直接将获得的所述第一局部芯片单元记为第二局部芯片单元，也可以对所述实验样本的芯片版图进行多次划分后，将最终获得的最小局部芯片单元记为第二局部芯片单元，本发明对此并不做限定，视具体的工艺需求而定。
步骤022，对所述第二局部芯片单元202的图形特征进行提取。所述第二局部芯片单元202的图形特征包括所述第二局部芯片单元202内互连线的面积、周长、等效密度、等效线宽以及等效间距等，在对所述第二局部芯片单元202的图形特征进行提取时，优选为先提取所述第二局部芯片单元202内所包括互连线的周长和面积，然后对所提取到的所述第二局部芯片单元202内所包括互连线的周长和面积进行数据处理，从而得到所述第二局部芯片单元202内互连线的等效密度、等效线宽以及等效间距等。
如图3所示，在本发明的一个实施例中，对于所述芯片版图划分后形成的第二局部芯片单元202，其大小为D*D的正方形网格，且该网格内共包括L1、L2、L3、L4和L5五段互连线微元结构。其中，L1、L2、L3、L4和L5五段互连线微元结构的周长分别为P1、P2、P3、P4和P5，面积分别为S1、S2、S3、S4和S5，则该第二局部芯片单元202内互连线的等效密度等效线宽等效间距w可根据计算公式d＝I/(I+w)计算获得。
在本发明的一个实施例中，当所述第二局部芯片单元202的面积大小选择合理时，相邻第二局部芯片单元202之间的影响较小，即在进行图形级CMP工艺仿真时，可以不考虑邻近效应等的影响，在本实施例中，所述第二局部芯片单元即为步骤1中的网格单元。
在本发明的另一个实施例中，所述第二局部芯片单元202的面积大小选择较小，相邻第二局部芯片单元202之间的影响较大，即在进行图形级CMP工艺仿真时，需要考虑邻近效应等的影响。在该实施例中，在步骤022之后还包括：
步骤023，选取位移算子，以所述第二局部芯片单元202为起点，按照所述位移算子，分别采用横向位移、纵向位移和/或中心发散位移三种方法确定第三局部芯片单元203。
在本发明的一个实施例中，以位移算子选取2为例，对以所述第二局部芯片单元202为起点，按照所述位移算子，分别采用横向位移、纵向位移和/或中心发散位移三种方法确定第三局部芯片单元203。
具体的，如图4所示，以位移算子为2，按照横向向后(或向前)位移方向，选取主关注网格区域202及其横向后方(或前方)紧毗邻的2个网格，作为第三局部芯片单元203；如图5所示，以位移算子为2，按照纵向向后(或向前)位移方向，选取主关注网格区域202及其纵向后方(或前方)紧毗邻的2个网格，作为第三局部芯片单元203；如图6所示，以位移算子为2，并以主关注网格区域202为中心，向四周位移方向发散，选取主关注网格202周围最近邻8个网格，组成第三局部芯片单元203。
需要说明的是，在本发明的其他实施例中，所述位移算子还可以选为3、4或5等任意正整数，本发明对此并不做限定，视具体情况而定。还需要说明的是，本发明实施例中所提供的分别采用横向位移、纵向位移和中心发散位移三种方法，对第三局部芯片单元的图形特征进行提取只是一个优选实施例，在本发明的其他实施例中，还可以将已经划分好的第二局部芯片单元202以数目3、4、5等进行分组，将重新分组后形成的新的网格单元记为第三局部芯片单元，即所述第三局部芯片单元包括N个第二局部芯片单元202，其中，N可以为3、4或5等任一正整数。
步骤024：对所述第三局部芯片单元所包括的第二局部芯片单元的图形特征进行平均，获得所述第三局部芯片单元的图形特征。需要说明的是，在本实施例中，所述第三局部芯片单元为步骤1中的网格单元。
需要说明的是，在对不同的第三局部芯片单元203的图形特征进行提取时，对于其所包括的相同第二局部芯片单元202部分，可以重复利用已经提取第二局部芯片单元202的图形特征，从而实现图形特征的一次提取，多次利用，提高所述CMP工艺仿真方法的计算效率。
还需要说明的是，在对所述第三局部芯片单元所包括的第二局部芯片单元的图形特征进行平均时，可以选择算术平均，也可以选择加权平均，本发明对此并不做限定，具体视情况而定。
由此可见，在本发明实施例中所提供的第三局部芯片单元图形特征提取过程中，可以直接利用所述芯片版图划分后，第二局部芯片单元202图形特征的提取结果，从而可以实现芯片版图一次划分，多次利用，全方位提取其图形特征，进而降低在对芯片版图进行图形特征提取过程中的计算复杂度，提高CMP工艺仿真方法中芯片版图图形特征提取的效率。
步骤03：利用图形级CMP工艺仿真系统，对所述样本集中的每一个芯片版图进行数值仿真，提取各芯片版图图形级CMP工艺仿真数据。
需要说明的是，利用图形级CMP工艺仿真系统对所述样本集中的每一个芯片版图进行数值仿真，提取各个芯片版图图形级CMP工艺仿真数据时，所述图形级CMP工艺仿真系统所采用的数值仿真手段包括基于接触力学、流体力学和化学反应动力学的CMP工艺仿真，而图形级CMP工艺仿真系统中的关键参数与边界条件的选取，决定着所述图形级CMP工艺仿真结果的可靠性和准确度，因此，在利用图形级CMP工艺仿真系统，对所述样本集中的每一个芯片版图进行数值仿真，提取各芯片版图图形级CMP工艺仿真数据之前，还需要对所述图形级CMP工艺仿真系统进行校准。
具体的，在本发明的一个优选实施例中，所述图形级CMP工艺仿真系统的校准包括：
针对具体代工厂商、具体工艺线以及具体工艺流程进行用于CMP工艺建模的测试芯片的版图设计和制备，然后对所述测试芯片进行CMP工艺，并对所述测试芯片相对应的版图进行图形级CMP工艺仿真，记录所述测试芯片CMP工艺后的实验数据及其相对应的版图图形级CMP工艺仿真后的仿真数据。需要说明的是，所述测试芯片的工艺条件与本发明实施例中所提供的芯片版图的制作工艺条件完全相同，即所述测试芯片与本发明实施例中所提供的芯片版图的具体代工厂商、具体工艺线以及具体工艺流程均相同。
由于CMP工艺建模测试芯片的设计已为本领域人员所公知，本发明对此不再详细赘述，具体可参考2009年12月31日提交的发明名称为“一种化学机械研磨工艺建模的集成电路版图结构”的专利申请；所述测试芯片的制备与测试也为本领域人员所公知，本发明对此也不再详细赘述。
在本发明的一个优选实施例中，所述测试芯片包括多个长度和宽度大于100μm的矩形结构模块，所述矩形结构模块分为普通矩形结构模块和测试相关间距影响的矩形结构模块，且相邻矩形结构模块之间的距离范围为0μm-300μm。每一矩形结构模块内部均由金属互连线和介质层构成，包括：不同线宽的金属互连线孤立线结构单元、不同密度和线宽的金属互连线组成的组合结构单元、不同间距矩形结构模块组成的复合结构单元以及不规则互连线和介质层构成的真实设计单元等。
如图7所示，所述测试芯片版图一般包括：电阻测试结构、孤立线测试结构、相关间距测试结构、面积测试结构、组合线测试结构、冗余金属填充与电容测试结构、真实版图设计结构、其他不同线宽和密度组合的结构，以及特殊图形特征结构。在对所述测试芯片经过CMP工艺后的表面形貌特征进行测试的过程中，优选的，对于大尺寸结构单元，可以采用传统的SEM(Scanning Electron microscope,扫描电子显微镜)和AFM(Atomic Forcemicroscope，原子力显微镜)方法进行测量，其中，AFM能够获得各矩形结构模块内互连结构的介质侵蚀数据，SEM可以获得金属互连线的厚度数据；对于金属互连线线宽很小或间距很小的结构单元，可以采用电特性测量的方法，利用互连线的电阻特性反向推导得到该结构单元中金属互连线的厚度信息，然后对所获得的描述所述测试芯片经过CMP工艺后表面形貌特征的数据进行记录，获得所述测试芯片CMP工艺后的实验数据。
获得所述测试芯片经过CMP工艺后，描述其表面形貌特征的实验数据后，利用图形级CMP工艺仿真系统，对所述测试芯片相应的版图进行仿真，并记录所述测试芯片相应的版图经过图形级CMP工艺仿真后的仿真数据。
然后，对比所记录的所述测试芯片经过CMP工艺后的实验数据及其相应的版图经过图形级CMP工艺仿真后的仿真数据，对所述图形级CMP工艺仿真系统中关键参数进行校准。
对图形级CMP工艺仿真系统校准之后，利用校准后的图形级CMP工艺仿真系统，对所述样本集中的每一个芯片版图进行数值仿真，获得各芯片版图图形级CMP工艺仿真数据。
步骤04：根据所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据，建立包括决定CMP工艺表面形貌特征的图形特征以及其相应的图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
获得步骤03中所述样本集中的每一个芯片版图的图形级CMP工艺仿真数据之后，结合步骤02中所提取的样本集中的每一个芯片版图的图形特征，对所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据进行分析和统计，获得所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据之间的对应关系，从而根据对所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据，建立包括决定CMP工艺表面形貌特征的图形特征以及其相应的图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
需要说明的是，在本发明的一个优选实施例中，优选为利用图形级CMP工艺仿真中网格划分的优势，直接对所获得的各个芯片版图图形级CMP工艺仿真数据进行面积平均化处理，从而获得各个芯片版图图形级CMP工艺仿真表面形貌数据。
还需要说明的是，在本发明的另一个实施例中，为了提高所述多维空间数据表格的可靠性，还可以辅助所述测试芯片的实验测试数据结果，对多维空间数据表格中的空白区域进行有效填补，建立针对具体工艺线，具体CMP工艺流程，不同批次工艺流片的CMP工艺后表面形貌的多维多元函数表格。
基于预设多维空间数据表格，分别以所述各网格单元的图形特征为索引目标，在所述预设多维空间数据表格中，查找与所述各个网格单元的图形特征相对应的CMP工艺仿真表面形貌数据，从而得到各网格单元的CMP工艺仿真结果。
需要说明的是，在本发明的一个优选实施中，为了便于查询，可以采用数学中对应关系的描述方法，将所述多维空间数据表格中，决定CMP工艺表面形貌特征的图形特征记为自变量，其相应的图形级CMP工艺仿真表面形貌数据记为因变量。
优选的，在本发明的一个实施例中，分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果包括：
分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据；
利用线性数值拟合方法或非线性数值拟合方法，对查找到的与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据进行数据处理，获得所述各个网格单元的CMP工艺仿真结果。
在本发明的一个具体实施例中，所述拟合方法优选为线性数值拟合方法，更优选为等概率加权平均法。
具体的，如图7所示，对芯片版图划分后，某一划分后的网格单元的图形特征包括：等效密度为28％，等效线宽为2.08μm，等效间距为7.2μm。然后，首先，以所述等效密度d为第一索引目标，通过查表法，在所述多维空间数据表格中，查找与等效密度为28％最毗邻的两个图形级CMP工艺仿真表面形貌数据d1和d2；其次，以所述等效线宽I为第二索引目标，通过查表法，在所述多维空间数据表格中，找到与图形级CMP工艺仿真表面形貌数据d1和d2最毗邻的四个图形级CMP工艺仿真表面形貌数据I1、I2、I3和I4，且分别两两对应与图形级CMP工艺仿真表面形貌数据d1和d2；然后，再以等效间距w为第三索引目标，通过查表法，在所述多维空间数据表格中，找到与图形级CMP工艺仿真表面形貌数据I1、I2、I3和I4最毗邻的八个图形级CMP工艺仿真表面形貌数据w1、w2、w3、w4、w5、w6、w7和w8，且分别两两对应与图形级CMP工艺仿真表面形貌数据I1、I2、I3和I4；最后，利用等概率加权平均法，对所获得的八个图形级CMP工艺仿真表面形貌数据w1、w2、w3、w4、w5、w6、w7和w8进行等概率加权平均，得到该网格单元的CMP工艺仿真结果t。在本发明实施例中，所述该网格单元的CMP工艺仿真结果t代表该网格单元的版图厚度信息，即
需要说明的是，在确定各个网格单元的索引目标时，优选的，以与所述芯片版图CMP工艺最直接相关的图形特征为第一索引目标，并依此按照所述芯片版图各图形特征与所述全芯片CMP工艺的相关程度的递减顺序，确定第二索引目标和第三索引目标等。
步骤3：获得各个网格单元的CMP工艺仿真结果后，对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果。
相应的，本发明还提供了一种CMP工艺仿真系统，包括：
第一图形特征提取单元，用于对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征；
CMP工艺表面形貌获取单元，用于分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，从而获得所述各个网格单元的CMP工艺仿真结果；
CMP工艺表面形貌展示单元，用于对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果，并提供直观的展示CMP工艺后芯片版图的表面形貌特征；
其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
在本发明的一个实施例中，该CMP工艺仿真系统还包括建立所述预设多维空间数据表格的数据提取和处理单元。具体的，所述数据提取和处理单元包括：
第二图形特征提取单元，用于对样本集中的每一个芯片版图提取图形特征，其中，所述样本集中包括各种几何布局和/或各种模块组合的芯片版图；
CMP工艺仿真数据提取单元，用于利用图形级CMP工艺仿真系统，对所述样本集中的每一个芯片版图进行数值仿真，提取其图形级CMP工艺仿真数据；
数据处理单元，用于对所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据进行分析和统计，建立包括决定CMP工艺表面形貌特征的图形特征以及其相应的图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
需要说明的是，在本发明的另一个实施例中，所述CMP工艺仿真系统还可以不包括建立所述预设多维空间数据表格的数据提取和处理单元，所述多维空间数据表格提前利用第三方数据处理系统获得。
还需要说明的是，由于图形级CMP工艺仿真系统中的关键参数与边界条件的选取，决定着所述图形级CMP工艺仿真结果的可靠性和准确度，因此，在本发明的一个实施例中所提供的CMP工艺仿真系统包括数据提取和处理单元时，该CMP工艺仿真系统还包括：
实验验证单元，用于制备测试芯片，对所述测试芯片进行CMP工艺，并对所述测试芯片相对应的版图进行CMP工艺仿真，记录所述测试芯片CMP工艺后的实验数据及其图形级CMP工艺仿真后的仿真数据；
校准单元，用于对比所记录的所述测试芯片CMP工艺后的实验数据及其图形级CMP工艺仿真后的仿真数据，对图形级CMP工艺仿真进行校准。
本发明实施例所提供的CMP工艺仿真方法及其仿真系统，通过预设包括决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的预设多维空间数据表格，从而在对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征后，可以快速有效地分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，从而获得所述各个网格单元的CMP工艺仿真结果，进而对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果，效率较高，降低了集成电路的研发成本，而且解决了图形级CMP工艺仿真方法无法应用于现有芯片级和硅片级仿真流程的困境。
此外，由于本发明实施例所提供的技术方案中，所述多维空间数据表格中的CMP工艺仿真表面形貌数据为图形级CMP工艺仿真表面形貌数据，即利用图形级CMP工艺仿真系统对芯片版图进行仿真，获得的CMP工艺仿真表面形貌数据，因此，本发明实施例中分别以所述各个网格单元的图形特征为索引目标，在所述多维空间数据表格中，查找获得的芯片版图的CMP工艺仿真结果精度较高，能够满足正确预测MP工艺后芯片表面形貌的要求。
本发明实施例所提供的CMP工艺仿真方法及其仿真系统，简单可靠，计算复杂度明显降低，计算效率有效提高，特别适用于工艺相对成熟、工艺稳定性高的芯片代工工厂与电路设计人员的设计参考流程，和新一代纳米芯片设计的物理设计开发流程，从而大大缩短芯片的开发周期，加速产品上市时间。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种CMP工艺仿真方法，其特征在于，包括：
对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征；
分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果；
对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果；
所述多维空间数据表格的形成方法包括：
选取芯片版图的样本集，所述样本集中包括各种几何布局和/或各种模块组合的芯片版图；
对所述样本集中的每一个芯片版图提取图形特征；
利用图形级CMP工艺仿真系统，对所述样本集中的每一个芯片版图进行数值仿真，提取各芯片版图的图形级CMP工艺仿真数据；
根据所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据，建立多维空间数据表格，所述多维空间数据表格包括：决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据，所述图形特征与所述图形级CMP工艺仿真表面形貌数据为对应关系。
2.根据权利要求1所述的仿真方法，其特征在于，对所述样本集中的每一个芯片版图提取图形特征包括：
根据CMP工艺要求确定版图局域面积的大小，将所述样本集中的每一个芯片版图划分成多个第二局部芯片单元；
对所述第二局部芯片单元的图形特征进行提取。
3.根据权利要求2所述的仿真方法，其特征在于，所述第二局部芯片单元的确定方法包括：
从样本集中选取一实验样本；
根据CMP工艺要求确定版图局域面积的大小，将所述实验样本中的芯片版图划分成多个第一局部芯片单元；
提取各第一局部芯片单元的图形特征，对所述实验样本进行图形级CMP工艺仿真和CMP工艺，获得所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据；
计算所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差；
判断所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差是否在预设范围内；
如果是，则将所述第一局部芯片单元记为第二局部芯片单元；
如果否，则对所述第一局部芯片单元进行进一步划分，直至所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差在预设范围内，并将进一步划分后的局部芯片单元记为第二局部芯片单元。
4.根据权利要求2所述的仿真方法，其特征在于，对所述第二局部芯片单元的图形特征进行提取后还包括：
选取位移算子，以所述第二局部芯片单元为起点，按照所述位移算子，分别采用横向位移、纵向位移和/或中心发散位移三种方法确定第三局部芯片单元；
对所述第三局部芯片单元所包括的第二局部芯片单元的图形特征进行平均，获得所述第三局部芯片单元的图形特征。
5.根据权利要求1所述的仿真方法，其特征在于，利用图形级CMP工艺仿真，对所述样本集中的每一个芯片版图进行数值仿真，提取图形级CMP工艺仿真数据前还包括：
制备测试芯片，对所述测试芯片进行CMP工艺，并对所述测试芯片相对应的版图进行CMP工艺仿真，记录所述测试芯片CMP工艺后的实验数据及其图形级CMP工艺仿真后的仿真数据；
对比所记录的所述测试芯片经过CMP工艺后的实验数据及其相应的版图经过图形级CMP工艺仿真后的仿真数据，对图形级CMP工艺仿真系统进行校准。
6.根据权利要求1所述的仿真方法，其特征在于，分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果包括：
分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据；
对查找到的与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据进行数据处理，获得所述各个网格单元的CMP工艺仿真结果。
7.根据权利要求6所述的仿真方法，其特征在于，确定各个网格单元的索引目标时，以与所述芯片版图CMP工艺最直接相关的图形特征为第一索引目标，并依次按照所述芯片版图各图形特征与所述全芯片CMP工艺的相关程度的递减顺序，确定第二索引目标和第三索引目标。
8.一种CMP工艺仿真系统，其特征在于，包括：
第一图形特征提取单元，对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征；
CMP工艺表面形貌获取单元，分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果；
CMP工艺表面形貌展示单元，对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果，并提供直观展示CMP工艺后芯片版图的表面形貌特征；
建立所述预设多维空间数据表格的数据提取和处理单元；
所述数据提取和处理单元包括：
第二图形特征提取单元，对样本集中的每一个芯片版图提取图形特征，其中，所述样本集中包括各种几何布局和/或各种模块组合的芯片版图；
CMP工艺仿真数据提取单元，利用图形级CMP工艺仿真系统，对所述样本集中的每一个芯片版图进行数值仿真，提取其图形级CMP工艺仿真数据；
数据处理单元，根据所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据，建立多维空间数据表格，所述多维空间数据表格包括：决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据，所述图形特征与所述图形级CMP工艺仿真表面形貌数据为对应关系。
9.根据权利要求8所述的仿真系统，其特征在于，所述数据提取和处理单元还包括：
实验验证单元，制备测试芯片，对所述测试芯片进行CMP工艺，并对所述测试芯片相对应的版图进行CMP工艺仿真，记录所述测试芯片CMP工艺后的实验数据及其图形级CMP工艺仿真后的仿真数据；
校准单元，对比所记录的所述测试芯片经过CMP工艺后的实验数据及其相应的版图经过图形级CMP工艺仿真后的仿真数据，对图形级CMP工艺仿真系统进行校准。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410400134.2A CN104123428B (zh) | 2014-08-14 | 2014-08-14 | Cmp工艺仿真方法及其仿真系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410400134.2A CN104123428B (zh) | 2014-08-14 | 2014-08-14 | Cmp工艺仿真方法及其仿真系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104123428A CN104123428A (zh) | 2014-10-29 |
| CN104123428B true CN104123428B (zh) | 2017-08-11 |
Family
ID=51768839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410400134.2A Active CN104123428B (zh) | 2014-08-14 | 2014-08-14 | Cmp工艺仿真方法及其仿真系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104123428B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105426648B (zh) * | 2016-01-26 | 2018-08-10 | 中国科学院微电子研究所 | 一种可制造性设计仿真器设计方法及系统 |
| CN106021707B (zh) * | 2016-05-17 | 2019-05-03 | 上海华力微电子有限公司 | 函括格点边缘区域图形数据的版图特征参数提取方法 |
| CN107633103A (zh) * | 2016-07-15 | 2018-01-26 | 中国科学院微电子研究所 | 一种cmp模型参数优化方法和装置 |
| CN108733866B (zh) * | 2017-04-19 | 2021-05-11 | 中国科学院微电子研究所 | 一种多层互连结构的化学机械研磨仿真方法和装置 |
| CN108573110B (zh) * | 2018-04-26 | 2022-01-04 | 中国科学院微电子研究所 | 一种多层互连线结构的cmp仿真方法和仿真系统 |
| CN109933857B (zh) * | 2019-02-19 | 2023-07-04 | 飞腾信息技术有限公司 | 感知集成电路布局信息的时钟树主干拓扑生成方法及系统 |
| CN112149379A (zh) * | 2020-08-14 | 2020-12-29 | 全芯智造技术有限公司 | 用于仿真集成电路的方法和设备以及计算机可读介质 |
| CN112036114A (zh) * | 2020-08-28 | 2020-12-04 | 上海华力微电子有限公司 | 优化冗余图形的方法 |
| CN117634101B (zh) * | 2024-01-26 | 2024-06-25 | 杭州广立微电子股份有限公司 | 芯片表面形态确定方法、装置、计算机设备和存储介质 |
| CN117933175B (zh) * | 2024-03-25 | 2024-07-30 | 杭州广立微电子股份有限公司 | 版图等效线宽的计算方法、装置、电子装置和存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4266668B2 (ja) * | 2003-02-25 | 2009-05-20 | 株式会社ルネサステクノロジ | シミュレーション装置 |
| CN102508981A (zh) * | 2011-11-25 | 2012-06-20 | 中国科学院微电子研究所 | 一种加速cmp仿真的方法和装置 |
| CN103559364A (zh) * | 2013-11-13 | 2014-02-05 | 中国科学院微电子研究所 | 提取芯片版图的版图图形特征的方法及cmp仿真方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7681166B2 (en) * | 2007-09-28 | 2010-03-16 | Synopsys, Inc. | Method and apparatus for performing dummy-fill by using a set of dummy-fill cells |
-
2014
- 2014-08-14 CN CN201410400134.2A patent/CN104123428B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4266668B2 (ja) * | 2003-02-25 | 2009-05-20 | 株式会社ルネサステクノロジ | シミュレーション装置 |
| CN102508981A (zh) * | 2011-11-25 | 2012-06-20 | 中国科学院微电子研究所 | 一种加速cmp仿真的方法和装置 |
| CN103559364A (zh) * | 2013-11-13 | 2014-02-05 | 中国科学院微电子研究所 | 提取芯片版图的版图图形特征的方法及cmp仿真方法 |
Non-Patent Citations (2)
| Title |
|---|
| Effects of pattern characteristics on the copper electroplating process;阮文彪等;《半导体学报》;20110515;第32卷(第5期);第055010-1页-055010-4页 * |
| Optimization of a Cu CMP process modeling parameters of nanometer integrated circuits;阮文彪等;《半导体学报》;20120815;第33卷(第8期);第086001-1页-086001-8页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104123428A (zh) | 2014-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104123428B (zh) | Cmp工艺仿真方法及其仿真系统 | |
| CN103559364B (zh) | 提取芯片版图的版图图形特征的方法及cmp仿真方法 | |
| CN105760624B (zh) | 一种支持大规模三维集成电路的热仿真和热设计方法 | |
| TWI709053B (zh) | 積體電路設計系統以及用於積體電路設計之方法 | |
| CN105426648B (zh) | 一种可制造性设计仿真器设计方法及系统 | |
| CN103226627B (zh) | 一种芯片表面形貌仿真的方法及装置 | |
| CN103210397B (zh) | 具有保持传递率的油藏粗化方法 | |
| TW201500950A (zh) | 於三維虛擬製造環境中使用材料特定行爲參數之多蝕刻製程 | |
| CN103853863B (zh) | Pdk自动测试界面实现方法 | |
| CN104125582B (zh) | 一种规划通信网络的方法 | |
| TWI789911B (zh) | 用於電容值提取的系統、方法及儲存媒體 | |
| CN108090313A (zh) | 一种复杂岩石裂隙模型建模识别方法 | |
| CN117708904B (zh) | 面向半导体数值模拟的混合单元网格生成方法 | |
| CN106997401A (zh) | 提取芯片版图特征的方法、cmp仿真方法及系统 | |
| Agarwal et al. | I/O-efficient batched union-find and its applications to terrain analysis | |
| CN112257372A (zh) | 一种集成电路阻抗网络模型提取方法及系统 | |
| CN109165475A (zh) | 提高有限元网格局部加密质量的方法 | |
| CN102663161B (zh) | 一种射频集成电路三角网格剖分的方法 | |
| CN107885028A (zh) | Opc建模中次分辨率辅助图形确定的方法 | |
| CN107886573B (zh) | 一种复杂地质条件下边坡三维有限元网格生成方法 | |
| CN103310070A (zh) | 用于三维芯片电源地网络的分层仿真方法 | |
| CN109002645A (zh) | 动车组子系统建模方法及装置 | |
| JP4882573B2 (ja) | レイアウト評価装置 | |
| CN104731987B (zh) | 一种早期版图的寄生电阻电容估算方法 | |
| CN114925624B (zh) | 一种天然河道三维水流数值模拟方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |