CN103559364A - 提取芯片版图的版图图形特征的方法及cmp仿真方法 - Google Patents

Abstract

本发明提供了一种提取芯片版图的版图图形特征的方法及CMP仿真方法，在提取版图图形特征的过程中，采用增量配分法，首先将芯片版图划分为多个网格，然后任选一网格，计算该网格的图形特征，在该网格的基础上逐次扩大网格尺寸，计算每次扩大后网格的网格图形特征，采用加权平均法计算得到该任选网格的网格等效图形特征，之后采用同样的方法计算得到芯片版图的每个网格的网格等效图形特征，将所有的网格等效图形特征作为版图图形特征。上述方法通过采用增量配分法作为芯片版图划分后各个网格邻近效应的关联机制，充分考虑了CMP工艺中不同网格图形的邻近效应，实现了芯片版图表面形貌的准确预测，提高了CMP工艺仿真的准确性。

Description

提取芯片版图的版图图形特征的方法及CMP仿真方法

技术领域

本发明涉及CMP工艺仿真技术领域，更具体地说，涉及一种提取芯片版图的版图图形特征的方法及CMP仿真方法。

背景技术

CMP（Chemical Mechanical Polishing，化学机械研磨）是当前半导体加工技术的主流平坦化工艺，通过化学研磨料与机械抛光相结合的方法，达到使晶圆表面平坦化的目的。其机理大致为，研磨垫上有大量含有石英砂磨料颗粒的研磨液，晶圆表面材料尤其是有凸起部位的表面材料，与研磨液发生化学反应，生成一层相对容易去除的表面层，该表面层在磨料颗粒的压力作用下以及与研磨垫的相对运动中被机械地磨掉，从使晶圆表面变得平坦。

由于CMP工艺具有化学反应和物理去除等的交互作用，所以影响CMP工艺的因素非常复杂，包括研磨粒子大小、研磨垫性质、研磨液成分、下压力、研磨垫与晶圆相对速度等。为了降低工艺开发成本，正确合理地预测CMP工艺后芯片表面形貌，CMP仿真软件的研发工作已经成为半导体加工工艺和工艺建模的热点问题。

CMP工艺仿真就是将所提取的芯片版图的版图图形特征作为参数代入仿真软件中进行工艺仿真，根据仿真的结果修正工艺仿真过程，然后再仿真，再修正，直至达到所需要的理想结果的一个迭代的过程，其中，CMP工艺仿真所需要的芯片版图的版图图形特征作为仿真的基础，是影响仿真准确性的关键所在。

现有技术中，2DLPFM（2维低通滤波模型，2-D Low-Pass-Filter model）是一种主流的CMP工艺仿真模型，其提取芯片版图的版图图形特征的方法为，将芯片版图进行一次网格划分，然后计算每个网格的等效密度，将每个网格的等效密度作为版图图形特征。

但是，利用上述提取版图图形特征的方法进行CMP工艺仿真所得到的仿真结果往往并不准确。

发明内容

本发明提供一种提取芯片版图的版图图形特征的方法及CMP仿真方法，以提高CMP工艺仿真的准确性。

为实现上述目的，本发明提供了如下技术方案：

一种提取芯片版图的版图图形特征的方法，包括以下步骤：

步骤1：读取芯片版图，将所述芯片版图划分为多个网格；

步骤2：逐次选取所述多个网格中相邻的X×Y个网格，第i次选取的所述多个网格中的X×Y个网格作为第i网格，第i+1网格包含并大于所述第i网格，i从1～N逐次取值，N为大于1的正整数，分别计算第1网格、第2网格、...和第N网格的网格图形特征，其中，X为所述第i网格的横向网格数，Y为所述第i网格的纵向网格数，X和Y均为大于或等于1的正数，X和Y的取值逐次增大或不变，当i=1时，X=1且Y=1，所述第1网格为所述芯片版图的多个网格中的任一网格；

步骤3：根据所述第1网格、第2网格、...和第N网格的网格图形特征，采用加权平均法计算所述第1网格的网格等效图形特征；

步骤4：重复步骤2～步骤3，计算所述芯片版图的多个网格中的每个网格的网格等效图形特征，所有所述芯片版图网格的网格等效图形特征为所述芯片版图的版图图形特征。

优选的，所述网格图形特征包括图形密度、图形线宽或图形间距中的任意一种或几种。

优选的，当所述网格图形特征包括图形密度时，所述网格等效图形特征包括等效密度；

所述第i网格的图形密度d_i为：

其中，T为所述第i网格包含的具有图形的互连线微元结构的个数，S_t为每个所述互连线微元结构的面积，D_i为所述第i网格的尺寸；

所述第1网格的等效密度d为：

其中，f_i为所述第i网格对应的第一加权权重。

优选的，当所述网格图形特征包括图形线宽时，所述网格等效图形特征包括等效线宽；

所述第i网格的图形线宽w_i为：

其中，H为所述第i网格包含的具有图形的互连线微元结构的个数，S_h为每个所述互连线微元结构的面积；

所述第1网格的等效线宽w为：

其中，g_i为所述第i网格对应的第二加权权重。

优选的，当所述网格图形特征包括图形间距时，所述网格等效图形特征包括等效间距；

所述第i网格的图形间距s_i为：

其中，K为所述第i网格包含的具有图形的互连线微元结构的个数，S_k为每个所述互连线微元结构的面积，D_i为所述第i网格的尺寸；

所述第1网格的等效间距s为：

其中，q_i为所述第i网格对应的第三加权权重。

优选的，所述第一加权权重f_i、第二加权权重g_i或第三加权权重q_i采用最小二乘拟合法计算得到。

优选的，所述第1网格的尺寸D₁小于或等于所述芯片版图的平坦化长度，所述平坦化长度根据CMP实验的测试结果得到。

优选的，所述逐次选取所述多个网格中相邻的X×Y个网格具体为：根据横向扩大原则、纵向扩大原则或中心发散原则逐次选取所述多个网格中相邻的X×Y个网格。

优选的，当根据所述横向扩大原则逐次选取所述多个网格中相邻的X×Y个网格时，X的取值逐次增大，且Y=1。

优选的，所述X的取值逐次线性增大或非线性增大。

优选的，当根据所述纵向扩大原则逐次选取所述多个网格中相邻的X×Y个网格时，X=1，且Y的取值逐次增大。

优选的，所述Y的取值逐次线性增大或非线性增大。

优选的，当根据所述中心发散原则逐次选取所述多个网格中相邻的X×Y个网格时，X和Y的取值均逐次增大。

优选的，所述X和Y的取值均逐次线性增大或非线性增大。

优选的，N的取值为3。

本发明还提供了一种CMP仿真方法，包括：

采用权利要求1～15任一项所述的方法提取芯片版图的版图图形特征；

选取CMP模型，将所述芯片版图的版图图形特征作为所述CMP模型的参数进行CMP工艺仿真。

与现有技术相比，本发明所提供的技术方案至少具有以下优点：

本发明所提供的提取芯片版图的版图图形特征的方法及CMP仿真方法，在提取版图图形特征的过程中，采用增量配分法，首先将芯片版图划分为多个网格，然后任选一网格，计算该网格的图形特征，在该网格的基础上逐次扩大网格尺寸，计算每次扩大后网格的网格图形特征，采用加权平均法计算得到该任选网格的网格等效图形特征，之后采用同样的方法计算得到芯片版图的每个网格的网格等效图形特征，将所有的网格等效图形特征作为版图图形特征。上述方法通过采用增量配分法作为芯片版图划分后各个网格邻近效应的关联机制，充分考虑了CMP工艺中不同网格图形的邻近效应，实现了芯片版图表面形貌的准确预测，提高了CMP工艺仿真的准确性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一所提供的提取芯片版图的版图图形特征的方法的流程图；

图2为本发明实施例二所提供的N=3时提取芯片版图的版图图形特征的方法的流程图；

图3～图5为本发明实施例二所提供的方法各步骤的示意图。

具体实施方式

正如背景技术所述，现有技术中主流的2DLPFM的仿真结果并不十分准确，发明人研究发现，产生这种结果的主要原因是：2DLPFM的核心思想是基于CMP工艺的物理直观状况，将CMP工艺视为某种类型的低通滤波行为，芯片版图表面起伏高度与图形的等效密度相关。将芯片版图一次划分为多个网格，采用一系列傅里叶变换计算得到每个网格的等效密度，然后将每个网格的等效密度作为版图图形特征，利用线性规划法或其它算法进行工艺仿真。由于邻近效应（即CMP研磨工艺中，芯片某一局域单元研磨后平坦化的实际效果受到该局域外其它版图图形特征的影响），是影响版图表面形貌预测的准确度的重要因素之一，而上述方法中对芯片版图进行一次网格划分，得到的图形特征仅仅是每个网格的等效密度，每个网格周围的网格对于该网格的影响并没有考虑进去，因此上述方法不能合理而有效地展现版图图形特征，进而影响仿真的准确性。

基于此，本发明提供了一种提取芯片版图的版图图形特征的方法，包括以下步骤：

步骤1：读取芯片版图，将所述芯片版图划分为多个网格；

步骤2：逐次选取所述多个网格中相邻的X×Y个网格，第i次选取的所述多个网格中的X×Y个网格作为第i网格，第i+1网格包含并大于所述第i网格，i从1～N逐次取值，N为大于1的正整数，分别计算第1网格、第2网格、...和第N网格的网格图形特征，其中，X为所述第i网格的横向网格数，Y为所述第i网格的纵向网格数，X和Y均为大于或等于1的正数，X和Y的取值逐次增大或不变，当i=1时，X=1且Y=1，所述第1网格为所述芯片版图的多个网格中的任一网格；

步骤3：根据所述第1网格、第2网格、...和第N网格的网格图形特征，采用加权平均法计算所述第1网格的网格等效图形特征；

步骤4：重复步骤2～步骤3，计算所述芯片版图的多个网格中的每个网格的网格等效图形特征，所有所述芯片版图网格的网格等效图形特征为所述芯片版图的版图图形特征。

本发明通过上述方法，采用增量配分法作为芯片版图划分后各个网格邻近效应的关联机制，充分考虑了CMP工艺中不同网格图形的邻近效应，实现了芯片版图表面形貌的准确预测，提高了CMP工艺仿真的准确性。

以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

实施例一

本实施例提供了一种提取芯片版图的版图图形特征的方法，如图1所示，该方法包括以下步骤：

步骤1：读取芯片版图，将所述芯片版图划分为多个网格；

考虑到现在的芯片版图通常是层次化结构，在进行版图划分之前，需要对芯片版图进行展平的预处理步骤。

为了减小计算量，所划分的多个网格的优选的为尺寸相同的正方形。但是，在实际应用过程中，也可根据需要将版图划分为其它形状的网格，并且所划分的网格的尺寸可以不同。

由于芯片版图不同区域的高低起伏不同，所以划分的网格的尺寸需要进行一定的选择，一般选取网格尺寸的原则是：不小于版图的平坦化长度；所谓平坦化长度是指芯片加工工艺线的CMP实验测试测得的不同图形之间平坦性的影响的最小尺寸，简单来说就是，可以认为在以平坦化长度为尺寸的区域内版图图形近似平坦；为了保证所提取的版图图形特征的精确度，网格的划分尺寸优选的小于或等于芯片版图的平坦化长度。

尽管实际版图中互连线图形的线宽和密度分布存在明显差异，但是相对于毫米甚至厘米量级的全芯片版图尺寸来说，网格划分的尺寸优选取为20微米，可以处于5～40微米之间，包括端点值。

步骤2：逐次选取所述多个网格中相邻的X×Y个网格，第i次选取的所述多个网格中的X×Y个网格作为第i网格，第i+1网格包含并大于所述第i网格，i从1～N逐次取值，N为大于1的正整数，分别计算第1网格、第2网格、...和第N网格的网格图形特征，其中，X为所述第i网格的横向网格数，Y为所述第i网格的纵向网格数，X和Y均为大于或等于1的正数，X和Y的取值逐次增大或不变，当i=1时，X=1且Y=1，所述第1网格为所述芯片版图的多个网格中的任一网格；

上述步骤中，根据步骤1中划分得到的多个网格，任选其中一个网格作为第1网格，计算第1网格的网格图形特征；然后在第1网格的基础上扩大尺寸，选取多个网格作为第2网格，该第2网格包含第1网格，计算第2网格的网格图形特征；之后重复上述操作，在上一网格的基础上，并根据下一网格包含上一网格的原则扩大尺寸，选取多个网格，并计算选取后网格的网格图形特征，直到第N网格，最终得到第1网格～第N网格的每个网格的网格图形特征。

需要说明的是，网格选取的次数N可根据实际需要相应调整：如果对仿真的准确度要求较高，N的取值可以相对较大，即可以增加选取次数；如果对要求较少的计算量，并不十分追求很高的仿真准确度，N的取值可以相对较小，即可以减少选取次数。兼顾到仿真的准确度和计算量，本实施例优选的为3次，即N=3。

所述逐次选取所述多个网格中相邻的X×Y个网格具体为：根据横向扩大原则、纵向扩大原则或中心发散原则逐次选取所述多个网格中相邻的X×Y个网格；并且，X和Y的取值可以为正整数，也可以为正的非整数，在此并不限定，为了减小计算的复杂度，优选为正整数。

当根据所述横向扩大原则逐次选取所述多个网格中相邻的X×Y个网格时，X的取值逐次增大，且Y=1。简单来说就是，在逐次选取网格的过程中，上一网格的尺寸纵向不变，横向扩大得到下一网格；并且，所述X的取值逐次线性增大或非线性增大，如X的取值可以按照1、2、3、4、...依次线性增大，也可以按照1、2、4、8、16、...依次非线性增大。

当根据所述纵向扩大原则逐次选取所述多个网格中相邻的X×Y个网格时，X=1，且Y的取值逐次增大。简单来说就是，在逐次选取网格的过程中，上一网格的尺寸横向不变，纵向扩大得到下一网格；并且，所述Y的取值逐次线性增大或非线性增大，如Y的取值可以按照1、2、3、4、...依次线性增大，也可以按照1、2、4、8、16、...依次非线性增大。

当根据所述中心发散原则逐次选取所述多个网格中相邻的X×Y个网格时，X和Y的取值均逐次增大。简单来说就是，在逐次选取网格的过程中，上一网格的尺寸横向和纵向均扩大得到下一网格；并且，所述X和Y的取值均逐次线性增大或非线性增大，如X的取值可以按照1、2、3、4、...依次线性增大，也可以按照1、2、4、8、16、...依次非线性增大，Y的取值可以按照1、2、3、4、...依次线性增大，也可以按照1、2、4、8、16、...依次非线性增大，Ｘ和Ｙ可以均线性增大，也可以其中之一线性增大，另一非线性增大，Ｘ和Ｙ增大的倍数可以相同，也可以不同。

需要说明的是，以上仅以横向扩大原则、纵向扩大原则或中心发散原则为例进行说明，实际操作中，要根据版图图形的分布情况选择合适的选取原则，并不仅限定于以上3种，还可以为其它的原则，如对角线扩大原则等。

所述网格图形特征包括图形密度、图形线宽或图形间距中的任意一种或几种，可根据实际需要相应选择。所谓图形密度是指在CMP研磨工艺仿真中，有图形区域的版图面积之和占整个版图面积的比重，介于0到1之间，其中，全部为图形时值为1，完全没有图形时值为0；所谓图形线宽是根据提取的具体手段给出的定义，是指版图的图形宽，实际等于有图形区域的版图面积的1.5次方的和与有图形区域的版图面积的和之比；所谓图形间距可以根据图形线宽占图形线宽与图形间距之和的比重为图形密度得到。

当所述网格图形特征包括图形密度时，所述网格等效图形特征包括等效密度；所述第i网格的图形密度d_i为：

其中，T为所述第i网格包含的具有图形的互连线微元结构的个数，S_t为每个所述互连线微元结构的面积，D_i为所述第i网格的尺寸。

当所述网格图形特征包括图形线宽时，所述网格等效图形特征包括等效线宽；所述第i网格的图形线宽w_i为：

其中，H为所述第i网格包含的具有图形的互连线微元结构的个数，S_h为每个所述互连线微元结构的面积。

需要说明的是，上述图形线宽w_i的计算公式可通过以下方法推导得到：第i网格包含H个具有图形的互连线微元结构，每个互连线微元结构的面积为S_h，互连线微元结构的形状并不规则，将每个互连线微元结构转换成相同面积的正方形微元结构，则每个正方形微元结构的边长为S_h的1/2次方，且每个正方形微元结构的边长的权重因子为每个互连线微元结构的面积S_h与H个互连线微元结构的面积总和之比，最终可以得到上述图形线宽的计算公式。

当所述网格图形特征包括图形间距时，所述网格等效图形特征包括等效间距；所述第i网格的图形间距s_i为：其中，K为所述第i网格包含的具有图形的互连线微元结构的个数，S_k为每个所述互连线微元结构的面积，D_i为所述第i网格的尺寸。

需要说明的是，上述图形间距s_i的计算公式可通过以下方法推导得到：根据图形密度d_i等于图形线宽w_i占图形线宽w_i与图形间距s_i之和的比重，即d_i=w_i/（w_i+s_i），得到s_i=（1/d_i-1）×w_i，再将图形密度d_i和图形线宽w_i的计算公式代入该等式，即可以得到图形间距s_i的计算公式。

虽然以上列举了图形密度d_i、图形线宽w_i和图形间距s_i的计算方法，但是本实施例并不限定网格图形特征仅为以上3项，在其它实施例中，网格图形特征还可以包括除以上3项特征的其它图形特征。

互连线微元结构是指，所选取的网格中包含多个图形，将这些图形采用封闭的互连线勾勒出来，每条封闭互连线所包围的图形区域即为互连线微元结构。

另外，根据步骤1可以得到所述第1网格的尺寸D₁小于或等于所述芯片版图的平坦化长度，所述平坦化长度根据CMP实验的测试结果得到。

步骤3：根据所述第1网格、第2网格、...和第N网格的网格图形特征，采用加权平均法计算所述第1网格的网格等效图形特征；

所述第1网格的等效密度d为：

其中，f_i为所述第i网格对应的第一加权权重。

所述第1网格的等效线宽w为：

其中，g_i为所述第i网格对应的第二加权权重。

所述第1网格的等效间距s为：其中，q_i为所述第i网格对应的第三加权权重。

所述第一加权权重f_i、第二加权权重g_i或第三加权权重q_i可以采用最小二乘拟合法计算得到。具体过程可以为：设计测试版图，包含典型图形结构；进行流片及实验测试，完成版图表面形貌的实验数据收集；利用最小二乘拟合法，通过CMP仿真软件，以所收集的实验数据为目标量，权重系数为待求量完成拟合过程，得到第一加权权重f_i、第二加权权重g_i或第三加权权重q_i。

需要说明的是，作为网格等效图形特征的等效密度d、等效线宽w和等效间距s分别与作为网格图形特征的图形密度d_i、图形线宽w_i和图形间距s_i一一对应，因此，在网格图形特征不限定于图形密度d_i、图形线宽w_i和图形间距s_i这3项的前提下，网格等效图形特征也并不限定于等效密度d、等效线宽w和等效间距s这3项，网格图形特征与网格等效图形特征存在对应关系。

步骤4：重复步骤2～步骤3，计算所述芯片版图的多个网格中的每个网格的等效图形特征，所有所述芯片版图网格的网格等效图形特征为所述芯片版图的版图图形特征。

假如步骤1中划分得到的多个网格的个数为M个，那么经过步骤4最终会得到这M个网格的M个等效密度d、M个等效线宽w和M个等效间距s。

本实施例所提供的提取芯片版图的版图图形特征的方法，引入增量配分法作为版图划分后网格邻近效应的关联机制，采用逐次扩大尺寸的方法对网格进行选取，并分别提取所选取的每个网格的网格图形特征，然后采用加权权平均法计算划分得到的单一网格的网格等效图形特征，充分的考虑了不同网格图形之间的邻近效应，从而能够有效的提高CMP工艺仿真的准确性和可靠性。

进一步的，不同于现有技术中仅考虑等效密度的方法，本实施例中版图图形特征可以包括等效密度、等效线宽和等效间距等，并能够根据实际需要相应选取适合的版图图形特征参数，从而能够使芯片版图的版图图形特征得到非常全面的提取，进一步的提高了仿真的准确性和可靠性。

并且，本实施例所述的方法实现了对版图的一次读取划分，多次选取网格，具有清晰可靠、易于实现的优点。

显而易见的，通过采用本实施例所述的方法使CMP工艺仿真的准确性和可靠性得到显著的提高，精确的实现了全芯片版图表面形貌预测，更好地完成了代工工厂和芯片设计人员的桥梁作用。

实施例二

基于实施例一，本实施例以N=3时为例具体介绍实施例1中所提供的方法，N=3即对芯片版图的多个网格进行了3次选取。如图2所示，该方法包括以下步骤：

步骤21：读取芯片版图，将所述芯片版图划分为多个网格；

如图3所示，芯片版图被划分为多个形状与尺寸相同的正方形网格301，网格301的尺寸小于或等于芯片版图的平坦化长度，网格301的尺寸为D₁。

步骤22：选取所述多个网格中的任一网格作为第1网格，计算所述第1网格的网格图形特征；

如图4所示，选取任一网格为第1网格401，第1网格401的尺寸为D₂，第1网格401中包含多个有图形的区域，将该些有图形的区域定义为互连线微元结构，该第1网格401包括5个互连线微元结构：第1互连线微元结构4011、第2互连线微元结构4012、第3互连线微元结构4013、第4互连线微元结构4014和第5互连线微元结构4014，提取5个互连线微元结构的周长和面积信息，第1互连线微元结构4011的周长为P₁、面积为S₁，第2互连线微元结构4012的周长为P₂、面积为S₂，第3互连线微元结构4013的周长为P₃、面积为S₃，第4互连线微元结构4014的周长为P₄、面积为S₄，第5互连线微元结构4015的周长为P₅、面积为S₅。

所述第1网格401的等效密度d₁为：

等效线宽w₁为： $w_1={\mathrm{\Σ}}_{v=1}^5{S}_v^{1.5}/{\mathrm{\Σ}}_{v=1}^5{S}_v,$ 等效间距s₁为： $s_1=(\frac{1}{{\mathrm{\Σ}}_{v=1}^5{S}_v/D_1\×D_1}-1)\×\frac{{\mathrm{\Σ}}_{v=1}^5{S}_v^{1.5}}{{\mathrm{\Σ}}_{v=1}^5{S}_v}.$

步骤23：选取所述多个网格中的相邻的2×2个网格作为第2网格，计算所述第2网格的网格图形特征，其中，所述第2网格包含所述第1网格，所述第2网格的横向网格数为2，纵向网格数为2；

如图5所示，在第1网格401的基础上，扩大网格尺寸，选取4个网格作为第2网格502，第2网格502的尺寸为D₂，在第1网格401和第2网格502的放大图中的虚线为各自所包含的互连线微元结构。

所述第2网格502的等效密度d₂为：

等效线宽w₂为： $w_2={\mathrm{\Σ}}_{a=1}^A{S}_a^{1.5}/{\mathrm{\Σ}}_{a=1}^A{S}_a,$ 等效间距s₂为： $s_2=(\frac{1}{{\mathrm{\Σ}}_{a=1}^A{S}_a/D_2\×D_2}-1)\×\frac{{\mathrm{\Σ}}_{a=1}^A{S}_a^{1.5}}{{\mathrm{\Σ}}_{a=1}^A{S}_a},$ A为第2网格502所包含的互连线微元结构的个数，S_a为每个互连线微元结构的面积。

由于第2网格502包含第1网格401，所以在计算等效密度d₂、等效线宽w₂和等效间距s₂的过程中，第2网格502中位于第1网格401内的互连线微元结构的信息，如面积、周长等，可以进行复用，以减少工作量和计算量。

步骤24：选取所述多个网格中的相邻的3×3个网格作为第3网格，计算所述第3网格的网格图形特征，其中，所述第3网格包含所述第2网格，所述第3网格的横向网格数为3，纵向网格数为3；

如图5所示，在第2网格502的基础上，扩大网格尺寸，选取9个网格作为第3网格503，第3网格503的尺寸为D₃，在第3网格503的放大图中的虚线为各自所包含的互连线微元结构。

所述第3网格503的等效密度d₃为：

等效线宽w₃为： $w_3\text{=}{\mathrm{\Σ}}_{b=1}^B{S}_b^{1.5}/{\mathrm{\Σ}}_{b=1}^B{S}_b,$ 等效间距s₃为： $s_3=(\frac{1}{{\mathrm{\Σ}}_{b=1}^B{S}_b/D_3\×D_3}-1)\×\frac{{\mathrm{\Σ}}_{b=1}^B{S}_b^{1.5}}{{\mathrm{\Σ}}_{b=1}^B{S}_b},$ B为第3网格503所包含的互连线微元结构的个数，S_b为每个互连线微元结构的面积。

由于第3网格503包含第2网格502，所以在计算等效密度d₃、等效线宽w₃和等效间距s₃的过程中，第3网格503中位于第2网格502内的互连线微元结构的信息，如面积、周长等，可以进行复用，以减少工作量和计算量。

步骤25：根据所述第1网格、第2网格和第3网格的网格图形特征，采用加权平均法计算所述第1网格的网格等效图形特征；

所述第1网格的等效密度d为：

所述第1网格的等效线宽w为：

所述第1网格的等效间距s为：

计算得到的等效密度d、等效线宽w和等效间距s即为所述第1网格的网格等效图形特征。

步骤26：重复步骤22～步骤25，计算所述芯片版图的多个网格中的每个网格的网格等效图形特征，所有所述芯片版图网格的网格等效图形特征为所述芯片版图的版图图形特征。

需要说明的是，本实施例仅以N=3为例，对本发明所提供的方法进行详细的说明，本发明实施例并不限定于选取网格的次数，提取的版图图形特征的种类等等，在本发明的核心思想不变的情况下，实施例中所提到的上述变量均可依实际情况相应选取。

目前麻省理工研究组提出的精确压力模型，其核心思想是把芯片表面看成许多高度不一的小平面，在不同时间段的不同高度平面的研磨去除率是不一致的，高处受到压力大，去除率也大，最后达到表面平坦化的阶段；该精确压力模型考虑了不同图形结构间的相互影响，但是由于计算复杂度的限制，该方法很难应用到最新工艺节点下芯片设计方案的全芯片版图CMP工艺仿真流程。

相对于精确压力模型，本实施例所提供的提取芯片版图的版图图形特征的方法，通过引入增量配分法，对版图进行一次划分，逐次扩大尺寸的多次选取，提取每次选取网格的网格图形特征，最后采用加权平均法得到版图图形特征，计算复杂度能够实现线性增加，计算量减少，易于实现，在计算成本可控的前提下，提高了CMP工艺仿真的准确性和可靠性，实现全芯片版图表面形貌的正确预测，解决了纳米尺度电路设计流程的计算复杂度无法有效控制的难题。

实施例三

基于实施例一和实施例二，本实施例提供了一种CMP仿真方法，该方法包括以下步骤：

采用实施例一和实施例二所述的方法提取芯片版图的版图图形特征；

选取CMP模型，将所述芯片版图的版图图形特征作为所述CMP模型的参数进行CMP工艺仿真。

本实施例所提供的CMP仿真方法，能够更大程度的考虑版图不同图形的邻近效应，较全面的考虑版图图形的多种特征参数，仿真精度较高，且计算量较少，方便实现；能够协助代工工厂实现工艺预测，能够节省工艺流片和测试的相关费用，使代工厂在成本可控的条件下，生产出符合电路设计人员的设计思想且性能优良的芯片；对于电路设计人员，通过本实施例所提供的CMP工艺仿真方法对芯片版图的表面形貌实现正确预测，能够实现寄生参数的准确预估，进而改善电路版图设计结构。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (16)

1.一种提取芯片版图的版图图形特征的方法，其特征在于，包括以下步骤：

步骤1：读取芯片版图，将所述芯片版图划分为多个网格；

步骤2：逐次选取所述多个网格中相邻的X×Y个网格，第i次选取的所述多个网格中的X×Y个网格作为第i网格，第i+1网格包含并大于所述第i网格，i从1～N逐次取值，N为大于1的正整数，分别计算第1网格、第2网格、...和第N网格的网格图形特征，其中，X为所述第i网格的横向网格数，Y为所述第i网格的纵向网格数，X和Y均为大于或等于1的正数，X和Y的取值逐次增大或不变，当i=1时，X=1且Y=1，所述第1网格为所述芯片版图的多个网格中的任一网格；

步骤3：根据所述第1网格、第2网格、...和第N网格的网格图形特征，采用加权平均法计算所述第1网格的网格等效图形特征；

步骤4：重复步骤2～步骤3，计算所述芯片版图的多个网格中的每个网格的网格等效图形特征，所有所述芯片版图网格的网格等效图形特征为所述芯片版图的版图图形特征。

2.根据权利要求1所述的方法，其特征在于，所述网格图形特征包括图形密度、图形线宽或图形间距中的任意一种或几种。

3.根据权利要求2所述的方法，其特征在于，当所述网格图形特征包括图形密度时，所述网格等效图形特征包括等效密度；

所述第i网格的图形密度d_i为：

其中，T为所述第i网格包含的具有图形的互连线微元结构的个数，S_t为每个所述互连线微元结构的面积，D_i为所述第i网格的尺寸；

所述第1网格的等效密度d为：

其中，f_i为所述第i网格对应的第一加权权重。

4.根据权利要求2所述的方法，其特征在于，当所述网格图形特征包括图形线宽时，所述网格等效图形特征包括等效线宽；

所述第i网格的图形线宽w_i为：

其中，H为所述第i网格包含的具有图形的互连线微元结构的个数，S_h为每个所述互连线微元结构的面积；

所述第1网格的等效线宽w为：

其中，g_i为所述第i网格对应的第二加权权重。

5.根据权利要求2所述的方法，其特征在于，当所述网格图形特征包括图形间距时，所述网格等效图形特征包括等效间距；

所述第i网格的图形间距s_i为：

其中，K为所述第i网格包含的具有图形的互连线微元结构的个数，S_k为每个所述互连线微元结构的面积，D_i为所述第i网格的尺寸；

所述第1网格的等效间距s为：

其中，q_i为所述第i网格对应的第三加权权重。

6.根据权利要求3～5任一项所述的方法，其特征在于，所述第一加权权重f_i、第二加权权重g_i或第三加权权重q_i采用最小二乘拟合法计算得到。

7.根据权利要求1所述的方法，其特征在于，所述第1网格的尺寸D₁小于或等于所述芯片版图的平坦化长度，所述平坦化长度根据CMP实验的测试结果得到。

8.根据权利要求1所述的方法，其特征在于，所述逐次选取所述多个网格中相邻的X×Y个网格具体为：根据横向扩大原则、纵向扩大原则或中心发散原则逐次选取所述多个网格中相邻的X×Y个网格。

9.根据权利要求8所述的方法，其特征在于，当根据所述横向扩大原则逐次选取所述多个网格中相邻的X×Y个网格时，X的取值逐次增大，且Y=1。

10.根据权利要求9所述的方法，其特征在于，所述X的取值逐次线性增大或非线性增大。

11.根据权利要求8所述的方法，其特征在于，当根据所述纵向扩大原则逐次选取所述多个网格中相邻的X×Y个网格时，X=1，且Y的取值逐次增大。

12.根据权利要求11所述的方法，其特征在于，所述Y的取值逐次线性增大或非线性增大。

13.根据权利要求8所述的方法，其特征在于，当根据所述中心发散原则逐次选取所述多个网格中相邻的X×Y个网格时，X和Y的取值均逐次增大。

14.根据权利要求13所述的方法，其特征在于，所述X和Y的取值均逐次线性增大或非线性增大。

15.根据权利要求1所述的方法，其特征在于，N的取值为3。

16.一种CMP仿真方法，其特征在于，包括：

采用权利要求1～15任一项所述的方法提取芯片版图的版图图形特征；

选取CMP模型，将所述芯片版图的版图图形特征作为所述CMP模型的参数进行CMP工艺仿真。

Images