CN107480311A - 一种快速预估模拟电路版图面积的系统和方法 - Google Patents

一种快速预估模拟电路版图面积的系统和方法 Download PDF

Info

Publication number
CN107480311A
CN107480311A CN201610398408.8A CN201610398408A CN107480311A CN 107480311 A CN107480311 A CN 107480311A CN 201610398408 A CN201610398408 A CN 201610398408A CN 107480311 A CN107480311 A CN 107480311A
Authority
CN
China
Prior art keywords
area
analog circuit
analog
circuit
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610398408.8A
Other languages
English (en)
Other versions
CN107480311B (zh
Inventor
李金萍
张云翔
唐明
张玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Tongfang Microelectronics Co Ltd
Original Assignee
Beijing Tongfang Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Tongfang Microelectronics Co Ltd filed Critical Beijing Tongfang Microelectronics Co Ltd
Priority to CN201610398408.8A priority Critical patent/CN107480311B/zh
Publication of CN107480311A publication Critical patent/CN107480311A/zh
Application granted granted Critical
Publication of CN107480311B publication Critical patent/CN107480311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种快速预估模拟电路版图面积的系统和方法，在模拟电路设计完成后，首先通过文本处理编程语言将模拟电路转换成模拟电路网表，然后通过文本编程语言快速计算模拟电路版图预估面积，提高工作效率，避免通过版图实现软件工具调取器件版图搭建粗糙的模拟电路版图，缩小测量版图实际尺寸计算版图面积的工作量，缩短计算模拟电路版图面积的时间周期。

Description

一种快速预估模拟电路版图面积的系统和方法
技术领域
本发明涉及集成电路设计领域，尤其涉及一种预估模拟电路版图面积的系统和方法。
背景技术
随着集成电路的发展，要求芯片设计周期短，芯片面积小。在电路的版图设计完成前，预估模拟电路版图面积成为芯片开发周期中的一个重要环节。在芯片开发的初期，首先对电路的面积预估，然后结合项目对芯片面积的需求，确定是否要调整电路的结构。
预估模拟电路版图面积，通常做法，如图1所示，电路定制完成后，工程师首先使用版图编辑工具将电路中的所有器件以版图的形式调取到版图编辑界面，然后用版图编辑工具进行粗糙的布局，最后根据搭建的版图实际测量版图的长度和宽度，并以版图长度与宽度的乘积作为版图面积预评估的结果。目前，在集成电路模拟电路版图设计领域中，使用上述常规方法，若是规模小的模拟电路而言，工作量比较小，且评估结果的准确度基本可以接受；但如果是规模大的模拟电路，则需要很多的工作量，费时费力，如果再经过几次迭代，芯片设计周期会延长了很多。
发明内容
针对预估模拟版图面积周期长、效率低的问题，本发明提供一种基于电路网表快速预估模拟电路版图面积的系统和方法。
本发明为解决其技术问题采用的技术方案为：
一种快速预估模拟电路版图面积的系统，所述系统包括处理器和存储器，其中，
所述存储器连接处理器，用于存储程序；
所述处理器，用于执行程序，包括用于进行以下操作的指令：
1）开始；
2）获取模拟电路图；
3）将模拟电路图转成模拟电路网表并输出；
4）提取模拟电路网表中各个器件相对应的长度、宽度和器件个数；
5）按照器件类型分类；
6）根据工艺特点和器件类型，设置器件相对应的长度余量和宽度余量；
7）计算各个器件分别对应的理想面积；
8）根据工艺特点和模拟电路特点设定各类型器件的修正系数；
9）计算各个器件分别对应的预估面积；
10）计算各类型器件各自的预估总面积；
11）计算模拟电路的版图面积；
12）结束程序。
一种快速预估模拟电路版图面积的方法，通过处理器和存储器实现，其中，所述存储器连接处理器，用于存储程序；所述处理器，用于执行程序，所述方法包括如下步骤：
1）开始；
2）获取模拟电路图；
3）将模拟电路图转成模拟电路网表并输出；
4）提取模拟电路网表中各个器件相对应的长度、宽度和器件个数；
5）按照器件类型分类；
6）根据工艺特点和器件类型，设置器件相对应的长度余量和宽度余量；
7）计算各个器件分别对应的理想面积；
8）根据工艺特点和模拟电路特点设定各类型器件的修正系数；
9）计算各个器件分别对应的预估面积；
10）计算各类型器件各自的预估总面积；
11）计算模拟电路的版图面积；
12）结束程序。
本发明的有益效果是，从电路定制完成开始到输出模拟电路版图面积的工艺流程，从中小规模模拟电路到大规模模拟电路版图面积计算的时间都大幅度较少，优化版图制作工艺流程，缩短芯片设计周期，减少工作时间和工作量。
附图说明
图1是现有的预估模拟电路版图面积的流程图。
图2是本发明具体实施例的预估模拟电路版图面积系统结构图。
图3是本发明具体实施例的预估模拟电路版图面积方法流程图。
图4是本发明具体实施例的预估模拟电路版图面积电阻版图的示意图。
图5是本发明具体实施例的预估模拟电路版图面积方法Perl程序图。
具体实施方式
如图2和图3所示，为本发明具体实施例的预估模拟电路版图面积系统结构图和预估模拟电路版图面积方法流程图。该预估模拟电路版图面积系统，包括处理器和存储器，处理器相互连接存储器；该系统外部连接显示屏、键盘和鼠标，用于输入数据并显示数据。模拟电路设计完成后，其中模拟电路名称为S；模拟电路S调用一个子电路，子电路名称为Y；子电路Y只包含电阻。其中，所述存储器连接处理器，用于存储程序；所述处理器，用于执行程序，包括执行以下操作指令：
1）开始（301）；
2）获取模拟电路图（302）；
3）把含有电阻的模拟电路S转成模拟电路网表并输出（303）；
4）提取模拟电路网表中的电阻相对应的L长度和W宽度和器件个数misfactor（304）；
5）按器件类型分类（305）；
6）输入电阻相对应的长度余量和宽度余量（306）；
7）计算电阻对应的理想面积（307）；
8）输入电阻的修正系数（308）；
9）计算电阻对应的预估面积（309）；
10）计算子电路Y的预估面积（310）；
11）计算模拟电路S的版图面积（311）；
12）结束（312）。
如图4所示，为本发明的具体实施例的预估模拟电路面积的电阻版图示意图400；其中，宽度为W，长度为L；电阻版图400对应的设计，根据工艺特点，输入栅型电阻相对应的宽度余量△W=0.4um，长度余量△L=1.3um；所述宽度余量△W指的是多晶硅延伸P+注入层的宽度，如图4所示，标记403和标记404，两者数值之和，即△W=△W1+△W2，所述长度余量△L指的是多晶硅延伸到P+注入层的长度，如图4所示，标记405和标记406，两者数值之和，即△L=△L1+△L2，设置宽度余量与长度余量的目的是在考虑设计规则检查的情况下，减少影响修正系数的因素，使计算结果更准确；本发明实施例中影响修正系数的因素是给电阻加保护环，电阻版图400所对应的设计，计算栅型电阻对应的理想面积Aa=（L+△L）*(W+△W)*misfactor；电阻版图400所对应的设计，根据工艺特点和电路特点输入栅型电阻的修正系数ka=1.1，其中1.1为栅型电阻的面积修正系数；电阻版图400所对应的设计，计算栅型电阻对应的预估面积A1a，预估面积的计算公式为：A1a=Aa*ka；电阻版图400所对应的设计，计算子电路Y的预估面积Am，即子电路内各个器件的预估面积的总和，Am=Ʃ A1a；电阻版图400所对应的设计，计算模拟电路S的版图面积A，等于电路各个子电路的预估面积的总和，A=Am。
如图5所示，为本发明具体实施例的预估模拟电路版图面积方法Perl程序图，通过Perl编程语言实现的；该预估模拟电路版图面积方法，具体步骤包括：
1）开始程序；
2）获取模拟电路图；
3）将模拟电路图转成模拟电路网表并输出；
4）计算预估模拟电路S版图面积；
5）判断模拟电路S是否调用了子电路Y？
6）若是模拟电路S没有调用了子电路Y:
6.1）提取模拟电路网表中的电阻相对应的宽度W和长度L和器件个数misfactor；
6.2）输入电阻宽度余量ΔW和长度余量ΔL：ΔW=0.4um, ΔL=1.3um；
6.3）计算电阻理想面积Aa=(W+ΔW)* (L+ΔL)*misfactor；
6.4）输入电阻修正系数ka=1.1；
6.5）计算电阻预估面积Aa0=Aa*ka；
6.6）求和电阻预估面积Aa0t=ƩAa0，此面积就是预估模拟电路S的版图面积；
7）若是模拟电路S有调用了子电路Y且子电路Y没有调用下一级电路：
分成两步骤，步骤一是提取与子电路Y同级层的电阻预估面积：
7.1.1）提取模拟电路网表中的电阻相对应的宽度W和长度L和器件个数misfactor；
7.1.2）输入电阻宽度余量ΔW和长度余量ΔL：ΔW=0.4um, ΔL=1.3um；
7.1.3）计算电阻理想面积Aa=(W+ΔW)* (L+ΔL)*misfactor；
7.1.4）输入电阻修正系数ka=1.1；
7.1.5）计算电阻预估面积Aa1=Aa*ka；
步骤二是提取子电路Y的电阻预估面积：
7.2.1）提取模拟电路网表中的电阻相对应的宽度W和长度L和器件个数misfactor；
7.2.2）输入电阻宽度余量ΔW和长度余量ΔL：ΔW=0.4um, ΔL=1.3um；
7.2.3）计算电阻理想面积Aa=(W+ΔW)* (L+ΔL)*misfactor；
7.2.4）输入电阻修正系数ka=1.1；
7.2.5）计算电阻预估面积Aa2=Aa*ka；
7.2.6）求和电阻预估面积Aa1t=ƩAa1+Ʃ Aa2，此面积就是预估电路S的版图面积；
8）结束程序。
以上已针对类型器件电阻，作为具体实施例来说明本发明，针对该发明思路的其他拓展例如，同样方式对其他类型器件，例如，晶体管、电容、三极管等的预估版图面积的方法，故凡依本发明的概念与精神所为之均等变化或修饰，均应包括于本发明的权利要求书的范围内。

Claims (2)

1.一种快速预估模拟电路版图面积的系统，所述系统包括处理器和存储器，其特征在于，
所述存储器连接处理器，用于存储程序；
所述处理器，用于执行程序，包括用于进行以下操作的指令：
1）开始；
2）获取模拟电路图；
3）将模拟电路图转成模拟电路网表并输出；
4）提取模拟电路网表中各个器件相对应的长度、宽度和器件个数；
5）按照器件类型分类；
6）根据工艺特点和器件类型，设置器件相对应的长度余量和宽度余量；
7）计算各个器件分别对应的理想面积；
8）根据工艺特点和模拟电路特点设定各类型器件的修正系数；
9）计算各个器件分别对应的预估面积；
10）计算各类型器件各自的预估总面积；
11）计算模拟电路的版图面积；
12）结束程序。
2.一种快速预估模拟电路版图面积的方法，通过处理器和存储器实现，其特征在于，所述存储器连接处理器，用于存储程序；所述处理器，用于执行程序，所述方法包括如下步骤：
1）开始；
2）获取模拟电路图；
3）将模拟电路图转成模拟电路网表并输出；
4）提取模拟电路网表中各个器件相对应的长度、宽度和器件个数；
5）按照器件类型分类；
6）根据工艺特点和器件类型，设置器件相对应的长度余量和宽度余量；
7）计算各个器件分别对应的理想面积；
8）根据工艺特点和模拟电路特点设定各类型器件的修正系数；
9）计算各个器件分别对应的预估面积；
10）计算各类型器件各自的预估总面积；
11）计算模拟电路的版图面积；
12）结束程序。
CN201610398408.8A 2016-06-07 2016-06-07 一种快速预估模拟电路版图面积的系统和方法 Active CN107480311B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610398408.8A CN107480311B (zh) 2016-06-07 2016-06-07 一种快速预估模拟电路版图面积的系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610398408.8A CN107480311B (zh) 2016-06-07 2016-06-07 一种快速预估模拟电路版图面积的系统和方法

Publications (2)

Publication Number Publication Date
CN107480311A true CN107480311A (zh) 2017-12-15
CN107480311B CN107480311B (zh) 2022-11-22

Family

ID=60593292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610398408.8A Active CN107480311B (zh) 2016-06-07 2016-06-07 一种快速预估模拟电路版图面积的系统和方法

Country Status (1)

Country Link
CN (1) CN107480311B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765836B (zh) * 2020-11-05 2022-05-21 聯發科技股份有限公司 用於類比電路尺寸調整之方法及裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024337A1 (en) * 2006-07-25 2008-01-31 Stefano Marsili DC-offset correction circuit for a communication system and method of correcting a DC-offset in a communication system
CN103268380A (zh) * 2013-05-24 2013-08-28 中国兵器工业集团第二一四研究所苏州研发中心 一种提高布图效率的模拟集成电路版图的设计方法
CN103559364A (zh) * 2013-11-13 2014-02-05 中国科学院微电子研究所 提取芯片版图的版图图形特征的方法及cmp仿真方法
CN105574245A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 高效率模拟电路版图设计流程方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024337A1 (en) * 2006-07-25 2008-01-31 Stefano Marsili DC-offset correction circuit for a communication system and method of correcting a DC-offset in a communication system
CN103268380A (zh) * 2013-05-24 2013-08-28 中国兵器工业集团第二一四研究所苏州研发中心 一种提高布图效率的模拟集成电路版图的设计方法
CN103559364A (zh) * 2013-11-13 2014-02-05 中国科学院微电子研究所 提取芯片版图的版图图形特征的方法及cmp仿真方法
CN105574245A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 高效率模拟电路版图设计流程方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765836B (zh) * 2020-11-05 2022-05-21 聯發科技股份有限公司 用於類比電路尺寸調整之方法及裝置

Also Published As

Publication number Publication date
CN107480311B (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
KR102402673B1 (ko) Beol의 공정 변이를 고려하여 집적 회로를 설계하기 위한 컴퓨터 구현 방법 및 컴퓨팅 시스템
US10318290B2 (en) Merged floating point operation using a modebit
CN104035747B (zh) 用于并行计算的方法和装置
CN106599454B (zh) 一种基于Petri网的多阶段任务系统故障行为建模方法
EP4100861A1 (en) Unified material-to-systems simulation and verification for semiconductor design and manufacturing
US8225269B2 (en) Technique for generating an analysis equation
US8010930B2 (en) Extracting consistent compact model parameters for related devices
CN106682275B (zh) 工业厂房结构建模的荷载处理方法和装置
JP2008242713A (ja) 消費電力解析プログラム及び方法
CN107480311A (zh) 一种快速预估模拟电路版图面积的系统和方法
US7409650B2 (en) Low power consumption designing method of semiconductor integrated circuit
CN110968978B (zh) 一种mom电容值的实现方法
US7043708B2 (en) Intelligent crosstalk delay estimator for integrated circuit design flow
EP2899653A1 (en) Method, system and computer program product for characterizing the variability of an integrated circuit design
JP5146087B2 (ja) 消費電力見積方法、回路設計支援装置及びプログラム
US9355207B2 (en) Performing static timing analysis in the presence of instance-based systematic variations
JP2008204350A (ja) 電力消費見積もりシステムおよび電力消費見積もり方法
CN102314530B (zh) 一种交互式层次短路跟踪及动态调试方法
US9665673B2 (en) Input capacitance modeling for circuit performance
US20090222784A1 (en) Design method estimating signal delay time with netlist in light of terminal line in macro, and program
US9298868B2 (en) Hierarchical pushdown of cells and nets to any logical depth
CN111177836B (zh) 海洋工程设计数据的获取方法、系统、介质及设备
CN117077590A (zh) 电路的仿真和验证
JP4764687B2 (ja) 設計支援システム及び情報処理方法
JP2016014950A (ja) 回路設計支援装置及び回路設計支援方法及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100083 18 floor, West Tower, block D, Tongfang science and Technology Plaza, 1 Wang Zhuang Road, Wudaokou, Haidian District, Beijing.

Applicant after: ZIGUANG TONGXIN MICROELECTRONICS CO.,LTD.

Address before: 100083 18 floor, West Tower, block D, Tongfang science and Technology Plaza, 1 Wang Zhuang Road, Wudaokou, Haidian District, Beijing.

Applicant before: BEIJING TONGFANG MICROELECTRONICS Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant