CN107291966B - 化学机械抛光仿真的方法和装置 - Google Patents

化学机械抛光仿真的方法和装置 Download PDF

Info

Publication number
CN107291966B
CN107291966B CN201610221234.8A CN201610221234A CN107291966B CN 107291966 B CN107291966 B CN 107291966B CN 201610221234 A CN201610221234 A CN 201610221234A CN 107291966 B CN107291966 B CN 107291966B
Authority
CN
China
Prior art keywords
grid
sub
initial
pattern
graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610221234.8A
Other languages
English (en)
Other versions
CN107291966A (zh
Inventor
刘正方
李雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610221234.8A priority Critical patent/CN107291966B/zh
Priority to EP17164955.1A priority patent/EP3232347A3/en
Priority to US15/482,880 priority patent/US10496785B2/en
Publication of CN107291966A publication Critical patent/CN107291966A/zh
Application granted granted Critical
Publication of CN107291966B publication Critical patent/CN107291966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/10—Geometric CAD
    • G06F30/17—Mechanical parametric or variational design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Operations Research (AREA)
  • Probability & Statistics with Applications (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)

Abstract

一种化学机械抛光仿真的方法和装置，其中，所述CMP仿真的方法包括：输入芯片版图，芯片版图包括多个图形；将芯片版图划分初始网格，初始网格包括多个子网格，计算初始网格的图形特征；对初始网格进行移位，产生移位网格，计算初始网格和移位网格的平均图形特征；根据初始网格的图形特征，进行CMP仿真，对芯片版图上存在的第一热点进行定位；根据所述平均图形特征以及定位的第一热点，对初始网格的图形特征进行修正，产生优化网格的图形特征；根据优化网格的图形特征，进行CMP仿真，对芯片版图上存在的第二热点进行定位。本发明实施例的方法，考虑到近邻子网格间的长程关联效应，减少了错误热点的预测数量，提高了CMP仿真的准确性。

Description

化学机械抛光仿真的方法和装置
技术领域
本发明涉及化学机械抛光技术领域，尤其涉及一种化学机械抛光仿真的方法和装置。
背景技术
化学机械抛光(Chemical Mechanical Polishing，CMP)是目前半导体加工技术中的主流平坦化工艺，通过化学研磨料与机械抛光相结合的方法，达到使晶圆表面平坦化的目的。其机理大致为，研磨垫上有大量含有石英砂磨料颗粒的研磨液，晶圆表面材料尤其是有凸起部位的表面材料，与研磨液发生化学反应，生成一层相对容易去除的表面层，该表面层在磨料颗粒的压力作用下以及与研磨垫的相对运动中被机械地磨掉，从使晶圆表面变得平坦。
由于CMP工艺具有化学反应和物理去除等的交互作用，影响CMP工艺的因素非常复杂，包括研磨粒子大小、研磨垫性质、研磨液成分、下压力、研磨垫与晶圆相对速度等，都会对CMP工艺后，芯片表面的形貌产生重要影响，从而无法达到理想的平坦化程度。
为了降低工艺开发成本，需要对CMP工艺后芯片表面的形貌进行合理的预测，预测出芯片表面可能存在的热点，所谓热点即芯片表面的图形厚度超出预定厚度范围的点，或者芯片表面的图形表面的高度与基准面的高度之差超过预定高度范围的点，包括微观上凸起或者凹陷于芯片表面的点。热点的存在会引起CMP工艺后材质残留导致的线路短接、硅片表面高低差超出光刻工艺窗口导致的图形桥接、硅片电性测试的电阻电容值超规范等问题。CMP工艺后芯片表面形貌的预测通常通过CMP仿真软件来实现。
现有技术中，CMP工艺后芯片表面形貌的预测流程大致为：先进行芯片版图的输入、将芯片版图进行一次网格划分、计算网格的图形特征、然后将网格的图形特征作为参数代入CMP仿真软件中进行工艺仿真、最后输出热点。
然而，利用上述方法对CMP仿真工艺后芯片表面形貌的预测结果往往并不准确，会输出一些错误的热点。
发明内容
本发明解决的技术问题是提供一种化学机械抛光仿真的方法和装置，以提高CMP仿真的准确性。
为解决上述技术问题，本发明实施例提供一种化学机械抛光仿真的方法和装置，其中，所述化学机械抛光仿真的方法包括：输入芯片版图，所述芯片版图包括多个图形；将所述芯片版图划分初始网格，所述初始网格包括多个子网格，计算所述初始网格的图形特征；对初始网格进行移位，产生移位网格，计算所述初始网格和移位网格的平均图形特征；根据所述初始网格的图形特征，进行CMP仿真，对所述芯片版图上存在的第一热点进行定位；根据所述平均图形特征以及定位的所述第一热点，对所述初始网格的图形特征进行修正，产生优化网格的图形特征；根据所述优化网格的图形特征，进行CMP仿真，对所述芯片版图上存在的第二热点进行定位。
可选地，所述芯片包括图形和介质层，所述第一热点或者第二热点定义为：CMP仿真后，所述芯片上图形高度与基准面的高度之差超过200埃的位置；其中，所述基准面的高度为所述图形的顶表面与介质层的顶表面的高度平均值。
可选地，所述第一热点或者第二热点定义为：CMP仿真后，所述芯片上图形厚度与标准图形厚度之差，超过标准图形厚度的10％的位置；其中，所述标准图形厚度为预设值，所述预设值可以根据经验值确定。
可选地，将所述芯片版图沿第一方向与第二方向划分为形状与尺寸均相同的若干子网格，形成初始网格，所述子网格沿第一方向与第二方向的尺寸分别为Di与Dj，对初始网格进行移位，产生移位网格的方法包括：将所述初始网格沿第一方向平移Di/n，得到第一移位网格；将所述初始网格沿第二方向平移Dj/n，得到第二移位网格；将所述初始网格沿第一方向平移Di/n，再沿第二方向平移Dj/n，得到第三移位网格，其中n为正数。
可选地，计算所述初始网格与移位网格的平均图形特征的方法包括：分别计算所述第一移位网格、第二移位网格以及第三移位网格的图形特征；采用加权平均法计算所述初始网格、第一移位网格、第二移位网格以及第三移位网格的平均图形特征。
可选地，计算所述初始网格的图形特征包括分别计算每个子网格的图形密度、图形线宽以及图形周长。
可选地，将所述芯片版图沿第一方向与第二方向划分为形状与尺寸均相同的若干子网格，形成初始网格，所述初始网格沿第一方向的子网格数目为N，沿第二方向的子网格数目为M，子网格(i，j)表示所述子网格为沿第一方向的第i子网格以及沿第二方向的第j子网格，1≤i≤N，1≤j≤M，且i，j均为正整数，子网格(i，j)包含的图形数目为T，计算所述初始网格的图形特征的方法包括：计算子网格(i，j)的图形密度：
Figure BDA0000962435720000031
dt＝St/(Di×Dj)，其中St为子网格(i，j)内第t图形(1≤t≤T且t为正整数)的面积，Di×Dj为所述子网格(i，j)的面积，dt为子网格(i，j)内第t图形的密度；计算子网格(i，j)的图形线宽：
Figure BDA0000962435720000032
其中wt为子网格(i，j)内第t图形的线宽，St为子网格(i，j)内第t图形的面积；计算子网格(i，j)的图形周长：
Figure BDA0000962435720000033
其中pt为子网格(i，j)内第t图形的周长，即所述第t图形位于子网格(i，j)之内的所有边长之和，不包括第t图形位于子网格(i，j)之外或子网格(i，j)边界上的边长；通过将i从1至N逐次取值，j从1至M逐次取值，计算所述初始网格中每个子网格(i，j)的图形密度dij、图形线宽wij、以及图形周长pij，从而获得所述初始网格的图形特征。
可选地，所述子网格(i，j)内第t图形为矩形，计算所述第t图形的线宽wt的方法为：计算所述矩形的宽度。
可选地，所述子网格(i，j)内第t图形为不规则图形，计算所述第t图形的线宽wt的方法为：将所述第t图形分割为若干子图形，所述子图形均为矩形；计算每个子图形的线宽；计算所述第t图形的线宽
Figure BDA0000962435720000034
其中Q为第t图形被分割成的子图形的数目，wtq为第t图形被分割成的第q子图形的线宽，Stq为子网格(i，j)内第q子图形的面积。
可选地，根据初始网格的图形特征，进行CMP仿真，对所述芯片版图上存在的第一热点进行定位的方法，包括：选取CMP仿真模型，将所述初始网格中每个子网格的图形密度dij、图形线宽wij、以及图形周长pij作为所述CMP仿真模型的参数输入，进行CMP仿真，对所述芯片版图上存在的第一热点进行定位。
可选地，根据所述平均图形特征以及定位的所述第一热点，对初始网格的图形特征进行修正，产生优化网格的图形特征的方法包括：对初始网格中第一热点所在的子网格的图形特征用所述平均图形特征来代替，除第一热点所在的子网格以外的初始网格的图形特征保持不变。
可选地，根据优化网格的图形特征，进行CMP仿真，对所述芯片版图进行第二热点定位的方法，包括：选取CMP仿真模型，将所述优化网格的图形特征作为所述CMP仿真模型的参数输入，进行CMP仿真，对所述芯片版图上存在的第二热点进行定位。
相应地，本发明实施例还提供一种化学机械抛光仿真的装置，包括：芯片版图输入模块，用于输入芯片版图，所述芯片版图包括多个图形；初始网格数据模块，用于将所述芯片版图划分初始网格，所述初始网格包括多个子网格，并计算所述初始网格的图形特征；热点定位模块，用于根据所述初始网格的图形特征，进行CMP仿真，对所述芯片版图上存在的第一热点进行定位；移位网格数据模块，用于对初始网格进行移位，产生移位网格，并计算所述初始网格与移位网格的平均图形特征；网格图形特征优化模块，用于根据所述平均图形特征、以及定位的所述第一热点，对所述初始网格的图形特征进行修正，产生优化网格的图形特征；其中，所述热点定位模块，还用于根据所述优化网格的图形特征，进行CMP仿真，对所述芯片版图上存在的第二热点进行定位。
可选地，所述芯片版图包括图形和介质层，所述第一热点或者第二热点定义为：CMP仿真后，所述芯片版图上图形高度与基准面的高度之差超过200埃的位置；其中，所述基准面的高度为所述图形的顶表面与介质层的顶表面的高度平均值。
可选地，所述第一热点或者第二热点定义为：CMP仿真后，所述芯片版图上图形厚度与标准图形厚度之差，超过标准图形厚度的10％的位置；其中，所述标准图形厚度为预设值，所述预设值可以根据经验值确定。
可选地，所述初始网格的图形特征包括每个子网格的图形密度、图形线宽以及图形周长。
可选地，所述移位网格数据模块，在对所述初始网格进行移位，产生移位网格之后，还包括：计算所述移位网格的图形特征；采用加权平均法计算所述初始网格与移位网格的平均图形特征。
可选地，所述网格图形特征优化模块对初始网格的图形特征进行修正，产生优化网格的图形特征的方法包括：将初始网格中第一热点所在的子网格的图形特征用所述初始网格与移位网格的平均图形特征来代替，除第一热点所在的子网格以外的初始网格的图形特征保持不变；所述第一热点所在的子网格的平均图形特征、与除第一热点所在的子网格以外的初始网格的图形特征，共同构成优化网格的图形特征。
可选地，所述装置还包括网格图形特征输出模块，用于将网格图形特征优化模块中产生的优化网格的图形特征输出到所述热点定位模块。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例的方法，对芯片版图进行划分得到初始网格，计算初始网格的图形特征，并通过CMP仿真进行第一热点定位；对初始网格进行移位得到移位网格，计算所述初始网格与移位网格的平均图形特征；然后根据所述平均图形特征对初始网格中第一热点所在的子网格的图形特征进行修正，产生优化网格的图形特征；最后根据所述优化网格的图形特征，通过CMP仿真进行第二热点定位。由于优化网格的图形特征考虑了初始网格的近邻子网格间的长程关联效应，相比于第一热点定位，所述第二热点定位减少了错误热点的预测数量，提高了CMP仿真的准确性。
进一步地，本发明实施例的方法，仅针对初始网格中第一热点所在的子网格的图形特征进行修正，而非将初始网格中所有子网格的图形特征都用平均图形特征来修正，一方面避免了初始网格的图形特征被整体修正后，引起硅片单点预测偏差、或整面硅片预测结果平均值改变等问题；另一方面避免引入新的热点而影响CMP仿真结果的准确性。
本发明实施例的装置，通过初始网格数据模块将所述芯片版图划分初始网格，并计算所述初始网格的图形特征，以及移位网格数据模块产生初始网格与移位网格的平均图形特征；通过热点定位模块进行CMP仿真，定位所述芯片版图上存在的第一热点；网格图形特征优化模块根据所述平均图形特征、以及定位的所述第一热点，对初始网格的图形特征进行修正，产生优化网格的图形特征；热点定位模块再根据优化网格的图形特征，进行CMP仿真以定位所述芯片版图上存在的第二热点。由于优化网格的图形特征考虑到了初始网格的近邻子网格间的长程关联效应，相比于第一热点定位，所述第二热点定位中减少了错误热点的预测数量，提高了CMP仿真的准确性。
附图说明
图1是本发明一个实施例的CMP仿真的方法的流程示意图；
图2是本发明一个实施例的初始网格的结构示意图；
图3是本发明一个实施例的初始网格的子网格所包含的图形的结构示意图；
图4至图6是本发明一个实施例的CMP仿真的方法中产生移位网格的方法示意图；
图7至图8是本发明一个实施例的CMP仿真的方法中计算初始网格与移位网格的平均图形特征的方法示意图；
图9是本发明一个实施例的CMP仿真的装置的功能模块图。
具体实施方式
本发明实施例提供一种化学机械抛光仿真的方法和装置，下面结合附图对本发明的实施例加以详细的说明。
图1是本发明一个实施例的CMP仿真的方法的流程示意图。
参考图1，执行步骤S11，输入芯片版图，所述芯片版图包括多个图形。
执行步骤S13，将芯片版图划分初始网格，所述初始网格包括多个子网格，计算所述初始网格的图形特征。
结合参考图2，图2是本发明一个实施例的初始网格的结构示意图。
将所述芯片版图沿第一方向x与第二方向y划分初始网格11，所述初始网格包括形状与尺寸均相同的若干子网格101。
具体地，在一个实施例中，所述芯片版图尺寸为1000μm×1000μm，分别沿第一方向x与第二方向y将所述芯片版图划分为50×50个形状与尺寸均相同的子网格，所述子网格101的尺寸为20μm×20μm，所述子网格101的尺寸小于或等于芯片版图的平坦化长度。
在其它实施例中，所述芯片版图也可被划分为若干形状或尺寸不相同的子网格作为初始网格，所述子网格的形状可以为矩形或者菱形。本发明对将芯片版图所划分成的子网格的形状与尺寸不作任何限制。
在一些实施例中，计算所述初始网格11的图形特征包括分别计算每个子网格的图形密度、图形线宽以及图形周长。
在其它实施例中，计算所述初始网格的图形特征还可以包括计算每个子网格的图形密度、图形线宽以及图形间距等。本发明对所述初始网格的图形特征所包含的内容不作限制，任何能够反映芯片版图上的图形信息的图形特征都落在本发明权利要求保护范围之内。
所述初始网格11沿第一方向x的子网格数目为N，沿第二方向y的子网格数目为M，子网格(i，j)表示所述子网格为沿第一方向x的第i子网格以及沿第二方向y的第j子网格，1≤i≤N，1≤j≤M，且i，j均为正整数。所述子网格(i，j)内包含的图形数目为T，计算所述初始网格11的图形特征的方法包括：
计算子网格(i，j)的图形密度：
Figure BDA0000962435720000071
dt＝St/(Di×Dj)，其中St为子网格(i，j)内第t图形(1≤t≤T且t为正整数)的面积，Di×Dj为所述子网格(i，j)的面积，dt为子网格(i，j)内第t图形的密度；
计算子网格(i，j)的图形线宽：
Figure BDA0000962435720000072
其中wt为子网格(i，j)内第t图形的线宽，St为子网格(i，j)内第t图形的面积；
计算子网格(i，j)的图形周长：
Figure BDA0000962435720000081
其中pt为子网格(i，j)内第t图形的周长，即所述第t图形位于子网格(i，j)之内的所有边长之和，不包括第t图形位于子网格(i，j)之外或子网格(i，j)边界上的边长；
通过将i从1至N逐次取值，j从1至M逐次取值，计算所述初始网格中每个子网格(i，j)的图形密度dij、图形线宽wij、以及图形周长pij，从而获得所述初始网格的图形特征。
在一些实施例中，所述子网格(i，j)内第t图形为矩形，计算所述第t图形的线宽wt的方法为：计算所述矩形的宽度。
在另一些实施例中，所述子网格(i，j)内第t图形为不规则图形，计算所述第t图形的线宽wt的方法为：将所述第t图形分割为若干子图形，每个子图形均为矩形；计算每个子图形的线宽；计算所述第t图形的线宽
Figure BDA0000962435720000082
其中Q为第t图形被分割成的子图形的数目，wtq为第t图形被分割成的第q子图形的线宽，Stq为第t图形被分割成的第q子图形的面积。
结合参考图3，图3是本发明一个实施例的初始网格的子网格所包含的图形的结构示意图。
在一个实施例中，所述初始网格21包含的子网格的数目为N×M＝900，其中N＝30，M＝30，计算所述初始网格11的图形特征的具体方法为：
计算所述初始网格21中子网格201，即子网格(1，1)的图形密度d11、图形线宽w11、以及图形周长p11。所述子网格201的面积为D1×D1，所述子网格201内包含有5个图形：第1图形2011、第二图形2012、第3图形2013、第4图形2014和第5图形2015，所述5个图形均为矩形。提取5个图形各自的周长、面积与线宽的信息，第1图形2011的周长为P1、面积为S1、线宽为W1；第2图形2012的周长为P2、面积为S2、线宽为W2；第3图形2013的周长为P3、面积为S3、线宽为W3；第4图形2014的周长为P4、面积为S4、线宽为W4；第5图形2015的周长为P5、面积为S5、线宽为W5。由于所述5个图形均为矩形，每个图形的线宽即为矩形的宽度。
所述子网格201的图形密度为：
Figure BDA0000962435720000083
dt＝St/(D1×D1)，图形线宽为：
Figure BDA0000962435720000091
图形周长为：
Figure BDA0000962435720000092
计算所述子网格(1，2)的图形密度d12、图形线宽w12、以及图形周长p12，计算所述子网格(1，3)的图形密度d13、图形线宽w13、以及图形周长p13，依次类推，……，直至计算所述子网格(30，30)的图形密度d3030、图形线宽w3030、以及图形周长p3030。计算所述初始网格21中的所有子网格，即总共计算30×30个子网格的图形密度、图形线宽、以及图形周长，从而获得所述初始网格21的图形特征。
需要说明的是，本发明实施例在计算所述初始网格21的图形特征时，对计算所述子网格(i，j)的先后顺序不作任何限制，只要完整计算所述初始网格21内包含的每个子网格(i，j)的图形密度dij、图形线宽wij、以及图形周长pij，均符合本发明实施例的精神，落入本发明权利要求所保护的范围之内。
继续参考图1，执行步S15，对初始网格进行移位，产生移位网格，计算所述初始网格与移位网格的平均图形特征。
在一些实施例中，将所述芯片版图沿第一方向与第二方向划分为形状与尺寸均相同的若干子网格，形成初始网格，所述子网格沿第一方向与第二方向的尺寸分别为Di与Dj，对初始网格进行移位，产生移位网格的方法包括：将所述初始网格沿第一方向平移Di/n，得到第一移位网格；将所述初始网格沿第二方向平移Dj/n，得到第二移位网格；将所述初始网格沿第一方向平移Di/n，再沿第二方向平移Dj/n，得到第三移位网格，其中n为正数。
计算所述初始网格与移位网格的平均图形特征的方法包括：分别计算所述第一移位网格、第二移位网格以及第三移位网格的图形特征；再采用加权平均法计算所述初始网格、第一移位网格、第二移位网格以及第三移位网格的平均图形特征。
参考图4至图6，图4至图6是本发明一个实施例的CMP仿真的方法中产生移位网格的方法示意图。
在一个具体实施例中，所述初始网格30包含形状与尺寸均相同的若干子网格，所述子网格301沿第一方向x与第二方向y的尺寸均为D1，产生移位网格的平移量Di/n中取n＝2，则对初始网格30进行移位，产生移位网格的方法为：将所述初始网格30沿第一方向x整体平移D1/2，得到第一移位网格31(如图4中虚线所示)；将所述初始网格30沿第二方向y整体平移D1/2，得到第二移位网格32(如图5中虚线所示)；将所述初始网格30沿第一方向x整体平移D1/2，再沿第二方向y整体平移D1/2得到第三移位网格33(如图6中虚线所示)。
计算所述初始网格30与移位网格的平均图形特征的方法为：分别计算所述第一移位网格31的图形特征、第二移位网格32的图形特征以及第三移位网格33的图形特征；再计算所述初始网格30、所述第一移位网格31、第二移位网格32及第三移位网格33的平均图形特征。
其中计算所述第一移位网格31的图形特征、第二移位网格32的图形特征以及第三移位网格33的图形特征包括分别计算：所述第一移位网格31的子网格(i，j)的图形密度d1ij、图形线宽w1ij、及图形周长p1ij；所述第二移位网格32的子网格(i，j)的图形密度d2ij、图形线宽w2ij、及图形周长p2ij；所述第三移位网格33的子网格(i，j)的图形密度d3ij、图形线宽w3ij、及图形周长p3ij；其中i从1至N逐次取值，j从1至M逐次取值，N为所述初始网格30沿第一方向x的子网格数目，M为所述初始网格30沿第二方向y的子网格数目。
计算所述第一移位网格31、第二移位网格32及第三移位网格33的图形密度d1ij、d2ij、及d3ij，图形线宽w1ij、w2ij、及w3ij，和图形周长p1ij、p2ij、及p3ij的方法与前述计算所述初始网格30的图形密度d0ij、图形线宽w0ij、及图形周长p0ij的方法类似，在此不再赘述。
所述初始网格30与移位网格的平均图形特征，可以采用加权平均法计算所述初始网格30、第一移位网格31、第二移位网格32、及第三移位网格33的平均图形特征获得。计算平均图形特征包括计算每个子网格(i，j)的平均图形密度
Figure BDA0000962435720000101
平均图形线宽
Figure BDA0000962435720000102
以及平均图形周长
Figure BDA0000962435720000103
具体计算方法为：
参考图7和图8，图中共示出了9个子网格，301表示初始网格30中的子网格(i，j)，311和312分别表示第一移位网格31的子网格(i，j)和子网格(i+1，j)，321和322分别表示第二移位网格32的子网格(i，j)和子网格(i，j+1)，331、332、333和334分别表示第三移位网格33的子网格(i，j)、子网格(i+1，j)、子网格(i，j+1)和子网格(i+1，j+1)。
子网格(i，j)的平均图形密度
Figure BDA0000962435720000111
Figure BDA0000962435720000112
Figure BDA0000962435720000113
其中，d0ij为子网格301的图形密度，d1ij和d1(i+1)j分别为子网格311和子网格312的图形密度，d2ij和d2i(j+1)分别为子网格321和子网格322的图形密度，d3ij、d3(i+1)j、d3i(j+1)和d3(i+1)(j+1)分别为子网格331、子网格332、子网格333和子网格334的图形密度；e0、e1、e2和e3为第一加权权重系数，分别表示所述初始网格30的子网格301、第一移位网格31的子网格311和312、第二移位网格32的子网格321和322、以及第三移位网格33的子网格331、332、333和334在计算所述平均图形密度
Figure BDA0000962435720000114
中所占的权重。
子网格(i，j)的平均图形线宽
Figure BDA0000962435720000115
Figure BDA0000962435720000116
Figure BDA0000962435720000117
其中，w0ij为子网格301的图形线宽，w1ij和w1(i+1)j分别为子网格311和子网格312的图形线宽，w2ij和w2i(j+1)分别为子网格321和子网格322的图形线宽，w3ij、w3(i+1)j、w3i(j+1)和w3(i+1)(j+1)分别为子网格331、子网格332、子网格333和子网格334的图形线宽；f0、f1、f2和f3为第二加权权重系数，分别表示所述初始网格30的子网格301、第一移位网格31的子网格311和312、第二移位网格32的子网格321和322、以及第三移位网格33的子网格331、332、333和334在计算所述平均图形线宽
Figure BDA0000962435720000118
中所占的权重。
子网格(i，j)的平均图形周长
Figure BDA0000962435720000119
Figure BDA00009624357200001110
Figure BDA00009624357200001111
其中，p0ij为子网格301的图形周长，w1ij和w1(i+1)j分别为子网格311和子网格312的图形周长，w2ij和w2i(j+1)分别为子网格321和子网格322的图形周长，w3ij、w3(i+1)j、w3i(j+1)和w3(i+1)(j+1)分别为子网格331、子网格332、子网格333和子网格334的图形周长；g0、g1、g2和g3为第三加权权重系数，分别表示所述初始网格30的子网格301、第一移位网格31的子网格311和312、第二移位网格32的子网格321和322、以及第三移位网格33的子网格331、332、333和334在计算所述平均图形周长
Figure BDA00009624357200001112
中所占的权重。
在一些实施例中，所述第一加权权重系数、第二加权权重系数、及第三加权权重系数可以通过最小二乘法拟合法计算得到。
在另一些实施例中，所述第一加权权重系数、第二加权权重系数、及第三加权权重系数还可以通过经验值确定，所述经验值可以通过CMP仿真的结果进行修正。
具体地，在一个实施例中，第一加权权重系数为：e0＝1、e1＝0.5、e2＝0.5、及e3＝0.25；第二加权权重系数为：f0＝1、f1＝0.5、f2＝0.5、及f3＝0.25；第三加权权重系数为：g0＝1、g1＝0.5、g2＝0.5、及g3＝0.25。
需要说明的是，将所述初始网格30进行移位分别得到第一移位网格31、第二移位网格32和第三移位网格33时，所述移位网格包含的子网格的数目保持不变，仍然是N×M个子网格。按照上述方法计算子网格(N，j)或者子网格(i，M)的平均图形特征时，会存在第一移位网格31无法提供子网格(N+1，j)的图形特征、第二移位网格32无法提供子网格(i，M+1)的图形特征以及第三移位网格33无法提供子网格(i，M+1)、子网格(N+1，j)和子网格(N+1，M+1)的图形特征的问题，其中1≤i≤N，1≤j≤M。
为解决这一问题，在一些实施例中，将所述第一移位网格31增加划分一列子网格(N+1，j)，其中1≤j≤M，即所述第一移位网格31包含的子网格的总数目为(N+1)×M；将所述第二移位网格32增加划分一行子网格(i，M+1),其中1≤i≤N，即所述第二移位网格32包含的子网格的总数目为N×(M+1)；将所述第三移位网格33增加划分一行子网格(i，M+1)及一列子网格(N+1，j)，其中1≤i≤(N+1)，1≤j≤(M+1)，即所述第三移位网格33包含的子网格的总数目为(N+1)×(M+1)。
由上可知，采用上述方法计算的所述子网格(i，j)的平均图形特征，实质上是将所述初始网格30中的子网格(i，j)与三个移位网格中与其有交集的8个子网格，进行了加权平均的结果。所述8个子网格包括第一移位网格31的子网格(i，j)和子网格(i+1，j)、第二移位网格32的子网格(i，j)和子网格(i，j+1)、第三移位网格33的子网格(i，j)、子网格(i+1，j)、子网格(i，j+1)和子网格(i+1，j+1)。因而所述平均图形特征反映了近邻子网格之间的长程关联效应。相比于初始网格的图形特征，所述平均图形特征能够更加完整准确地反映芯片表面的所有图形特征，避免了初始网格中，位于子网格边界上的图形因网格划分而导致的图形特征提取不准确的问题。
继续参考图1，执行步骤S17，根据所述初始网格的图形特征，进行CMP仿真，对所述芯片版图进行第一热点定位，具体方法为：
选取CMP仿真模型，将所述初始网格中每个子网格的图形密度dij、图形线宽wij、以及图形周长pij作为所述CMP仿真模型的参数输入，进行CMP仿真，对所述芯片版图上存在的第一热点进行定位。所述CMP仿真模型为根据工艺而建立的数学物理模型，能够真实地反映相应的工艺参数，并对设计版图的工艺结果进行仿真。
在一些实施例中，所述芯片包括图形和介质层，将CMP仿真后，所述芯片表面的图形高度与基准面的高度之差超过200埃的位置定义为第一热点。其中，所述基准面的高度为所述图形的顶表面与介质层的顶表面的高度平均值。
在另一些实施例中，所述芯片包括图形和介质层，将CMP仿真后，所述芯片表面的图形厚度与标准图形厚度之差，超过标准图形厚度的10％的位置定义为第一热点。其中，所述标准图形厚度为预设值，可根据经验值确定。
具体地，在一个实施例中，所述芯片上的图形为铜线，介质层为氧化硅，CMP仿真后，定义标准铜线厚度为1500埃，则将芯片上的铜线厚度在(1500±150)埃范围外的位置定义为第一热点。
需要说明的是，所述第一热点的定义方法可以有多种，并不局限于以上几种实施例的定义方法。所述第一热点的定义方法能够根据实际工艺的需要进行确定，可以是多种定义方法中的一种或者其任意组合。本发明对所述第一热点的定义方法不作限制。
参考图1，执行步骤S19，根据所述初始网格与移位网格的平均图形特征以及定位的所述第一热点，对所述初始网格的图形特征进行修正，产生优化网格的图形特征，具体方法为：对初始网格中第一热点所在的子网格的图形特征用所述平均图形特征来代替，除第一热点所在的子网格以外的初始网格的图形特征保持不变。
在一个实施例中，第一热点定位为初始网格中的子网格(g，h)，其中1≤g≤N，1≤h≤M且i、j均为正整数，则将初始网格中的子网格(g，h)的图形特征，包括图形密度dgh、图形线宽wgh、及图形周长pgh，用子网格(g，h)的平均图形特征包括平均图形密度
Figure BDA0000962435720000141
平均图形线宽
Figure BDA0000962435720000142
平均图形周长
Figure BDA0000962435720000143
来代替，而除第一热点所在的子网格以外的初始网格的子网格(n，m)的图形特征dnm、wnm、pgh(1≤n≤N，1≤m≤M，n、m均为正整数，且n≠g，m≠h)保持不变，于是所述子网格(g，h)的平均图形特征
Figure BDA0000962435720000144
及
Figure BDA0000962435720000145
和所述初始网格中除子网格(g，h)以外的子网格(n，m)的图形特征dnm、wnm、pgh共同构成了优化网格的图形特征。
参考图1，执行步骤S21，根据所述优化网格的图形特征，进行CMP仿真，对所述芯片版图上存在的第二热点进行定位。
进行第二热点定位的方法包括：选取CMP仿真模型，将所述优化网格的图形特征作为所述CMP仿真模型的参数输入，进行CMP仿真，对所述芯片版图上存在的第二热点进行定位。在一个实施例中，所述CMP仿真模型为根据工艺而建立的数学物理模型。进行第二热点定位的方法与进行第一热点定位的方法类似。
在一些实施例中，所述芯片包括图形和介质层，将CMP仿真后，所述芯片表面的图形高度与基准面的高度之差超过200埃的位置定义为第二热点。其中，所述基准面的高度为所述图形的顶表面与介质层的顶表面的高度平均值。
在另一些实施例中，所述芯片包括图形和介质层，将CMP仿真后，所述芯片表面的图形厚度与标准图形厚度之差，超过标准图形厚度的10％的位置定义为第二热点。其中，所述标准图形厚度为预设值，可根据经验值确定。
具体地，在一个实施例中，所述芯片上的图形为铜线，介质层为氧化硅，CMP仿真后，定义标准铜线厚度为1500埃，则将芯片上的铜线厚度在(1500±150)埃范围之外的位置定义为第二热点。
需要说明的是，所述第二热点的定义方法可以有多种，并不局限于以上几种实施例的定义方法。所述第二热点的定义方法能够根据实际工艺的需要进行确定，可以是多种定义方法中的一种或者其任意组合。本发明对所述第二热点的定义方法不作限制。
本发明实施例的方法采用所述初始网格与移位网格的平均图形特征，对所述初始网格中第一热点定位处的子网格的图形特征进行了修正，然后通过CMP仿真，对所述芯片版图上存在的第二热点进行定位。由于所述平均图形特征考虑了初始网格中邻近子网格的长程关联效应，所述平均图形特征能够更加准确地反映第一热点定位处的子网格的图形特征，从而减小了第二热点定位中错误热点的预测，提高了CMP仿真的准确率。
需要说明的是，这里仅对初始网格中第一热点定位处的子网格的图形特征进行修正，而不是将初始网格中所有子网格的图形特征都用平均图形特征来修正的原因在于，一方面可以避免初始网格的图形特征被整体修正后，引起硅片单点预测偏差、或整面硅片预测结果平均值改变等问题；另一方面，可以避免引入新的热点而影响CMP仿真结果的准确性。
相应地，本发明实施例还提供一种化学机械抛光仿真的装置。
图9是本发明一个实施例的CMP仿真的装置的功能模块图。
参考图9，所述CMP仿真的装置包括：芯片版图输入模块400，用于输入芯片版图，所述芯片版图包括多个图形；初始网格数据模块401，用于将所述芯片版图划分初始网格，所述初始网格包括多个子网格，并计算所述初始网格的图形特征；热点定位模块402，用于根据初始网格的图形特征，进行CMP仿真，对所述芯片版图上存在的第一热点进行定位；移位网格数据模块403，用于将初始网格进行移位，产生移位网格，并计算所述初始网格与移位网格的平均图形特征；网格图形特征优化模块404，用于根据所述平均图形特征、以及定位的所述第一热点，对初始网格的图形特征进行修正，产生优化网格的图形特征；其中，所述热点定位模块，还用于根据所述优化网格的图形特征，进行CMP仿真，对所述芯片版图上存在的第二热点进行定位。
在一些实施例中，所述芯片包括图形和介质层，所述第一热点或者第二热点的定义方法相同，都定义为：CMP仿真后，所述芯片上图形高度与基准面的高度之差超过200埃的位置；其中，所述基准面的高度为所述图形的顶表面与介质层的顶表面的高度平均值。
在另一些实施例中，所述第一热点或者第二热点定义为：CMP仿真后，所述芯片上图形厚度与标准图形厚度之差，超过标准图形厚度的10％的位置；其中，所述标准图形厚度为预设值，所述预设值可以根据经验值确定。
需要说明的是，所述第一热点或者第二热点的定义方法可以有多种，并不局限于以上几种实施例的定义方法。所述第一热点或者第二热点的定义方法能够根据实际工艺的需要进行确定，可以是多种定义方法中的一种或者其任意组合。本发明对所述第一热点或者第二热点的定义方法不作限制。
在一些实施例中，所述初始网格的图形特征包括每个子网格的图形密度、图形线宽以及图形周长这三种图形特征。在其它实施例中，所述初始网格的图形特征还可以包括图形密度、图形线宽以及图形间距等图形特征。本发明对所述初始网格的图形特征所包含的内容不作限制，任何能够反映芯片版图上的图形信息的图形特征都落在本发明权利要求保护范围之内。
在一些实施例中，所述移位网格数据模块，对初始网格进行移位，产生移位网格后，先计算所述移位网格的图形特征，再采用加权平均法计算所述初始网格、与移位网格的平均图形特征。
在一个实施例中，所述网格图形特征优化模块404对初始网格的图形特征进行修正，产生优化网格的图形特征的方法包括：将所述初始网格中第一热点所在的子网格的图形特征用所述平均图形特征来代替，除第一热点所在的子网格以外的初始网格的图形特征保持不变；所述第一热点所在的子网格的平均图形特征、与除第一热点所在的子网格以外的初始网格的图形特征，共同构成优化网格的图形特征。
在一些实施例中，所述CMP仿真的装置还包括网格图形特征输出模块405，用于将网格图形特征优化模块404中产生的优化网格的图形特征输出到所述热点定位模块402，所述热点定位模块402根据网格图形特征优化模块404输入的优化网格的图形特征，对所述芯片版图上存在的第二热点进行定位。
综上所述，本发明实施例的方法，对芯片版图进行划分得到初始网格，计算初始网格的图形特征，并通过CMP仿真进行第一热点定位；对初始网格进行移位得到移位网格，计算所述初始网格与移位网格的平均图形特征；然后根据所述平均图形特征对初始网格中第一热点所在的子网格的图形特征进行修正，产生优化网格的图形特征；最后根据所述优化网格的图形特征，通过CMP仿真进行第二热点定位。由于优化网格的图形特征考虑了初始网格的近邻子网格间的长程关联效应，相比于第一热点定位，所述第二热点定位减少了错误热点的预测数量，提高了CMP仿真的准确性。此外，本发明实施例的方法，仅针对初始网格中第一热点所在的子网格的图形特征进行修正，而非将初始网格中所有子网格的图形特征都用平均图形特征来修正，一方面避免了初始网格的图形特征被整体修正后，引起硅片单点预测偏差、或整面硅片预测结果平均值改变等问题；另一方面避免引入新的热点而影响CMP仿真结果的准确性。
本发明实施例的装置，通过初始网格数据模块将所述芯片版图划分初始网格，并计算所述初始网格的图形特征，以及移位网格数据模块产生初始网格与移位网格的平均图形特征；通过热点定位模块进行CMP仿真，定位所述芯片版图上存在的第一热点；网格图形特征优化模块根据所述平均图形特征、以及定位的所述第一热点，对初始网格的图形特征进行修正，产生优化网格的图形特征；热点定位模块再根据优化网格的图形特征，进行CMP仿真以定位所述芯片版图上存在的第二热点。由于优化网格的图形特征考虑到了初始网格的近邻子网格间的长程关联效应，相比于第一热点定位，所述第二热点定位中减少了错误热点的预测数量，提高了CMP仿真的准确性。
本领域技术人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种化学机械抛光仿真的方法，其特征在于，包括：
输入芯片版图，所述芯片版图包括多个图形；
将所述芯片版图划分初始网格，所述初始网格包括多个子网格，计算所述初始网格中每一个子网格的图形特征；
对初始网格进行移位，产生移位网格，计算所述初始网格中的每一个子网格和所述子网格移位后得到的对应子网格的平均图形特征；
根据所述初始网格中每一个子网格的图形特征，进行化学机械抛光仿真，对所述芯片版图上存在的第一热点进行定位；
根据所述平均图形特征以及定位的所述第一热点，对所述初始网格中每一个子网格的图形特征进行修正，产生优化网格的图形特征；
根据所述优化网格的图形特征，进行化学机械抛光仿真，对所述芯片版图上存在的第二热点进行定位；
将所述芯片版图沿第一方向与第二方向划分为形状与尺寸均相同的若干子网格，形成初始网格，所述子网格沿第一方向与第二方向的尺寸分别为Di与Dj，对初始网格进行移位，产生移位网格的方法包括：将所述初始网格沿第一方向平移Di/n，得到第一移位网格；将所述初始网格沿第二方向平移Dj/n，得到第二移位网格；将所述初始网格沿第一方向平移Di/n，再沿第二方向平移Dj/n，得到第三移位网格，其中n为正数。
2.如权利要求1所述的化学机械抛光仿真的方法，其特征在于，所述芯片版图包括图形和介质层，所述第一热点或者第二热点定义为：化学机械抛光仿真后，所述芯片版图上图形高度与基准面的高度之差超过200埃的位置；其中，所述基准面的高度为所述图形的顶表面与介质层的顶表面的高度平均值。
3.如权利要求1所述的化学机械抛光仿真的方法，其特征在于，所述第一热点或者第二热点定义为：化学机械抛光仿真后，所述芯片版图上图形厚度与标准图形厚度之差，超过标准图形厚度的10％的位置；其中，所述标准图形厚度为预设值，所述预设值可以根据经验值确定。
4.如权利要求1所述的化学机械抛光仿真的方法，其特征在于，计算所述初始网格中的每一个子网格和所述子网格移位后得到的对应子网格的平均图形特征的方法包括：
分别计算所述第一移位网格、第二移位网格以及第三移位网格的图形特征；
采用加权平均法计算所述初始网格、第一移位网格、第二移位网格以及第三移位网格的平均图形特征。
5.如权利要求1所述的化学机械抛光仿真的方法，其特征在于，计算所述初始网格中每一个子网格的图形特征包括分别计算每个子网格的图形密度、图形线宽以及图形周长。
6.如权利要求5所述的化学机械抛光仿真的方法，其特征在于，将所述芯片版图沿第一方向与第二方向划分为形状与尺寸均相同的若干子网格，形成初始网格，所述初始网格沿第一方向的子网格数目为N，沿第二方向的子网格数目为M，子网格(i，j)表示所述子网格为沿第一方向的第i子网格以及沿第二方向的第j子网格，1≤i≤N，1≤j≤M，且i，j均为正整数，子网格(i，j)包含的图形数目为T，计算所述初始网格的图形特征的方法包括：
计算子网格(i，j)的图形密度：
Figure FDA0002573180280000021
dt＝St/(Di×Dj)，其中St为子网格(i，j)内第t图形(1≤t≤T且t为正整数)的面积，Di×Dj为所述子网格(i，j)的面积，dt为子网格(i，j)内第t图形的密度；
计算子网格(i，j)的图形线宽：
Figure FDA0002573180280000022
其中wt为子网格(i，j)内第t图形的线宽，St为子网格(i，j)内第t图形的面积；
计算子网格(i，j)的图形周长：
Figure FDA0002573180280000023
其中pt为子网格(i，j)内第t图形的周长，即所述第t图形位于子网格(i，j)之内的所有边长之和，不包括第t图形位于子网格(i，j)之外或子网格(i，j)边界上的边长；
通过将i从1至N逐次取值，j从1至M逐次取值，计算所述初始网格中每个子网格(i，j)的图形密度dij、图形线宽wij、以及图形周长pij，从而获得所述初始网格的图形特征。
7.如权利要求6所述的化学机械抛光仿真的方法，其特征在于，所述子网格(i，j)内第t图形为矩形，计算所述第t图形的线宽wt的方法为：计算所述矩形的宽度。
8.如权利要求6或7所述的化学机械抛光仿真的方法，其特征在于，所述子网格(i，j)内第t图形为不规则图形，计算所述第t图形的线宽wt的方法为：
将所述第t图形分割为若干子图形，所述子图形均为矩形；
计算每个子图形的线宽；
计算所述第t图形的线宽
Figure FDA0002573180280000031
其中Q为第t图形被分割成的子图形的数目，wtq为第t图形被分割成的第q子图形的线宽，Stq为子网格(i，j)内第q子图形的面积。
9.如权利要求6所述的化学机械抛光仿真的方法，其特征在于，根据初始网格中每一个子网格的图形特征，进行化学机械抛光仿真，对所述芯片版图上存在的第一热点进行定位的方法，包括：选取化学机械抛光仿真模型，将所述初始网格中每个子网格的图形密度dij、图形线宽wij、以及图形周长pij作为所述化学机械抛光仿真模型的参数输入，进行化学机械抛光仿真，对所述芯片版图上存在的第一热点进行定位。
10.如权利要求1所述的化学机械抛光仿真的方法，其特征在于，根据所述平均图形特征以及定位的所述第一热点，对初始网格中每一个子网格的图形特征进行修正，产生优化网格的图形特征的方法包括：对初始网格中第一热点所在的子网格的图形特征用所述平均图形特征来代替，除第一热点所在的子网格以外的初始网格的图形特征保持不变。
11.如权利要求1所述的化学机械抛光仿真的方法，其特征在于，根据优化网格的图形特征，进行化学机械抛光仿真，对所述芯片版图进行第二热点定位的方法，包括：选取化学机械抛光仿真模型，将所述优化网格的图形特征作为所述化学机械抛光仿真模型的参数输入，进行化学机械抛光仿真，对所述芯片版图上存在的第二热点进行定位。
12.一种化学机械抛光仿真的装置，其特征在于，包括：
芯片版图输入模块，用于输入芯片版图，所述芯片版图包括多个图形；
初始网格数据模块，用于将所述芯片版图划分初始网格，所述初始网格包括多个子网格，并计算所述初始网格中每一个子网格的图形特征；
热点定位模块，用于根据所述初始网格中每一个子网格的图形特征，进行化学机械抛光仿真，对所述芯片版图上存在的第一热点进行定位；
移位网格数据模块，用于对初始网格进行移位，产生移位网格，并计算所述初始网格中的每一个子网格和所述子网格移位后得到的对应子网格的平均图形特征；
网格图形特征优化模块，用于根据所述平均图形特征、以及定位的所述第一热点，对所述初始网格中每一个子网格的图形特征进行修正，产生优化网格的图形特征；
其中，所述热点定位模块，还用于根据所述优化网格的图形特征，进行化学机械抛光仿真，对所述芯片版图上存在的第二热点进行定位；
所述芯片版图沿第一方向与第二方向划分为形状与尺寸均相同的若干子网格，形成初始网格，所述子网格沿第一方向与第二方向的尺寸分别为Di与Dj，对初始网格进行移位，产生移位网格的方法包括：将所述初始网格沿第一方向平移Di/n，得到第一移位网格；将所述初始网格沿第二方向平移Dj/n，得到第二移位网格；将所述初始网格沿第一方向平移Di/n，再沿第二方向平移Dj/n，得到第三移位网格，其中n为正数。
13.如权利要求12所述的化学机械抛光仿真的装置，其特征在于，所述芯片版图包括图形和介质层，所述第一热点或者第二热点定义为：化学机械抛光仿真后，所述芯片版图上图形高度与基准面的高度之差超过200埃的位置；其中，所述基准面的高度为所述图形的顶表面与介质层的顶表面的高度平均值。
14.如权利要求12所述的化学机械抛光仿真的装置，其特征在于，所述第一热点或者第二热点定义为：化学机械抛光仿真后，所述芯片版图上图形厚度与标准图形厚度之差，超过标准图形厚度的10％的位置；其中，所述标准图形厚度为预设值，所述预设值可以根据经验值确定。
15.如权利要求12所述的化学机械抛光仿真的装置，其特征在于，所述初始网格中每一个子网格 的图形特征包括每个子网格的图形密度、图形线宽以及图形周长。
16.如权利要求12所述的化学机械抛光仿真的装置，其特征在于，所述移位网格数据模块，在对所述初始网格进行移位，产生移位网格之后，还包括：
计算所述移位网格的图形特征；
采用加权平均法计算所述初始网格与移位网格的平均图形特征。
17.如权利要求12所述的化学机械抛光仿真的装置，其特征在于，所述网格图形特征优化模块对初始网格中每一个子网格的图形特征进行修正，产生优化网格的图形特征的方法包括：将初始网格中第一热点所在的子网格的图形特征用所述初始网格与移位网格的平均图形特征来代替，除第一热点所在的子网格以外的初始网格的图形特征保持不变；所述第一热点所在的子网格的平均图形特征、与除第一热点所在的子网格以外的初始网格的图形特征，共同构成优化网格的图形特征。
18.如权利要求12所述的化学机械抛光仿真的装置，其特征在于，所述装置还包括网格图形特征输出模块，用于将网格图形特征优化模块中产生的优化网格的图形特征输出到所述热点定位模块。
CN201610221234.8A 2016-04-11 2016-04-11 化学机械抛光仿真的方法和装置 Active CN107291966B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610221234.8A CN107291966B (zh) 2016-04-11 2016-04-11 化学机械抛光仿真的方法和装置
EP17164955.1A EP3232347A3 (en) 2016-04-11 2017-04-05 Chemical mechanical polishing simulation methods and simulation devices thereof
US15/482,880 US10496785B2 (en) 2016-04-11 2017-04-10 Chemical mechanical polishing simulation methods and simulation devices thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610221234.8A CN107291966B (zh) 2016-04-11 2016-04-11 化学机械抛光仿真的方法和装置

Publications (2)

Publication Number Publication Date
CN107291966A CN107291966A (zh) 2017-10-24
CN107291966B true CN107291966B (zh) 2020-11-03

Family

ID=58714881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610221234.8A Active CN107291966B (zh) 2016-04-11 2016-04-11 化学机械抛光仿真的方法和装置

Country Status (3)

Country Link
US (1) US10496785B2 (zh)
EP (1) EP3232347A3 (zh)
CN (1) CN107291966B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106294936B (zh) * 2016-07-28 2019-10-22 上海华力微电子有限公司 一种化学机械研磨模拟方法
CN112102346B (zh) * 2020-09-25 2024-02-02 上海华力微电子有限公司 提高版图边缘格点的预测准确率的方法
CN112331561B (zh) * 2020-11-20 2024-04-26 上海华力集成电路制造有限公司 提高化学机械研磨良率的方法
CN112926282B (zh) * 2021-03-25 2024-03-01 中国科学院微电子研究所 一种电子设计自动化eda仿真方法及装置
CN117634101B (zh) * 2024-01-26 2024-06-25 杭州广立微电子股份有限公司 芯片表面形态确定方法、装置、计算机设备和存储介质
CN117933175B (zh) * 2024-03-25 2024-07-30 杭州广立微电子股份有限公司 版图等效线宽的计算方法、装置、电子装置和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484300B1 (en) * 1999-06-21 2002-11-19 Samsung Electronics Co., Ltd. Systems, methods and computer program products for obtaining an effective pattern density of a layer in an integrated circuit, and for simulating a chemical-mechanical polishing process using the same
CN102508981A (zh) * 2011-11-25 2012-06-20 中国科学院微电子研究所 一种加速cmp仿真的方法和装置
CN103544331A (zh) * 2012-07-16 2014-01-29 复旦大学 一种基于cmp仿真模型的哑元综合优化方法
CN103559364A (zh) * 2013-11-13 2014-02-05 中国科学院微电子研究所 提取芯片版图的版图图形特征的方法及cmp仿真方法
CN104077460A (zh) * 2014-07-18 2014-10-01 中国科学院微电子研究所 化学机械抛光方法及芯片版图等效特征参数提取方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7509622B2 (en) * 2006-04-17 2009-03-24 Synopsys, Inc. Dummy filling technique for improved planarization of chip surface topography
TW200907733A (en) * 2007-06-27 2009-02-16 Cadence Design Systems Inc Robust design using manufacturability models
US9372951B2 (en) * 2013-11-20 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device design methods and conductive bump pattern enhancement methods
US20160162626A1 (en) * 2014-12-01 2016-06-09 Globalfoundries Inc. Lithography process window prediction based on design data
US20160155722A1 (en) * 2014-12-02 2016-06-02 Glenn J. Leedy Vertical system integration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484300B1 (en) * 1999-06-21 2002-11-19 Samsung Electronics Co., Ltd. Systems, methods and computer program products for obtaining an effective pattern density of a layer in an integrated circuit, and for simulating a chemical-mechanical polishing process using the same
CN102508981A (zh) * 2011-11-25 2012-06-20 中国科学院微电子研究所 一种加速cmp仿真的方法和装置
CN103544331A (zh) * 2012-07-16 2014-01-29 复旦大学 一种基于cmp仿真模型的哑元综合优化方法
CN103559364A (zh) * 2013-11-13 2014-02-05 中国科学院微电子研究所 提取芯片版图的版图图形特征的方法及cmp仿真方法
CN104077460A (zh) * 2014-07-18 2014-10-01 中国科学院微电子研究所 化学机械抛光方法及芯片版图等效特征参数提取方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHAMPS (CHemicAl-Mechanical Planarization Simulator);Yoo-Hyon Kim等;《Simulation and semiconductor processes and devices 2000》;20000906;123-126 *
Hotspot Prevention Using CMP Model in Design Implementation Flow;Norma Rodriguez等;《9th international symposium on quality electronic design》;20080317;365-368 *

Also Published As

Publication number Publication date
EP3232347A2 (en) 2017-10-18
US10496785B2 (en) 2019-12-03
CN107291966A (zh) 2017-10-24
EP3232347A3 (en) 2017-12-06
US20170293711A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
CN107291966B (zh) 化学机械抛光仿真的方法和装置
KR100297732B1 (ko) 반도체 소자의 소정 물질층의 패턴밀도를 구하는 방법 및 이를 이용한 화학기계적 연마의 시뮬레이션 방법
US8881084B2 (en) FinFET boundary optimization
US7235424B2 (en) Method and apparatus for enhanced CMP planarization using surrounded dummy design
US7861195B2 (en) Process for design of semiconductor circuits
CN106997401B (zh) 提取芯片版图特征的方法、cmp仿真方法及系统
US8024689B2 (en) Semiconductor integrated circuit apparatus with low wiring resistance
TWI430350B (zh) 用於製造半導體裝置之方法、設備及程式，與用於產生遮罩資料之程式
CN109002566B (zh) 一种冗余金属的填充方法及系统
JP2009217366A (ja) 配線モデルライブラリ構築装置及び構築方法、レイアウトパラメータ抽出装置及び抽出方法
US10964684B2 (en) Multiple fin height integrated circuit
US20140208285A1 (en) Self-aligned double patterning via enclosure design
CN110729234A (zh) 调整集成电路的方法
CN114611452B (zh) 基于电路原理图在版图中自动生成Sub Cell的方法
US20090171644A1 (en) Ca resistance variability prediction methodology
JP2009272336A (ja) ダミーメタル挿入処理プログラム、方法及び装置
CN107153719B (zh) 一种冗余金属填充方法的方法及系统
US8627243B1 (en) Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing
US20230177248A1 (en) Topological simulation of layout design
JP5737044B2 (ja) 回路のレイアウト装置，処理方法およびプログラム
JP2003224098A (ja) 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体
JP5251639B2 (ja) 半導体装置の設計検証装置
US9435643B2 (en) Presumably defective portion decision apparatus, presumably defective portion decision method, fabrication method for semiconductor device and program
Jiang et al. CMP simulation-based dummy fill optimization
CN118235134A (zh) 用于在虚拟制造环境中执行孔轮廓建模的系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant