TWI430350B - 用於製造半導體裝置之方法、設備及程式，與用於產生遮罩資料之程式 - Google Patents

用於製造半導體裝置之方法、設備及程式，與用於產生遮罩資料之程式 Download PDF

Info

Publication number
TWI430350B
TWI430350B TW099112376A TW99112376A TWI430350B TW I430350 B TWI430350 B TW I430350B TW 099112376 A TW099112376 A TW 099112376A TW 99112376 A TW99112376 A TW 99112376A TW I430350 B TWI430350 B TW I430350B
Authority
TW
Taiwan
Prior art keywords
pattern
region
calculation
predetermined amount
semiconductor device
Prior art date
Application number
TW099112376A
Other languages
English (en)
Other versions
TW201101383A (en
Inventor
Kyoko Izuha
Shunichi Shibuki
Takashi Sakairi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201101383A publication Critical patent/TW201101383A/zh
Application granted granted Critical
Publication of TWI430350B publication Critical patent/TWI430350B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Description

用於製造半導體裝置之方法、設備及程式，與用於產生遮罩資料之程式
本發明係關於一種用於製造一半導體裝置之方法、一種用於製造一半導體裝置之設備、一種用於製造一半導體裝置之程式及一種用於產生遮罩資料之程式。更特定而言，本發明係關於預測在其中平坦化一圖案上之一平坦化膜之一情況中將保留為一階梯差之一部分且在一佈局之校正中及製造條件中反應該部分之存在的一種用於製造一半導體裝置之方法、一種用於製造一半導體裝置之設備及一種用於製造一半導體裝置之程式及一種用於產生遮罩資料之程式，遮罩資料。
作為用於處理半導體積體電路之更高整合之技術中之一者，在欲製造半導體積體電路時一直執行一平坦化製程。該等平坦化處理技術中之一個實例係一化學機械拋光方法(在下文中有時稱作「CMP方法」)。
圖18係供在一CMP方法中使用之一拋光裝置之一概念圖。此拋光裝置包括一拋光板、一基板夾持基座、及一研磨漿液供應系統。該拋光板係由該拋光板之旋轉軸可移動地支撐且其表面具有一拋光墊，該拋光板之旋轉軸旋轉。
該基板夾持基座係配置於該拋光板上方且由該基板夾持基座之旋轉軸可移動地支撐。舉例而言，在其中欲拋光一基板之一情況中，將該基板置於該基板夾持基座上。該基板夾持基座之旋轉軸係安裝於一拋光壓力調整機(未顯示)中，該拋光壓力調整機沿該拋光墊之方向按壓該基板夾持基座。
接著，在將含有一研磨劑之一研磨漿液自該研磨漿液供應系統供應至該拋光墊之同時使該拋光板旋轉。同時，在正使置於該基板夾持基座上之基板旋轉之同時，藉由該拋光壓力調整機調整該基板相對於該拋光墊之拋光壓力。以上文所闡述之方式，可拋光該基板之表面。
此處，在於一電路圖案上形成一薄膜之後欲藉由一CMP方法平坦化該所形成之薄膜時，提前預測該薄膜在平坦化之後的厚度對於早期解決問題及減少半導體裝置製造中之製造成本之目的係極其重要。此外，在半導體裝置之特性之分析中，亦即，自確保一積體電路中之時序收斂(特定而言，RC提取(寄生電阻、寄生電容提取))之觀點，使用關於半導體裝置之剖面結構之資訊。因此，藉由提前預測欲形成於一電路圖案上且平坦化之一薄膜之膜厚度之值，可縮短達成時序收斂所花費之時間且回饋並使用該資訊於組件佈局(諸如一虛擬填充)中。
迄今，作為用於預測膜形成及拋光製程之技術，已提出若干模擬技術(參見，舉例而言，日本專利第3580036號、日本專利第3743120號、日本未經審查之專利申請公開案第2007-103634號、日本未經審查之專利申請公開案第2008-4683號、及日本未經審查之專利申請公開案第10-144635號)。
在日本專利第3580036號中，揭示一種模擬方法用於預測在於一預定時間週期內執行拋光之後將保留之一階梯差之形狀。亦即，在其中使用一拋光布執行CMP之一情況中，藉由有限元素方法計算由一階梯差形狀賦予拋光布之應力修改所引起之一壓力分佈，且將此分佈轉換成一拋光率以預測在一單位時間週期之後的一經處理形狀。
在日本專利第3743120號中，揭示一種技術用於基於一面積比預測在拋光之後將保留之膜量。日本未經審查之專利申請公開案第2007-103634號係關於一種用於在拋光之後在計算時藉由改變面積比來考量在拋光之前的膜形成狀態之技術；特定而言，已提出藉由O-TEOS及HDP形成之膜之圖案寬度之轉換量之技術。此外，基於轉換之後該圖案之面積比計算一拋光壓力，且將該拋光壓力轉換成一拋光率，以計算拋光量。
在日本未經審查之專利申請公開案第2008-4683號中，揭示一種技術，其中藉由使用藉助一校準方法形成之一模型來計算在電鍍之後的膜厚度以獲取在拋光之後的膜厚度。
另外，在日本未經審查之專利申請公開案第10-144635號中，揭示一種技術，其中在一測試元素群組(TEG)中提前確定階梯差密度與膜厚度階梯差之間的關係，計算實際佈局中之區域密度，且在其中超過一預定階梯差之臨限值之部分中產生一虛擬部分。
然而，在上文所闡述之模擬技術中，出現若干問題，此乃因由於執行在電鍍之後之膜厚度之計算及對一晶片之整個表面之拋光量之計算，因而處理時間週期係長，且花費更長的時間來獲取關於基於TEG資料之一技術之實驗資料。
亦即，在迄今已提出之技術中，皆係在執行計算之前形成一膜且產生一拋光模型。為產生此模型，需要提前獲取TEG資料且將其輸入至一膜形成及拋光模型中以確定參數。因此，當考量實驗資料之獲取一校準時間及類似因素時，除計算在實際拋光之後的膜厚度所花費的時間之外尚需要諸多製程。
此外，若花費時間來計算拋光之後的膜厚度，則將此計算併入設計環境中係不現實的。因此，如日本未經審查之專利申請案公開案第10-144635號中所闡述，難以使用用於最佳化一虛擬部分之計算。出於此原因，如在美國專利第2004/0139419號中，在欲實現與諸如虛擬最佳化及佈局校正等設計環境協調之一情況中，使用基於一模型之一膜厚度之計算處理起來係繁重的。
在所有相關技術之實例中，藉由使用在一佈置及繞線製程之後輸出之遮罩資料執行一膜厚度計算，且對階梯差進行一確定。出於此原因，若此刻發現一階梯差之一誤差，則藉由返回至佈局設計之初來進行校正變得必需，且對設計處理時間週期施加一大影響。
期望提供一種用於迅速且精確地預測其中在平坦化一圖案上之一平坦化膜時將發生一預定量或更多之一階梯差之一部分及用於在一短時間內執行佈局校正之技術。
根據本發明之一實施例，提供有一種用於製造一半導體裝置之方法，其包括如下步驟：將欲製造之一電路之實體佈局資料讀取至一計算單元中且執行一計算來以一預定量修改該實體佈局資料中之一圖案寬度；將該圖案寬度被修改之後之一實體佈局讀取至一分析單元中，該實體佈局係自該計算單元輸出，且藉由一量化計算對經預測在其中對一圖案上之一平坦化膜執行一平坦化製程之一情況中保留為一預定量或更多之一階梯差之一圖案進行分析，該量化計算係藉由針對該實體佈局之一所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之一圖案密度、一圖案寬度、及一周邊長度中之至少一者進行；及將該經預測保留為一階梯差之圖案之資料讀取至一校正單元中，該資料係自該分析單元輸出，且對其中不保留一預定量或更多之一階梯差之一佈局或製造條件進行一校正。
根據本發明之另一實施例，提供有一種用於製造一半導體裝置之設備，其包括：一計算單元，其經組態以讀取欲製造之一電路之實體佈局資料且執行一計算來以一預定量修改該實體佈局資料中之一圖案寬度；一分析單元，其經組態以讀取該圖案寬度被修改之後之一實體佈局，該實體佈局係自該計算單元輸出，且藉由一量化計算對經預測在其中對一圖案上之一平坦化膜執行一平坦化製程之一情況中保留為一預定量或更多之一階梯差之一圖案進行分析，該量化計算係藉由針對該實體佈局之一所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之一圖案密度、一圖案寬度、及一周邊長度中之至少一者進行；及一校正單元，其經組態以讀取經預測保留為該階梯差之一圖案之資料，該資料係自該分析單元輸出，且對其中不保留一預定量或更多之一階梯差之一佈局進行一校正。
根據本發明之另一實施例，提供有一種用於製造一半導體裝置之程式，該程式致使一電腦執行包括如下步驟之處理：執行一計算來以一預定量修改欲製造之一電路之實體佈局資料中之一圖案寬度；藉由一量化計算對經預測在其中對一圖案上之一平坦化膜執行一平坦化製程之一情況中保留為一預定量或更多之一階梯差之一圖案進行分析，該量化計算係藉由針對該圖案寬度被修改之後之該實體佈局之一所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之一圖案密度、一圖案寬度、及一周邊長度中之至少一者進行；及基於經預測保留為該階梯差之一圖案之資料，對其中不保留一預定量或更多之該階梯差之一佈局或製造條件進行一校正。
根據本發明之另一實施例，提供有一種用於製造一半導體裝置之程式，該程式致使一電腦執行包括如下步驟之處理：執行一計算來以一預定量修改欲製造之一電路之實體佈局資料中之一圖案寬度；藉由一量化計算對經預測在其中對一圖案上之一平坦化膜執行一平坦化製程之一情況中保留為一預定量或更多之一階梯差之一圖案進行分析，該量化計算係藉由針對該圖案寬度被修改之後之該實體佈局之一所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之一圖案密度、一圖案寬度、及一周邊長度中之至少一者進行；及基於經預測保留為該階梯差之該圖案之資料，對其中不保留一預定量或更多之一階梯差之一佈局進行一校正，且基於該經校正之佈局產生遮罩資料。
在本發明之此等實施例中，藉由僅以一預定量修改該實體佈局資料中之一圖案寬度，預測該圖案上之一平坦化膜之拋光之前的狀態。基於此所預測的拋光之前之該平坦化膜之狀態使用量化計算預測拋光之後的階梯差之狀態。因此，可在一短時間內提取其中已發生一階梯差之一部分。
更具體而言，(1)針對每一欲形成之膜之類型，轉換(大小調整)一佈局圖案之線寬度，以產生拋光之前之該已形成膜之狀態。(2)對轉換該線寬度之後之佈局執行形狀檢查，且提取一臨界階梯差部分。假設針對每一膜類型及階梯差確定大小調整之規則及形狀檢查之規則。根據本發明之實施例，可在等於用於形狀檢查(舉例而言，設計規則檢查)之一處理時間週期之一處理時間週期中提取一臨界階梯差部分。因此，可將該所提取之結果回饋至對一製程之最佳化，且另外，由於不引起處理上之負擔，可將該所提取之結果載入設計環境中且用於佈局最佳化。
根據本發明之實施例，可迅速且精確地預測其中在平坦化一圖案上之一平坦化膜時將發生超過一預定大小之一階梯差之一部分且可在一短時間內執行佈局校正。此外，藉由基於該所預測之結果產生用於防止階梯差倒塌之製造處理條件，可防止製造時階梯差倒塌。
下文將闡述用於實施本發明之模式(在下文中稱作「實施例」)。本說明將以如下次序給出。
1.　本實施例應用於其中之組態(設備之組態實例、用於產生遮罩資料之程式之應用實例、及用於製造半導體裝置之方法之應用實例)
2.　具體實施例(第一至第九實施例)
3.　程式之形式
1.　本實施例應用於其中之組態
設備組態
圖1圖解說明將根據本實施例之一用於製造一半導體裝置之設備應用於其之一系統之組態之一實例。根據本實施例之該用於製造一半導體裝置之設備主要係使用一電腦PC1來實現，該電腦PC1係連接至一網路N。電腦PC1自連接至網路N之一伺服器SV讀取各種資料，且產生欲製造之一半導體裝置之一電路之實體佈局資料。該所產生之實體佈局資料被發送至附接至該半導體裝置之製造設施之一電腦PC2，基於此資料製造一曝光遮罩，且藉由使用各種步驟(諸如使用一曝光遮罩之曝光)來製造該半導體裝置。
對於根據本實施例之該用於製造一半導體裝置之設備，各單元係藉由電腦PC1所執行之程式程序來形成。該用於製造一半導體裝置之設備之主要組件係一計算單元11、一分析單元12及一校正單元13。
計算單元11自伺服器SV讀取欲製造之一電路之實體佈局資料，且執行一計算來以一預定量修改實體佈局資料中之一圖案寬度。此處，該圖案寬度之修改量係儲存於一資料庫中，該資料庫指示與一半導體製造設備之處理流程之一參數及膜類型、膜厚度、拋光條件、膜形成量及平坦化膜之拋光量之參數中之一者之關係。計算單元11參考此資料庫，且致使該圖案寬度被修改對應於該所參考之修改量之一量。
分析單元12讀取自計算單元11輸出之圖案寬度被修改之後的該實體佈局，藉由針對該實體佈局之所關注範圍使用，該所關注範圍及該所關注範圍附近之範圍之圖案密度、圖案寬度及周邊長度中之至少一者執行量化計算。基於此等計算，對經預測當對一圖案上之一平坦化膜執行一平坦化製程時保留為一預定量或更多之一階梯差之一部分(在下文中稱作一「臨界階梯差部分」)進行分析。
校正單元13讀取該臨界階梯差部分處之圖案之資料(該資料係自分析單元12輸出)，對於其下不保留一預定量或更多之一階梯差之一佈局或製造條件執行一校正過程。校正之後的佈局及製造條件經由一網路儲存於該資料庫中，且用於附接至該半導體裝置之製造設施之一電腦中。
用於產生遮罩資料之程式之應用
根據本實施例之用於產生遮罩資料之程式係由為上文所闡述之用於製造一半導體裝置之設備之電腦PC1執行之一程式。該用於產生遮罩資料之程式係併入由電腦PC1執行之一程式(舉例而言，一佈置及繞線工具)中。
根據本實施例之該用於產生遮罩資料之程式主要具有如下步驟。
(1)　步驟，其中執行用於以一預定量修改欲製造之一電路之實體佈局資料中之圖案寬度之計算。
(2)　步驟，其中藉由量化計算分析在對一圖案上之一平坦化膜執行一平坦化製程時所預測之一臨界階梯差部分，該量化計算係藉由針對圖案寬度被修改之後的實體佈局之所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之圖案密度、圖案寬度、及周邊長度中之至少一者來進行。
(3)　步驟，其中在該臨界階梯差部分處之圖案之資料基礎上，對其中不保留一預定量或更多之一階梯差之一佈局進行校正，且基於該經校正之佈局產生遮罩資料。
稍後將闡述使用此等步驟之具體應用實例。
該用於產生遮罩資料之程式用作一用於製造一半導體裝置之程式之部分。亦即，根據本實施例之該用於製造一半導體裝置之程式係如此以使得自藉由應用根據本實施例之一用於產生遮罩資料之程式產生之遮罩資料製造一遮罩，且該電腦對藉由使用此遮罩製造一半導體裝置執行控制。
用於製造半導體裝置之方法之應用
根據本實施例之該用於製造一半導體裝置之方法係一如下方法，其中藉由使用為上文所闡述之用於製造一半導體裝置之設備之電腦PC1，藉由該用於產生遮罩資料之程式產生遮罩資料，且藉由使用此遮罩資料製造一半導體裝置。亦即，該方法係一種用於藉由應用該用於製造一半導體裝置之設備及該用於產生遮罩資料之程式製造一半導體裝置之方法。
更具體而言，該方法具有如下步驟。
(A)　步驟，其中將欲製造之一電路之實體佈局資料讀取至該用於製造一半導體裝置之設備之該計算單元中，且以一預定量修改該實體佈局資料中之圖案寬度。
(B)　步驟，其中將在自該計算單元輸出之圖案寬度被修改之後之實體佈局讀取至該用於製造一半導體裝置之設備之該分析單元中，藉由針對該實體佈局之所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之圖案密度、圖案寬度及周邊長度中之至少一者執行一量化計算，且對在對一圖案上之一平坦化膜執行一平坦化製程時形成一臨界階梯差圖案處之位置進行分析。
(C)　步驟，其中將自該分析單元輸出之該臨界階梯差圖案之資料讀取至該用於製造一半導體裝置之設備之校正單元中，且對其中不保留一預定量或更多之一階梯差之一佈局或製造條件進行校正。
此處，該圖案寬度之修改量(其係由該計算單元執行)係儲存於一資料庫中，該資料庫指示與一半導體製造設備之處理流程之一參數、膜類型、膜厚度、拋光條件、膜形成量及平坦化膜之拋光量之參數中之一者之關係。該計算單元參考此資料庫，且致使該圖案寬度被修改對應於該所參考之修改量之一量。
作為一結果，在一短時間中自該實體佈局資料提取該臨界階梯差部分處之圖案，藉由執行佈局校正或藉由校正製造條件而產生遮罩資料，且藉由使用此遮罩資料製造一半導體裝置。
2.　具體實施例
接下來，將闡述本實施例之具體實例。此處，主要對其中產生遮罩資料之一部分中之應用實例進行一說明。該等實例應用於一如下情況中：其中藉由使用此處所產生之遮罩資料產生一光遮罩，且藉由使用此光遮罩製造一半導體裝置。
第一實施例
圖2係圖解說明根據本發明一第一實施例之一遮罩資料產生過程之一流程圖。
首先，將欲製造之一電路之設計佈局資料(實體佈局資料)輸入至一佈置及繞線工具1。另外，將於其中預設圖案寬度之修改量之一修改量表及關於該圖案之覆蓋率之提取規則輸入至佈置及繞線工具1。此處，該覆蓋率係指一圖案之在平面圖中之面積在該實體佈局之在平面圖中之面積中之百分比。
接下來，佈置及繞線工具1中之計算單元11執行用於根據一修改量表自該輸入設計佈局資料對該圖案寬度進行大小調整(修改)之一製程。該修改量表係其中根據形成於一圖案上之膜的類型設定修改量之一表。計算單元11以一對應於藉由參考此修改量表獲取之修改量之量對該圖案寬度進行大小調整。
接下來，佈置及繞線工具1之分析單元12基於該提取規則執行對該覆蓋率及諸如此類之驗證。
以此一方式執行此驗證，使得關於大小調整之後之圖案之佈局設定所關注範圍，且藉由使用該所關注範圍及該所關注範圍附近之一範圍之圖案密度(覆蓋率)、圖案寬度及周邊長度中之至少一者執行量化計算。基於該計算結果，獲取一臨界階梯差部分。然後，將該計算結果發送至佈置及繞線工具1之校正單元13，藉此執行對該臨界階梯差部分處之圖案之校正，舉例而言，對一虛擬圖案之配置及該佈局(佈線延伸等)之校正。此外，將該臨界階梯差部分及該階梯差之值回饋至該製造過程。
當完成基於該佈局之所有臨界階梯差部分之提取時，執行RC提取(寄生電阻、寄生電容提取)、延遲計算及靜態時序驗證。此外，基於該經校正之佈局執行一用於產生遮罩資料之過程，且輸出該遮罩資料。
此處，闡述作為一實例之一情況，其中該計算單元、該分析單元及該校正單元併入該佈置及繞線工具中。然而，並不對該計算單元、該分析單元及該校正單元是否併入進行限制，且此等單元可保持於外部。在此情況中，應進行自該佈置及繞線工具至該計算單元、該分析單元及該校正單元之存取，且應執行處理。
如上文所闡述，使用在進行時序收斂之後藉由靜態時序驗證及佈局校正產生之遮罩資料形成一遮罩。然後，在藉由使用此遮罩之曝光及顯影之微影步驟之後，執行一處理製程，且執行一隨後之晶圓製程。
在該晶圓製程中，在該已形成之圖案上形成一平坦化膜，且藉由該CMP方法執行一平坦化製程。在該CMP步驟期間，關於提前提取之該臨界階梯差部分處之一圖案執行適於該覆蓋率之一誤差度之處理條件之最佳化。對於處理條件之最佳化，執行：舉例而言，拋光時間調整，諸如降低一總拋光時間；拋光壓力調整，諸如降低一拋光壓力；旋轉數目調整，諸如增加一平臺之旋轉數目；漿液調整，諸如增加一漿液添加劑或改變一配比，改變漿液類型、漿液之流動速率調整及類似調整。
另一選擇係，舉例而言，存在其中改變一拋光墊之硬度、改變一低層墊之硬度、改變拋光墊凹槽或改變調節條件係有效之情況。另一選擇係，舉例而言，除CMP處理條件外，可對半導體製造流程進行一審查，諸如組合增加一經拋光之膜厚度與增加拋光量。
藉由考量與平坦化效能之外之因素(諸如製造成本及生產量(製程處理時間週期))的平衡，來設定該等CMP條件及半導體製造流程。此時，藉由最佳化該等CMP處理條件以將其設定為其中將重點放在平坦化效能上之條件，可防止臨界階梯差圖案中之平坦化程度之劣化。在上文所闡述之方式中，添加針對該等CMP步驟之措施，並製造一半導體裝置。
圖3顯示拋光製程、階梯差發生因素、及用於提取一臨界階梯差圖案之演算法之間之對應之一實例。此處，拋光製程STI-CMP係針對淺溝道隔離(STI)上之氧化物膜之一CMP製程。PMD-CMP係針對使用HDP(高密度電漿)之一絕緣膜(舉例而言，閘極佈線及前金屬電介質(PMD)上之未經摻雜之矽酸鹽玻璃(NSG))之一CMP製程。W-CMP係針對W佈線中之一體W及用於形成鑲嵌W(鎢)佈線之目的之一障壁金屬及一絕緣膜之一CMP製程。Cu-CMP係針對Cu佈線中之一體Cu及用於形成鑲嵌Cu(銅)佈線之一障壁金屬及一絕緣膜之一CMP製程。
如在圖3之實例中所示，在本實施例中，用於提取一臨界階梯差圖案之一演算法根據拋光製程而改變，以便提取適合該拋光製程之一臨界階梯差圖案。在演算法(1)至(6)中之每一行中，顯示針對該等演算法中之每一者所用之佈局之特徵。此處，表示佈局特徵且用於本實施例之說明中之「高」、「低」、「厚」、「窄」、「大」及其他量化表示係相對於彼此，且臨限值「高」、「低」及類似值係根據欲拋光之一材料之材料品質、拋光條件及類似因素而改變。
圖4A及4B顯示發生於CS-CMP中之一階梯差之概念。圖4A顯示在具有一高覆蓋率之一圖案中發生之一階梯差誤差。圖4B顯示在具有一低覆蓋率之一圖案中發生之一階梯差誤差。在兩個實例中，該等圖中之虛線指示在藉由CMP拋光之前的該平坦化膜之狀態，且該等圖中之粗實線指示在藉由CMP拋光之後的該平坦化膜之狀態。
如在圖4A中所示，在具有一高覆蓋率之圖案部分中，在形成一膜之後一階梯差發生於具有一大線寬度之一圖案與其他圖案之間。此階梯差被視為影響拋光之後的階梯差。在此實例中，一階梯差發生於線寬度為大之一部分中及即使線寬度為小但密度為高之一部分中(類似於在保形膜形成中線寬度為大之情況中之階梯差)。
如在圖4B中所示，在具有一低覆蓋率之圖案中，圖案密度為小，且毗鄰圖案之間的間隔為寬。因此，即使執行保形膜形成，亦發生一階梯差。
在該第一實施例中，將對用於提取具有一高覆蓋率及一大區域之一臨界階梯差圖案之一演算法(其係圖3中所示之一演算法(1))之實例進行說明。下文將參考圖5闡述用於該提取之演算法。
首先，對一佈局圖案執行膜形成量之+30%至+100%之大小調整。
在本實施例中，該圖案上之膜形成量係500 nm，且將該大小調整之量設定為300 nm。之後，計算在大小調整之後該圖案佈局之覆蓋率。此時，將該佈局劃分成50 μm之網格元素，且對每一網格元素執行一計算。接著，提取其中覆蓋率超過80%之一部分。此處確定其中覆蓋率不超過80%之一部分不對應於一臨界階梯差部分。
接下來，關於該經提取之網格(覆蓋率超過80%)，對由以該經提取之網格為中心向左側、右側、上方及下方三個網格元素形成之一區域(7×7=49個網格元素)之平均覆蓋率進行一計算。若此平均覆蓋率係75%或更低，則確定該區域不對應於一臨界階梯差部分。
另外，若該平均覆蓋率係75%或更高，則該區域係一臨界階梯差部分。此處，確定此區域係一等級A之臨界階梯差部分。此外，對由自等級A之一臨界階梯差部分處之一目標網格(具有80%或更高之一覆蓋率之目標網格)向左側、右側、上方及下方十個網格元素形成之一區域(21×21=441個網格元素)之平均覆蓋率進行一計算。
在其中此平均覆蓋率超過75%之一情況中，確定該區域係其中臨界程度(產生一臨界階梯差圖案之容易程度)高於等級A之一部分，且將該區域設定為等級B之一臨界階梯差部分。另一方面，當該平均覆蓋率係75%或更低時，該區域係等級A之一臨界階梯差部分。在設定該臨界階梯差部分之等級之後，執行對應於該等級之校正。
圖5顯示用於根據演算法(1)提取一臨界階梯差部分及確定等級之一算術表示式。此處，α表示一覆蓋率，i表示一網格元素在其中該目標網格設定為0之水平方向上之位置，且j表示一網格元素在其中該目標網格設定為0之垂直方向上之位置。
作為根據此一提取規則執行一臨界階梯差部分之提取之一結果，在其中偵測到一臨界階梯差部分之一情況中，藉由配置一虛擬圖案及改變佈局來校正一臨界階梯差圖案。
舉例而言，在虛擬圖案之配置中，調整圖案之大小、間距及形狀，使得關於該經提取臨界階梯差部分克服階梯差。舉例而言，在其中從開始以40 μm之一間距配置一20 μm2 之一方形虛擬圖案之一情況中，在以平均覆蓋率超過75%之一方式將該區域提取為一臨界階梯差部分之情況中，在所提取區域中以80 μm之一間距配置一20 μm2 之一方形虛擬圖案。作為一結果，該平均覆蓋率係75%或更低，且該區域不對應於一臨界階梯差部分。另外，在藉由執行重新細部繞線(re-detailed routing)以降低佈線擁塞程度對佈局之校正中(舉例而言，在一金屬層之情況中)，可解決臨界階梯差部分之擁塞程度且可將該區域設定在該臨界階梯差部分之外。
在其中執行使用一虛擬圖案之校正之一情況中，在其中配置有一虛擬圖案作為中心之網格附近使用1 mm之網格元素再次執行覆蓋率檢查。因此，確認未偵測到等級A及B之臨界階梯差部分。對於其中難以藉由配置一虛擬圖案及改變佈局執行校正之一部分，藉由最佳化處理條件來執行校正。
對於處理條件之最佳化，執行：舉例而言，拋光時間調整，諸如降低一總拋光時間；拋光壓力調整，諸如降低一拋光壓力；旋轉數目調整，諸如增加一平臺之旋轉數目；漿液調整，諸如增加一漿液添加劑或改變一配比，改變漿液類型、漿液流動速率調整及類似調整。
如上文所闡述，藉由在產生遮罩資料之前提取一臨界階梯差圖案且藉由執行校正，在產生遮罩資料時輸出其中一階梯差誤差受到抑制之資料。作為一結果，可製造其中一階梯差誤差受到抑制之一半導體裝置。在上文所闡述之說明中使用之大小調整量、網格大小及欲計算其中之一覆蓋率之區域並不限於此等，且應根據處理條件、計算時間及提取準確性而進行不同地設定。
此外，在圖5之用於本實施例中之演算法中，制定兩個等級A及B之臨界程度。制定兩個等級之一第一優點係可根據臨界程度採取不同措施。舉例而言，對於所有具有一高臨界程度之級別B之部分，執行佈局校正及處理條件之改變，諸如上文所闡述之彼等措施。對於具有一低臨界程度之級別A之部分，可根據一技術人員所作決定改變一校正方法及一校正方式。亦即，確認一誤差，且確定：佈局校正及製程處置皆非必需、僅藉由改變處理條件執行處置、僅執行佈局校正及可執行佈局校正及處理條件之改變兩者。此外，可進行一判斷，使得提前計數級別A之誤差部分之數目，以便不對其中誤差數目係(舉例而言)10或更少之一情況執行校正。
制定兩個等級之臨界程度之一第二優點係可減少計算數目。在其中僅存在具有一高臨界程度之級別B之一誤差之情況中，由於提取區域為廣闊，因而必需對以其中覆蓋率超過80%之所有網格元素作為中心之21×21個網格元素執行計算。另外，作為設定兩個等級A及B之一結果，僅對其中覆蓋率超過80%之網格元素中對應於等級A之部分進行21×21個網格元素之計算，藉此使得可降低計算區域。
第二實施例
一第二實施例係關於一如下實例，其中使用其形狀與第一實施例中所闡述之一所形成膜之形狀不同之一類型膜，改變一提取演算法以提取一臨界階梯差部分，並製造一半導體裝置。因此，該製造之基本流程與第一實施例之製造之基本流程相同，而提取演算法不同。圖6圖解說明在第二實施例中用於提取一臨界階梯差圖案之一演算法。此演算法係用於關於具有一高覆蓋率及一大區域之一圖案提取一臨界階梯差圖案之一演算法，其係圖3中所示之一演算法(1)。
首先，對一佈局圖案執行膜形成量之-30%至-50%之大小調整。之後，計算在大小調整之後該圖案佈局之覆蓋率。此時，將該佈局劃分成50 μm之網格元素，且對每一網格元素進行一計算。接著，提取其中覆蓋率超過80%之一部分。此處，確定其中覆蓋率不超過80%之一部分不對應於一臨界階梯差部分。
接下來，關於該經提取網格(覆蓋率超過80%)，對由以該經提取網格為中心向左側、右側、上方及下方三個網格元素形成之一區域(7×7=49個網格元素)之平均覆蓋率進行一計算。若此平均覆蓋率係75%或更低，則確定該區域不對應於一臨界階梯差部分。
另外，若該平均覆蓋率係75%或更高，則該區域係一臨界階梯差部分。此處，確定此部分係等級A之一臨界階梯差部分。此外，對由等級A之一臨界階梯差部分處之一目標網格(具有80%或更高之一覆蓋率之目標網格)向左側、右側、上方及下方10個網格元素形成之一區域(21×21=441個網格元素)之平均覆蓋率進行一計算。
在其中此平均覆蓋率超過75%之一情況中，確定該區域係其中臨界程度(產生一臨界階梯差圖案之容易程度)高於等級A之一部分，且將該區域設定為等級B之一臨界階梯差部分。另一方面，當該平均覆蓋率係75%或更低時，該區域係等級A之一臨界階梯差部分。在設定該臨界階梯差部分之等級之後，執行對應於該等級之校正。
圖6顯示用於根據演算法(1)提取一臨界階梯差部分及確定等級之一算術表示式。此處，α表示一覆蓋率，i表示一網格元素在其中該目標網格設定為0之水平方向上之位置，且j表示一網格元素在其中該目標網格設定為0之垂直方向上之位置。
作為根據此一提取規則執行一臨界階梯差部分之提取之一結果，在其中偵測到一臨界階梯差部分之一情況中，藉由配置一虛擬圖案及改變佈局來校正一臨界階梯差圖案。
舉例而言，在一虛擬圖案之配置中，調整圖案之大小、間距及形狀使得關於該經提取臨界階梯差部分克服階梯差。舉例而言，在其中從開始以4 μm之一間距配置一2 μm2 之一方形虛擬圖案之一情況中，在以平均覆蓋率超過75%之一方式將該部分提取為一臨界階梯差部分之情況中，在所提取區域中以8 μm之一間距配置一2 μm2 之一方形虛擬圖案。作為一結果，該平均覆蓋率係75%或更低，且該部分不對應於一臨界階梯差部分。另外，在藉由執行重新細部繞線以降低佈線擁塞程度對佈局之校正中(舉例而言，在一金屬層之情況中)，可解決臨界階梯差部分之擁塞程度且可將該部分設定在該臨界階梯差部分之外。
在其中執行使用一虛擬圖案之校正之一情況中，在其中配置有一虛擬圖案用作中心之網格附近使用1 mm之網格元素再次執行覆蓋率檢查。因此，確認未偵測到等級A及B之臨界階梯差部分。對於其中難以藉由配置一虛擬圖案及改變佈局執行校正之一部分，藉由最佳化處理條件來執行校正。
對於處理條件之最佳化，執行：舉例而言，拋光時間調整，諸如降低一總拋光時間；拋光壓力調整，諸如降低一拋光壓力；旋轉數目調整，諸如增加一平臺之旋轉數目；漿液調整，諸如增加一漿液添加劑或改變一配比，改變漿液類型、漿液流動速率調整及類似調整。
如上文所闡述，藉由在產生遮罩資料之前提取一臨界階梯差圖案且藉由執行校正，在產生遮罩資料時輸出其中一階梯差誤差受到抑制之資料。作為一結果，可製造其中一階梯差誤差受到抑制之一半導體裝置。在上文所闡述之說明中使用之大小調整量、網格大小及欲計算其中之一覆蓋率之區域並不限於此等，且應根據處理條件、計算時間及提取準確性而進行不同地設定。
此外，在圖5之用於本實施例中之演算法中，制定兩個等級A及B之臨界程度。制定兩個等級之一第一優點係可根據臨界程度採取不同措施。舉例而言，對於所有具有一高臨界程度之級別B之部分，執行佈局校正及處理條件之改變，諸如上文所闡述之彼等措施。對於具有一低臨界程度之級別A之部分，可根據一技術人員所作決定改變一校正方法及一校正方式。亦即，確認一誤差，且確定：佈局校正及製程處置皆非必需、僅藉由改變處理條件執行處置、僅執行佈局校正、及可執行佈局校正及處理條件之改變兩者。此外，可進行一判斷，使得提前計數級別A之誤差部分之數目，以便不對其中誤差數目係(舉例而言)10或更少之一情況執行校正。
制定兩個等級之臨界程度之一第二優點係可減少計算數目。在其中僅存在具有一高臨界程度之級別B之一誤差之情況中，由於提取區域為廣闊，因而必需對以所有其中覆蓋率超過80%之網格元素作為中心之21×21個網格元素執行計算。另外，作為設定兩個等級A及B之一結果，僅對其中覆蓋率超過80%之網格元素中對應於等級A之部分進行21×21個網格元素之計算，藉此使得可降低計算區域。
第三實施例
一第三實施例係關於一如下實例，其中使用其形狀與第一實施例中所闡述之一所形成膜之形狀不同之一類型膜，改變一提取演算法以提取一臨界階梯差部分，並製造一半導體裝置。因此，該製造之基本流程與第一實施例之製造之基本流程相同，而提取演算法不同。圖7圖解說明在第三實施例中用於提取一臨界階梯差圖案之一演算法。此演算法係用於關於具有一低覆蓋率及一大區域之一圖案提取一臨界階梯差圖案之一演算法，其係圖3中所示之一演算法(2)。
首先，對一佈局圖案執行膜形成量之+30%至+100%之大小調整。之後，計算在大小調整之後該圖案佈局之覆蓋率。此時，將該佈局劃分成50 μm之網格元素，且對每一網格元素進行一計算。接著，提取其中覆蓋率小於20%之一部分。此處，確定其中覆蓋率係20%或更多之部分不對應於一臨界階梯差部分。
接下來，關於該網格(覆蓋率小於20%)，對由向左側、右側、上方及下方三個網格元素形成之一區域(7×7=49個網格元素)之平均覆蓋率進行一計算。若此平均覆蓋率係30%或更多，則確定該部分不對應於一臨界階梯差部分。
另外，若該平均覆蓋率小於30%，則該部分係一臨界階梯差部分。此處，確定此部分係等級A之一臨界階梯差部分。此外，對由等級A之一臨界階梯差部分處之一目標網格(具有小於20%之一覆蓋率之目標網格)之向左側、右側、上方及下方10個網格元素形成之一區域(21×21=441個網格元素)之平均覆蓋率進行一計算。
在其中此平均覆蓋率小於35%之一情況中，確定該區域係其中臨界程度(產生一臨界階梯差圖案之容易程度)高於等級A之一部分，且將該區域設定為等級B之一臨界階梯差部分。另一方面，當該平均覆蓋率係35%或更高時，該區域係等級A之一臨界階梯差部分。在設定該臨界階梯差部分之等級之後，執行對應於該等級之校正。
圖7顯示用於根據演算法(2)提取一臨界階梯差部分及確定等級之一算術表示式。此處，α表示一覆蓋率，i表示一網格元素在其中該目標網格設定為0之水平方向上之位置，且j表示一網格元素在其中該目標網格設定為0之垂直方向上之位置。
作為根據此一提取規則執行一臨界階梯差部分之提取之一結果，在其中偵測到一臨界階梯差部分之一情況中，藉由配置一虛擬圖案及改變佈局來校正一臨界階梯差圖案。
舉例而言，在一虛擬圖案之配置中，調整圖案之大小、間距及形狀使得關於該經提取臨界階梯差部分克服階梯差。舉例而言，在其中從開始以8 μm之一間距配置一2 μm2 之一方形虛擬圖案之一情況中，該平均覆蓋率變成30%或更低，且在其中將該部分提取為一臨界階梯差部分之一情況中，另外地在所提取區域中以2 μm之一間距配置一2 μm2 之一方形虛擬圖案。作為一結果，該平均覆蓋率係30%或更高，且該部分不對應於一臨界階梯差部分。
在其中執行使用一虛擬圖案之校正之一情況中，在其中配置有一虛擬圖案用作中心之網格附近使用1 mm之網格元素再次執行覆蓋率檢查。因此，確認未偵測到等級A及B之臨界階梯差部分。對於其中難以藉由配置一虛擬圖案及改變佈局執行校正之一部分，藉由最佳化處理條件來執行校正。
對於處理條件之最佳化，執行：舉例而言，拋光時間調整，諸如降低一總拋光時間；拋光壓力調整，諸如降低一拋光壓力；旋轉數目調整，諸如增加一平臺之旋轉數目；漿液調整，諸如增加一漿液添加劑、改變一配比，改變漿液類型、漿液流動速率調整及類似調整。
如上文所闡述，藉由在產生遮罩資料之前提取一臨界階梯差圖案且藉由執行校正，在產生遮罩資料時輸出其中一階梯差誤差受到抑制之資料。作為一結果，可製造其中一階梯差誤差受到抑制之一半導體裝置。在上文所闡述之說明中使用之大小調整量、網格大小及欲計算其中之一覆蓋率之區域並不限於此等，且應根據處理條件、計算時間及提取準確性而進行不同地設定。
此外，在圖7之用於本實施例中之演算法中，制定兩個等級A及B之臨界程度。制定兩個等級之一第一優點係可根據臨界程度採取不同措施。舉例而言，對於所有具有一高臨界程度之級別B之部分，執行佈局校正及處理條件之改變，諸如上文所闡述之彼等措施。對於具有一低臨界程度之級別A之部分，可根據一技術人員所作決定改變一校正方法及一校正方式。亦即，確認一誤差，且確定：佈局校正及製程處置皆非必需、僅藉由改變處理條件執行處置、僅執行佈局校正、及可執行佈局校正及處理條件之改變兩者。此外，可進行一判斷，使得提前計數級別A之誤差部分之數目，以便不對其中誤差數目係(舉例而言)10或更少之一情況執行校正。
制定兩個等級之臨界程度之一第二優點係可減少計算數目。在其中僅存在具有一高臨界程度之級別B之一誤差之情況中，由於提取區域為廣泛，因而必需對以所有其中覆蓋率超過80%之網格元素作為中心之21×21個網格元素執行計算。另外，作為設定兩個等級A及B之一結果，對其中覆蓋率超過80%之網格元素中對應於等級A之部分進行21×21個網格元素之計算，藉此使得可降低計算區域。
第四實施例
一第四實施例係關於一如下實例，其中使用其形狀與第二實施例中所闡述之一所形成膜之形狀不同之一類型膜，改變一提取演算法以提取一臨界階梯差部分，並製造一半導體裝置。因此，該製造之基本流程與第一實施例之製造之基本流程相同，而提取演算法不同。圖8圖解說明在第四實施例中用於提取一臨界階梯差圖案之一演算法。此演算法係用於關於具有一低覆蓋率及一大區域之一圖案提取一臨界階梯差圖案之一演算法，其係圖3中所示之一演算法(2)。
首先，對一佈局圖案執行膜形成量之-30%至-50%之大小調整。之後，計算在大小調整之後該圖案佈局之覆蓋率。此時，將該佈局劃分成50 μm之網格元素，且對每一網格元素進行一計算。接著，提取其中覆蓋率小於20%之一部分。此處，確定其中覆蓋率係20%或更高之一部分不對應於一臨界階梯差部分。
接下來，關於該網格(覆蓋率小於20%)，對由以彼網格為中心向左側、右側、上方及下方三個網格元素形成之一區域(7×7=49個網格元素)之平均覆蓋率進行一計算。若此平均覆蓋率係30%或更高，則確定該部分不對應於一臨界階梯差部分。
另外，若該平均覆蓋率小於30%，則該部分係一臨界階梯差部分。此處，確定此部分係等級A之一臨界階梯差部分。此外，對由等級A之一臨界階梯差部分處之一目標網格(具有小於20%之一覆蓋率之目標網格)之向左側、右側、上方及下方10個網格元素形成之一區域(21×21=441個網格元素)之平均覆蓋率進行一計算。
在其中此平均覆蓋率小於35%之一情況中，確定該區域係其中臨界程度(產生一臨界階梯差圖案之容易程度)高於等級A之一部分，且將該區域設定為等級B之一臨界階梯差部分。另一方面，當該平均覆蓋率係35%或更高時，該區域係等級A之一臨界階梯差部分。在設定該臨界階梯差部分之等級之後，執行對應於該等級之校正。
圖8顯示用於根據演算法(2)提取一臨界階梯差部分及確定等級之一算術表示式。此處，α表示一覆蓋率，i表示一網格元素在其中該目標網格設定為0之水平方向上之位置，且j表示一網格元素在其中該目標網格設定為0之垂直方向上之位置。
作為根據此一提取規則執行一臨界階梯差部分之提取之一結果，在其中偵測到一臨界階梯差部分之一情況中，藉由配置一虛擬圖案及改變佈局來校正一臨界階梯差圖案。
舉例而言，在一虛擬圖案之配置中，調整圖案之大小、間距及形狀，使得關於該經提取臨界階梯差部分克服階梯差。舉例而言，在其中從開始以8 μm之一間距配置一2 μm2 之一方形虛擬圖案之一情況中，該平均覆蓋率係30%或更低，且在其中將該部分提取為一臨界階梯差部分之一情況中，另外地在所提取區域中以2 μm之一間距配置一2 μm2 之一方形虛擬圖案。作為一結果，該平均覆蓋率變成30%或更高，且該部分不對應於一臨界階梯差部分。
在其中執行使用一虛擬圖案之校正之一情況中，在其中配置有一虛擬圖案用作中心之網格附近使用1 mm之網格元素再次執行覆蓋率檢查。因此，確認未偵測到等級A及B之臨界階梯差部分。對於其中難以藉由配置一虛擬圖案及改變佈局執行校正之一部分，藉由最佳化處理條件來執行校正。
對於處理條件之最佳化，執行：舉例而言，拋光時間調整，諸如降低一總拋光時間；拋光壓力調整，諸如降低一拋光壓力；旋轉數目調整，諸如增加一平臺之旋轉數目；漿液調整，諸如增加一漿液添加劑或改變一配比，改變漿液類型、漿液流動速率調整及類似調整。
如上文所闡述，藉由在產生遮罩資料之前提取一臨界階梯差圖案且藉由執行校正，在產生遮罩資料時輸出其中一階梯差誤差受到抑制之資料。作為一結果，可製造其中一階梯差誤差受到抑制之一半導體裝置。在上文所闡述之說明中使用之大小調整量、網格大小及欲計算其中之一覆蓋率之區域並不限於此等，且應根據處理條件、計算時間及提取準確性而進行不同地設定。
此外，在圖8之用於本實施例中之演算法中，制定兩個等級A及B之臨界程度。制定兩個等級之一第一優點係可根據臨界程度採取不同措施。舉例而言，對於所有具有一高臨界程度之級別B之部分，執行佈局校正及處理條件之改變，諸如上文所闡述之彼等措施。對於具有一低臨界程度之級別A之部分，可根據一技術人員所作決定改變一校正方法及一校正方式。亦即，確認一誤差，且確定：佈局校正及製程處置皆非必需、僅藉由改變處理條件執行處置、僅執行佈局校正、及可執行佈局校正及處理條件之改變兩者。此外，可進行一判斷，使得提前計數級別A之誤差部分之數目，以便不對其中誤差數目係(舉例而言)10或更少之一情況執行校正。
制定兩個等級之臨界程度之一第二優點係可減少計算數目。在其中僅存在具有一高臨界程度之級別B之一誤差之情況中，由於提取區域為廣泛，因而必需對以所有其中覆蓋率超過80%之網格元素作為中心之21×21個網格元素執行計算。另外，作為設定兩個等級A及B之一結果，僅對其中覆蓋率超過80%之網格元素中對應於等級A之部分進行21×21個網格元素之計算，藉此使得可降低計算區域。
第五實施例
一第五實施例係關於一如下實例，其中使用其形狀與第一實施例中所闡述之一所形成膜之形狀不同之一類型膜，改變一提取演算法以提取一臨界階梯差部分，並製造一半導體裝置。因此，該製造之基本流程與第一實施例之製造之基本流程相同，而提取演算法不同。
圖9係圖解說明在本實施例中經處置之一階梯差之狀態之一示意圖。該圖中之虛線指示拋光之前之一平坦化膜之狀態，且該圖中之粗實線指示拋光之後之該平坦化膜之狀態。亦即，在其中佈局圖案密度低之一部分中，由於在拋光之前膜形成量係小，因而發生了其中在拋光期間該膜被過度拋光之狀態(碟形)。下文將闡述用於偵測此碟形之一演算法。
圖10圖解說明在第五實施例中用於提取一臨界階梯差圖案之一演算法。此演算法係用於關於具有一寬的寬度佈線及一大區域之一圖案提取一臨界階梯差圖案之一演算法，其係圖3中所示之一演算法(3)。
首先，偵測在該等網格元素中是否存在L或更多之一圖案之一線寬度。若不存在具有L或更多之一線寬度之網格，則確定該目標網格不對應於一臨界階梯差部分。
另一方面，在其中存在L或更多之一線寬度之一情況中，檢查該等連續網格元素之數目。在其中在垂直方向上及水平方向上三個或更多個網格元素係連續之一情況中，將此等網格元素設定為臨界階梯差部分。在其中存在兩個或更少網格元素之情況中，此等網格元素不為臨界階梯差部分。在本實施例中，設定，舉例而言，L=300 μm。
圖10顯示用於根據演算法(3)提取一臨界階梯差部分及確定等級之一算術表示式。此處，L表示一圖案之線寬度，i表示一網格元素在其中該目標網格設定為0之水平方向上之位置，且j表示一網格元素在其中該目標網格設定為0之垂直方向上之位置。
圖11A及11B圖解說明用於提取一如下部分之一演算法，其中與具有一低覆蓋率之一毗鄰網格之覆蓋率差係大。此演算法係用於提取由於圖11A中所示之侵蝕引起之一臨界階梯差部分之一演算法，且對應於圖3中所示之一演算法(4)。
首先，如在圖11B中所示，檢查目標網格之覆蓋率。若該覆蓋率係5%或更少，則檢查與該目標網格周圍8個毗鄰網格元素之覆蓋率差。當該差係10%或更多時，目標網格係一臨界階梯差部分。
圖11B顯示用於根據演算法(4)提取一臨界階梯差部分及確定等級之一算術表示式。此處，ρA表示一目標網格之覆蓋率，i表示一網格元素在其中該目標網格設定為0之水平方向上之位置，且j表示一網格元素在其中該目標網格設定為0之垂直方向上之位置。此外，ρAij表示其中該目標網格位於中心之位置(i，j)處之網格元素之覆蓋率。
作為根據此一提取規則執行一臨界階梯差部分之提取之一結果，在其中偵測到一臨界階梯差部分之一情況中，藉由配置一虛擬圖案及改變佈局來校正一臨界階梯差圖案。
舉例而言，在虛擬圖案之配置中，調整圖案之大小、間距及形狀，使得關於該經提取臨界階梯差部分克服階梯差。舉例而言，在其中從開始以10 μm之一間距配置一2 μm2 之一方形虛擬圖案之一情況中，平均覆蓋率係5%或更低，且在其中將該部分提取為一臨界階梯差部分之一情況中，另外地在所提取區域中以2 μm之一間距配置一1 μm2 之一方形虛擬圖案。作為一結果，該平均覆蓋率係5%或更多，且該部分不對應於一臨界階梯差部分。
如上文所闡述，藉由在產生遮罩資料之前提取一臨界階梯差圖案且藉由執行校正，在產生遮罩資料時輸出其中一階梯差誤差受到抑制之資料。作為一結果，可製造其中一階梯差誤差受到抑制之一半導體裝置。在上文所闡述之說明中使用之大小調整量、網格大小及欲計算其中之一覆蓋率之區域並不限於此等，且應根據處理條件、計算時間及提取準確性而進行不同地設定。
第六實施例
一第六實施例係關於一如下實例，其中使用其形狀與第一實施例中所闡述之一所形成膜不同之一類型膜，改變一提取演算法以提取一臨界階梯差部分，並製造一半導體裝置。因此，該製造之基本流程與第一實施例之製造之基本流程相同，而提取演算法不同。
圖12係顯示其中一平坦化膜在拋光之後在該佈局之邊界中已凹陷之一狀態(尖端)之一示意圖。此現象發生於其中目標網格具有一低覆蓋率、目標網格與毗鄰網格元素之間的覆蓋率差係大之一情況中。圖13圖解說明用於提取此狀態之一演算法。此演算法對應於圖3中所示之一演算法(5)。
亦即，首先檢查該目標網格之覆蓋率。若該覆蓋率係20%或更少，則檢查與該目標網格周圍之毗鄰8個網格元素之覆蓋率之差。當該差係20%或更多時，目標網格係一臨界階梯差部分。
圖13顯示用於根據演算法(5)提取一臨界階，梯差部分及確定等級之一算術表示式。此處，ρA表示一目標網格之覆蓋率，i表示一網格元素在其中該目標網格設定為0之水平方向上之位置，且j表示一網格元素在其中該目標網格設定為0之垂直方向上之位置。此外，ρAij表示其中該目標網格位於中心之位置(i，j)處之網格元素之覆蓋率。
作為根據此一提取規則執行一臨界階梯差部分之提取之一結果，在其中偵測到一臨界階梯差部分之一情況中，藉由配置一虛擬圖案及改變佈局來校正一臨界階梯差圖案。
舉例而言，在一虛擬圖案之配置中，調整圖案之大小、間距及形狀，使得關於該經提取臨界階梯差部分克服階梯差。舉例而言，在其中從開始以8 μm之一間距配置一2 μm2 之一方形虛擬圖案之一情況中，在圖13之演算法中該平均覆蓋率係5%或更低，且在其中將該部分提取為一臨界階梯差部分之一情況中，另外地在所提取區域中以2 μm之一間距配置一1.5 μm2 之一方形虛擬圖案。作為一結果，該平均覆蓋率大於20%，且該部分不對應於一臨界階梯差部分。
如上文所闡述，藉由在產生遮罩資料之前提取一臨界階梯差圖案且藉由執行校正，在產生遮罩資料時輸出其中一階梯差誤差受到抑制之資料。作為一結果，可製造其中一階梯差誤差受到抑制之一半導體裝置。在上文所闡述之說明中使用之大小調整量、網格大小及欲計算其中之一覆蓋率之區域之量並不限於此等，且應根據處理條件、計算時間及提取準確性而進行不同地設定。
第七實施例
一第七實施例係關於一如下實例，其中使用其形狀與第一實施例中所闡述之一所形成膜不同之一類型膜，改變一提取演算法以提取一臨界階梯差部分，並製造一半導體裝置。因此，該製造之基本流程與第一實施例之製造之基本流程相同，而提取演算法不同。
根據本實施例之演算法係用於提取一如下佈局之一演算法：其中一目標網格之覆蓋率係一近乎中等程度，該網格係使用具有一窄線寬度之圖案形成，該等條件之網格存在於一大區域中，且該網格附近之區域具有一低覆蓋率。在此情況，容易產生稱作隆起(Hump)之一階梯差。圖14圖解說明用於偵測隆起之一演算法。此演算法對應於圖3中所示之一演算法(6)。
首先，驗證該目標網格之覆蓋率是否為40%至60%。在其為40%至60%之情況中，對在垂直、水平及對角線方向上之包括該目標網格之五個網格元素之周邊區域(參見該圖中由點指示之網格元素)之平均覆蓋率進行一計算。然後，在此平均覆蓋率係10%或更少之情況中，檢查該目標網格之周邊長度。此處，周邊長度係指該圖案之各側之延伸長度。
在其中該周邊長度係2 mm或更多且存在小於或等於該設計規則之最小線寬度之三倍之一線寬度之一情況中，該部分係一臨界階梯差部分。若即使僅該等條件中之一者不滿足，該部分亦不為一臨界階梯差部分。
圖14顯示用於根據演算法(6)提取一臨界階梯差部分及確定等級之一算術表示式。此處，ρA表示一目標網格之覆蓋率，i表示一網格元素在其中該目標網格設定為0之水平方向上之位置，且j表示一網格元素在其中該目標網格設定為0之垂直方向上之位置。此外，ρAij表示其中該目標網格位於中心之位置(i，j)處之網格元素之覆蓋率。此外，Peri表示一圖案之周邊長度，L表示該圖案之線寬度，Lmin表示該設計規則之最小線寬度。
作為根據此一提取規則執行一臨界階梯差部分之提取之一結果，在其中偵測到一臨界階梯差部分之一情況中，藉由配置一虛擬圖案及改變佈局來校正一臨界階梯差圖案。
舉例而言，在一虛擬圖案之配置中，調整圖案之大小、間距及形狀，使得關於該經提取臨界階梯差部分克服階梯差。舉例而言，在其中從開始以8 μm間距之一間距配置一2 μm2 之一方形虛擬圖案之一情況中，在圖14之演算法中該平均覆蓋率係5%或更低。在其中將該部分提取為一臨界階梯差部分之一情況中，另外地在所提取區域中以2 μm之一間距配置一1 μm2 之一方形虛擬圖案。作為一結果，該平均覆蓋率大於10%，且該部分不對應於一臨界階梯差部分。
如上文所闡述，藉由在產生遮罩資料之前提取一臨界階梯差圖案且藉由執行校正，在產生遮罩資料時輸出其中一階梯差誤差受到抑制之資料。作為一結果，可製造其中一階梯差誤差受到抑制之一半導體裝置。在上文所闡述之說明中使用之大小調整量、網格大小及欲計算其中之一覆蓋率之區域並不限於此等，且應根據處理條件、計算時間及提取準確性而進行不同地設定。
第八實施例
一第八實施例係關於一如下實例，其中使用其形狀與第二實施例中所闡述之一所形成膜不同之一類型膜，改變一提取演算法以提取一臨界階梯差部分，並製造一半導體裝置。因此，該製造之基本流程與第一實施例之製造之基本流程相同，而提取演算法不同。
根據本實施例之演算法係用於提取一如下佈局之一演算法：其中具有一窄線寬度之區域係連續且在其附近存在具有一低覆蓋率之一網格。在此情況中，容易產生稱作隆起之一階梯差。圖15圖解說明用於偵測隆起之一演算法。此演算法對應於圖3中所示之一演算法(6)。
首先，在其中在該目標網格中存在一線寬度小於該設計規則之最小線寬度之三倍且該網格之周邊長度係一固定值(在本實施例中為2 mm)或更多之一情況中，檢查連續網格元素之數目。如在圖15中所示，在其中連續區域之數目在水平方向上係三個或更多之一情況中，進一步檢查其附近之網格之覆蓋率。
在其中該附近之覆蓋率係20%或更少且如圖13中所示兩個或更多個網格元素連續之一情況中，該部分係一臨界階梯差部分。若即使僅該等條件中之一者不滿足，該部分亦不為一臨界階梯差部分。
圖15顯示用於根據演算法(6)提取一臨界階梯差部分及確定等級之一算術表示式。此處，i表示一網格元素在其中該目標網格設定為0之水平方向上之位置，且j表示一網格元素在其中該目標網格設定為0之垂直方向上之位置。此外，αa表示周邊網格元素之覆蓋率。此外，L表示一圖案之線寬度，且Lmin表示該設計規則之最小線寬度。
作為根據此一提取規則執行一臨界階梯差部分之提取之一結果，在其中偵測到一臨界階梯差部分之一情況中，藉由配置一虛擬圖案及改變佈局來校正一臨界階梯差圖案。
舉例而言，在一虛擬圖案之配置中，調整圖案之大小、間距及形狀，使得關於該經提取臨界階梯差部分克服階梯差。舉例而言，在其中從開始以8 μm之一間距配置一2 μm2 之一方形虛擬圖案之一情況中，在圖15之演算法中該平均覆蓋率係5%或更低，且在其中將該部分提取為一臨界階梯差部分之一情況中，另外地在所提取區域中以2 μm之一間距配置一1.5 μm2 方形之一方形虛擬圖案。作為一結果，該平均覆蓋率大於20%，且該部分不對應於一臨界階梯差部分。
如上文所闡述，藉由在產生遮罩資料之前提取一臨界階梯差圖案且藉由執行校正，在產生遮罩資料時輸出其中一階梯差誤差受到抑制之資料。作為一結果，可製造其中一階梯差誤差受到抑制之一半導體裝置。在上文所闡述之說明中使用之大小調整量、網格大小及欲計算其中之一覆蓋率之區域並不限於此等，且應根據處理條件、計算時間及提取準確性而進行不同地設定。
第九實施例
一第九實施例係關於一如下實例：其中當欲根據圖16中所示之一流程製造一半導體裝置時，基於實驗資料確定提取一臨界階梯差圖案之規則。在本實施例中，形成用於確定針對圖3之演算法(4)之一提取規則之一佈局，且檢查其中出現圖12中所示之一膜在一圖案邊緣附近之一凹陷之條件。
藉由改變一目標網格之區域密度及該目標網格之區域密度與該目標網格附近50(μm為單位)之網格元素之平均區域密度之間的差來制定該佈局，網格元素以50 μm為單位。在圖17中顯示其中藉由使用此遮罩藉由該CMP方法對一鎢層執行一平坦化製程之結果。
在圖17中，行指示一佈局之一目標網格之覆蓋率(ρA)，且列指示與和該目標網格毗鄰之網格元素之覆蓋率之差(ρAij-ρA)。該等實驗結果顯示圖中具有○標記之區域係無問題區域。
因此，將該提取規則確定為ρA5%且ρAij-ρA10%(i=-1至1,j=-1至1)。藉由使用此提取規則，檢查產品佈局，且偵測一臨界階梯差部分。接下來，針對該等偵測到之臨界階梯差部分最佳化處理條件以消除階梯差。
對於處理條件之最佳化，執行：舉例而言，拋光時間調整，諸如降低一總拋光時間；拋光壓力調整，諸如降低一拋光壓力；旋轉數目調整，諸如增加一平臺之旋轉數目；漿液調整，諸如增加一漿液添加劑或改變一配比，改變漿液類型、漿液流動速率調整及類似調整。作為一結果，可改良裝置之良率。
在本實施例中，在圖16之流程中藉由使用圖3之演算法(4)作為一提取演算法提取一臨界部分。該演算法並不限於演算法(4)，且可根據一欲受到抑制之一階梯差使用圖3中所示之所有演算法，從而使得可形成一預期裝置。
作為根據上文所闡述之實施例製造一半導體裝置之一結果，在藉以覆蓋一電路之一圖案之一平坦化膜上不發生一有問題之階梯差。
3.　程式形式
為藉由一電腦之一CPU執行上文所闡述之各種程式，將該等程式儲存於電腦之一儲存單元中、記錄於一記錄媒體(諸如CD-ROM)上或經由一網路分佈。
本申請案含有與整體內容以引用方式併入本文中之於2009年5月20日在日本專利局提出申請之日本優先專利申請案JP 2009-121604中所揭示之標的物相關之標的物。
熟習此項技術者應理解，可視設計要求及其他因素而作出各種修改、組合、子組合及變更，只要其在隨附申請專利範圍或其等效內容之範疇內。
1．．．佈置及繞線工具
11．．．計算單元
12．．．分析單元
13．．．校正單元
圖1圖解說明將根據本實施例用於製造一半導體裝置之一設備應用至其之一系統之組態之一實例；
圖2係圖解說明根據本發明一第一實施例之一遮罩資料產生過程之一流程圖；
圖3顯示拋光製程、階梯差發生因素、及用於提取一臨界階梯差圖案之演算法之間之對應之一實例；
圖4A及4B顯示一CS-CMP之階梯差之發生概念；
圖5圖解說明在第一實施例中用於提取一臨界階梯差圖案之一演算法；
圖6圖解說明在本發明之一第二實施例中用於提取一臨界階梯差圖案之一演算法；
圖7圖解說明在本發明之一第三實施例中用於提取一臨界階梯差圖案之一演算法；
圖8圖解說明在本發明之一第四實施例中用於提取一臨界階梯差圖案之一演算法；
圖9係圖解說明本實施例中經處置之一階梯差之狀態之一示意圖；
圖10圖解說明在本發明之一第五實施例中用於提取一臨界階梯差圖案之一演算法；
圖11A及11B圖解說明用於提取一如下部分之一演算法，其中與具有一低覆蓋率之一毗鄰網格之覆蓋率差為大；
圖12係顯示其中在一佈局之邊界處拋光之後之一平坦化膜係凹陷之一狀態(尖端)之一示意圖；
圖13圖解說明用於提取尖端之一演算法；
圖14係圖解說明用於提取隆起之一演算法之一第一圖示；
圖15係圖解說明用於提取隆起之一演算法之一第二圖示；
圖16係用於製造一半導體裝置之一方法之一流程圖；
圖17顯示其中藉由一CMP方法執行一平坦化製程之結果；及
圖18係供在一CMP方法中使用之一拋光裝置之一概念圖。
11．．．計算單元
12．．．分析單元
13．．．校正單元

Claims (12)

  1. 一種用於製造一半導體裝置之方法，其包含如下步驟：將欲製造之一電路之實體佈局資料讀取至一計算單元中且執行一計算來以一預定量修改該實體佈局資料中之一圖案寬度；將該圖案寬度被修改之後之一實體佈局讀取至一分析單元中，該實體佈局係自該計算單元輸出，且藉由一量化計算對一圖案上方之一表面拓撲進行分析，若一平坦化製程在該圖案上之一平坦化膜上被執行，則該圖案經預測保持至少一預定量之一拓撲階梯差，該量化計算係藉由針對該實體佈局之一所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之一圖案密度、一圖案寬度、及一周邊長度中之至少一者進行；及讀取經預測保持之該圖案之資料至一校正單元中，且進行一校正以確定該圖案之一佈局，該圖案中不保留至少該預定量之該拓撲階梯差，其中，於分析該表面拓撲時，(a)基於一平坦化膜區域對一圖案區域之比例是否超出一第一預定界限之判定而選定一網格區域，以及(b)當用於經選定之該網格區域以及一個或多個鄰近網格區域的一平均平坦化膜區域對圖案區域之一比例被判定超出一第二預定界限時，經選定之該網格區域被識別為具有至少該預定量之該拓撲階梯差。
  2. 如請求項1之用於製造一半導體裝置之方法， 其中該分析單元關於該圖案上之該表面拓撲設定複數個不同之所預測拓撲階梯差等級，該圖案經預測以保持，且該校正單元執行針對在該圖案寬度被修改後被讀入該分析單元之該圖案之該佈局的一校正，該校正係根據該分析單元所設定之該複數個等級而進行。
  3. 如請求項1之用於製造一半導體裝置之方法，其中，當該校正單元校正經預測保持之該圖案之該佈局時，該校正單元執行該圖案之寬度之校正、該圖案之延伸之校正、及在該圖案附近配置一虛擬圖案之校正中之至少一者。
  4. 如請求項1之用於製造一半導體裝置之方法，其中該分析單元基於用於該圖案上之一平坦化膜之一平坦化製程之條件而在分析經預測保持之該圖案之該佈局的若干個程序之間切換。
  5. 如請求項1之用於製造一半導體裝置之方法，其中(1)該計算單元參考一資料庫，該資料庫指示一修改量與(a)一半導體製造設備之一處理流程之一參數以及(b)一膜類型、一膜厚度、拋光條件、一膜形成量、及對該平坦化膜之一拋光量之參數中之一者之間的關係，且(2)以對應於該所參考修改量之一量修改該圖案寬度。
  6. 一種用於製造一半導體裝置之方法，其包含如下步驟：將欲製造之一電路之一實體佈局資料讀取至一計算單 元中，並執行一計算來以一預定量修改該實體佈局資料中之一圖案寬度；將該圖案寬度被修改之後的一實體佈局讀取至一分析單元中，該實體佈局係自該計算單元輸出，且藉由一量化計算對一圖案上方之一表面拓撲進行分析，若一平坦化製程在該圖案上之一平坦化膜上被執行，則該圖案經預測保持至少一預定量之一拓撲階梯差，該量化計算係藉由針對該實體佈局之一所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之一圖案密度、一圖案寬度、及一周邊長度中之至少一者進行；及讀取經預測保持之該圖案之資料，至一校正單元中，且針對製造條件進行一校正以確定一圖案，該圖案中之該拓撲階梯差被減小，其中，於分析該表面拓撲時，(a)基於一平坦化膜區域對一圖案區域之比例是否超出一第一預定界限之判定而選定一網格區域，以及(b)當用於經選定之該網格區域以及一個或多個鄰近網格區域的一平均平坦化膜區域對圖案區域之一比例被判定超出一第二預定界限時，經選定之該網格區域被識別為具有至少該預定量之該拓撲階梯差。
  7. 如請求項6之用於製造一半導體裝置之方法，其中：該分析單元關於經預測保留之該圖案上方之該表面拓撲設定複數個不同之所預測拓撲階梯差等級，且該校正單元根據該分析單元所設定之該複數個等級執 行對製造條件之校正。
  8. 一種用於製造一半導體裝置之設備，其包含：一計算單元，其經組態以讀取欲製造之一電路之實體佈局資料且執行一計算來以一預定量修改該實體佈局資料中之一圖案寬度；一分析單元，其經組態以讀取該圖案寬度被修改之後之一實體佈局，該實體佈局係自該計算單元輸出，且藉由一量化計算對一圖案上方之一表面拓撲進行分析，若一平坦化製程在該圖案上之一平坦化膜上被執行，則該圖案經預測保持至少一預定量之一拓撲階梯差，該量化計算係藉由針對該實體佈局之一所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之一圖案密度、一圖案寬度、及一周邊長度中之至少一者進行；及一校正單元，其經組態以讀取經預測保持之該圖案的資料且產生用於該圖案之一新佈局其中不保持至少該預定量之該拓撲階梯差，其中，於分析該表面拓撲時，(a)基於一平坦化膜區域對一圖案區域之比例是否超出一第一預定界限之判定而選定一網格區域，以及(b)當用於經選定之該網格區域以及一個或多個鄰近網格區域的一平均平坦化膜區域對圖案區域之一比例被判定超出一第二預定界限時，經選定之該網格區域被識別為具有至少該預定量之該拓撲階梯差。
  9. 一種用於製造一半導體裝置之設備，其包含： 一計算單元，其經組態以讀取欲製造之一電路之實體佈局資料且執行一計算來以一預定量修改該實體佈局資料中之一圖案寬度；一分析單元，其經組態以讀取該圖案寬度被修改之後之一實體佈局，該實體佈局係自該計算單元輸出，且藉由一量化計算對一圖案上方之一表面拓撲進行分析，若一平坦化製程在該圖案上之一平坦化膜上被執行，則該圖案經預測屬於至少一預定量之一拓撲階梯差，該量化計算係藉由針對該實體佈局之一所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之一圖案密度、一圖案寬度、及一周邊長度中之至少一者進行；及一校正單元，其經組態以讀取經預測保留之該圖案的資料，且影響針對製造條件之一改變，該製造條件中之該拓撲階梯差被減小，其中，於分析該表面拓撲時，(a)基於一平坦化膜區域對一圖案區域之比例是否超出一第一預定界限之判定而選定一網格區域，以及(b)當用於經選定之該網格區域以及一個或多個鄰近網格區域的一平均平坦化膜區域對圖案區域之一比例被判定超出一第二預定界限時，經選定之該網格區域被識別為具有至少該預定量之該拓撲階梯差。
  10. 一種實體非暫態儲存媒體，其上儲存一程式，該程式用於製造一半導體裝置，該程式致使一電腦執行包含如下步驟之處理： 執行一計算來以一預定量修改欲製造之一電路之實體佈局資料中之一圖案寬度；藉由一量化計算對一圖案上方之一表面拓撲進行分析，若一平坦化製程在該圖案上之一平坦化膜上被執行，則該圖案經預測保持至少一預定量之一拓撲階梯差，該量化計算係藉由針對該圖案寬度被修改之後之該實體佈局之一所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之一圖案密度、一圖案寬度、及一周邊長度中之至少一者進行；及基於經預測保持為該階梯差之該圖案之資料進行一校正，以確定其中不保持至少該預定量之該柘撲階梯差之該圖案之一佈局，其中，於分析該表面拓撲時，(a)基於一平坦化膜區域對一圖案區域之比例是否超出一第一預定界限之判定而選定一網格區域，以及(b)當用於經選定之該網格區域以及一個或多個鄰近網格區域的一平均平坦化膜區域對圖案區域之一比例被判定超出一第二預定界限時，經選定之該網格區域被識別為具有至少該預定量之該拓撲階梯差。
  11. 一種實體非暫態儲存媒體，其上儲存一程式，該程式用於製造一半導體裝置，該程式致使一電腦執行包含如下步驟之處理：執行一計算來以一預定量修改欲製造之一電路之實體佈局資料中之一圖案寬度； 藉由一量化計算對一圖案上方之一表面拓撲進行分析，若一平坦化製程在該圖案上之一平坦化膜上被執行，則該圖案經預測保持至少一預定量之一拓撲階梯差，該量化計算係藉由針對該圖案寬度被修改之後之該實體佈局之一所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之一圖案密度、一圖案寬度、及一周邊長度中之至少一者進行；及基於該經預測保留為該階梯差之圖案之資料，對其中將一階梯差減小之製造條件進行一校正，其中，於分析該表面拓撲時，(a)基於一平坦化膜區域對一圖案區域之比例是否超出一第一預定界限之判定而選定一網格區域，以及(b)當用於經選定之該網格區域以及一個或多個鄰近網格區域的一平均平坦化膜區域對圖案區域之一比例被判定超出一第二預定界限時，經選定之該網格區域被識別為具有至少該預定量之該拓撲階梯差。
  12. 一種實體非暫態儲存媒體，其上儲存一程式，該程式用於產生遮罩資料，該程式致使一電腦執行包含如下步驟之處理：執行一計算來以一預定量修改欲製造之一電路之實體佈局資料中之一圖案寬度；藉由一量化計算對一圖案上方之一表面拓撲進行分析，若一平坦化製程在該圖案上之一平坦化膜上被執行，則該圖案經預測保持至少一預定量之一拓撲階梯 差，該量化計算係藉由針對該圖案寬度被修改之後之該實體佈局之一所關注範圍使用該所關注範圍及該所關注範圍附近之一範圍之一圖案密度、一圖案寬度、及一周邊長度中之至少一者進行；及基於經預測保留之該圖案之資料，製作該圖案之一經校正佈局，該圖案中不保留至少預定量之該拓撲階梯差，且基於該經校正佈局產生遮罩資料，其中，於分析該表面拓撲時，(a)基於一平坦化膜區域對一圖案區域之比例是否超出一第一預定界限之判定而選定一網格區域，以及(b)當用於經選定之該網格區域以及一個或多個鄰近網格區域的一平均平坦化膜區域對圖案區域之一比例被判定超出一第二預定界限時，經選定之該網格區域被識別為具有至少該預定量之該拓撲階梯差。
TW099112376A 2009-05-20 2010-04-20 用於製造半導體裝置之方法、設備及程式，與用於產生遮罩資料之程式 TWI430350B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009121604A JP5504693B2 (ja) 2009-05-20 2009-05-20 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム

Publications (2)

Publication Number Publication Date
TW201101383A TW201101383A (en) 2011-01-01
TWI430350B true TWI430350B (zh) 2014-03-11

Family

ID=43103367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099112376A TWI430350B (zh) 2009-05-20 2010-04-20 用於製造半導體裝置之方法、設備及程式，與用於產生遮罩資料之程式

Country Status (4)

Country Link
US (1) US8490031B2 (zh)
JP (1) JP5504693B2 (zh)
CN (1) CN101894175B (zh)
TW (1) TWI430350B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5515816B2 (ja) 2010-02-09 2014-06-11 富士通株式会社 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム
JP5692522B2 (ja) * 2011-04-06 2015-04-01 富士通セミコンダクター株式会社 偏在率算出方法、半導体装置の製造方法及びプログラム
JP5737044B2 (ja) * 2011-08-04 2015-06-17 富士通株式会社 回路のレイアウト装置，処理方法およびプログラム
US8589828B2 (en) * 2012-02-17 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reduce mask overlay error by removing film deposited on blank of mask
JP2013182962A (ja) * 2012-02-29 2013-09-12 Toshiba Corp テンプレートの製造方法
JP6115366B2 (ja) * 2013-07-12 2017-04-19 富士通株式会社 予測装置、予測プログラム及び予測方法
US8978003B1 (en) 2013-09-27 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making semiconductor device and a control system for performing the same
US8959466B1 (en) * 2013-11-14 2015-02-17 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for designing layouts for semiconductor device fabrication
CN106096087B (zh) * 2016-05-31 2019-08-13 上海华虹宏力半导体制造有限公司 占领图形填充方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580036B2 (ja) 1996-08-06 2004-10-20 ソニー株式会社 研磨シミュレーション方法
JPH10144635A (ja) 1996-11-11 1998-05-29 Sony Corp 平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法
JP3743120B2 (ja) 1997-02-21 2006-02-08 ソニー株式会社 露光用マスクのマスクパターン設計方法、並びに半導体集積回路の作製方法
JPH11307419A (ja) * 1998-04-21 1999-11-05 Sony Corp 半導体プロセスにおけるシミュレーション方法
JP3664992B2 (ja) * 2001-05-16 2005-06-29 株式会社半導体先端テクノロジーズ 研磨工程に伴うダミーパターンの設計方法、プログラムおよびそのプログラムを記録した記録媒体
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US6893800B2 (en) * 2002-09-24 2005-05-17 Agere Systems, Inc. Substrate topography compensation at mask design: 3D OPC topography anchored
WO2004095547A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited 半導体装置の製造方法、及び、半導体装置製造システム
TW584789B (en) * 2003-05-26 2004-04-21 Fujitsu Ltd Pattern size correction apparatus, pattern size correction method and photomask
JP4041785B2 (ja) * 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
JP2007103634A (ja) 2005-10-04 2007-04-19 Renesas Technology Corp 半導体デバイスの形状シミュレーション方法
JP5087864B2 (ja) 2006-06-21 2012-12-05 富士通株式会社 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法
JP2008047574A (ja) * 2006-08-11 2008-02-28 Renesas Technology Corp 半導体装置の製造方法および製造システム
JP4380729B2 (ja) * 2007-05-24 2009-12-09 ソニー株式会社 パターン設計方法、パターン設計プログラムおよびパターン設計装置

Also Published As

Publication number Publication date
JP5504693B2 (ja) 2014-05-28
CN101894175A (zh) 2010-11-24
CN101894175B (zh) 2014-06-11
JP2010272611A (ja) 2010-12-02
US8490031B2 (en) 2013-07-16
US20100299643A1 (en) 2010-11-25
TW201101383A (en) 2011-01-01

Similar Documents

Publication Publication Date Title
TWI430350B (zh) 用於製造半導體裝置之方法、設備及程式，與用於產生遮罩資料之程式
KR100297732B1 (ko) 반도체 소자의 소정 물질층의 패턴밀도를 구하는 방법 및 이를 이용한 화학기계적 연마의 시뮬레이션 방법
KR101853990B1 (ko) 프로세스 툴 정정치를 제공하기 위한 방법 및 시스템
JP2007012687A (ja) 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム、半導体集積回路の製造方法
US10496785B2 (en) Chemical mechanical polishing simulation methods and simulation devices thereof
US20100124601A1 (en) Pattern formation method and computer program product
JP4768500B2 (ja) 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム
KR101869573B1 (ko) 서브 샘플링 방식을 이용하여 툴-유도 시프트를 제공하는 방법 및 시스템
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
US11443095B2 (en) Hotspot avoidance method for manufacturing integrated circuits
US20120198396A1 (en) Method of optimizing semiconductor device manufacturing process, method of manufacturing semiconductor device, and non-transitory computer readable medium
JP2010040918A (ja) 膜厚予測方法、レイアウト設計方法、露光用マスクのマスクパターン設計方法、及び、半導体集積回路の作製方法
US8627243B1 (en) Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing
JP2008098588A (ja) 半導体装置のレイアウト設計・検証におけるホットスポット抽出方法
JP5515816B2 (ja) 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム
JP2003224098A (ja) 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体
US9435643B2 (en) Presumably defective portion decision apparatus, presumably defective portion decision method, fabrication method for semiconductor device and program
JP5737044B2 (ja) 回路のレイアウト装置，処理方法およびプログラム
JP5692522B2 (ja) 偏在率算出方法、半導体装置の製造方法及びプログラム
US8108824B2 (en) Pattern verification method, method of manufacturing semiconductor device, and recording media
US11699017B2 (en) Die yield assessment based on pattern-failure rate simulation
JP2010087243A (ja) 半導体装置の製造方法
JP2004273962A (ja) 薄膜デバイスの設計方法および製造方法、ならびに半導体製造装置
JP2009288497A (ja) パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム
JP2005116958A (ja) 研磨工程の残存膜厚判定方法および半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees