JP3664992B2 - 研磨工程に伴うダミーパターンの設計方法、プログラムおよびそのプログラムを記録した記録媒体 - Google Patents
研磨工程に伴うダミーパターンの設計方法、プログラムおよびそのプログラムを記録した記録媒体 Download PDFInfo
- Publication number
- JP3664992B2 JP3664992B2 JP2001147066A JP2001147066A JP3664992B2 JP 3664992 B2 JP3664992 B2 JP 3664992B2 JP 2001147066 A JP2001147066 A JP 2001147066A JP 2001147066 A JP2001147066 A JP 2001147066A JP 3664992 B2 JP3664992 B2 JP 3664992B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- pattern density
- wiring
- density
- calculation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造過程でＣＭＰ（Chemical Mechanical Polishing:化学機械研磨）を行う場合に、研磨面の表面段差を解消するために配線層に予め形成しておくダミーパターンの設計方法、その方法を実施するための設計プログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化に伴い、製造工程における多くのプロセスで、ＣＭＰ技術が用いられるようになってきた。ＣＭＰは、局所的な平坦化が容易であるため、多層配線の層間膜研磨のほか、配線メタルの研磨や、ＳＴＩ（Shallow Trench Isolation）工程における酸化膜の研磨などにも用いられている。
【０００３】
このうち層間膜のＣＭＰでは、その層間膜により覆われる配線パターンの密度が不均一な場合に研磨後も表面段差が残るという問題点が指摘されている。その解決策としては、配線層に配線パターンとは別のダミーパターンを形成することによってパターン密度を均一化して、研磨後の平坦性を向上させる方法が知られている。例えば、Ruiqi Tianらは、その論文「Model-Based Dummy Feature Placement for Oxide Chemical-Mechanical Polishing Manufacturability」 (37th Design Automation Conference, 2000, pp667-670)において、シミュレーションモデルに基づいて、パターン密度が均一になるダミーパターンの配置を決定する方法を提案している。これは、チップを計算の単位となる複数の領域に分割して、線形計画法により、領域ごとにチップ内の膜厚差が最小となるようなパターン密度を求め、実際のパターン密度が計算されたパターン密度と等しくなるようにダミーパターンを配置する方法である。この方法によりダミーパターンを配置すれば、ＣＭＰ工程後の研磨面の表面段差を低減することができる。
【０００４】
【発明が解決しようとする課題】
しかし、ダミーパターンの形成は、研磨面の表面段差を低減させる一方で、配線間容量の増加という新たな問題を生じさせる。したがって、パターン密度を均一化させるためとはいえ、配線間容量が問題となるほど多くのダミーパターンを形成することは好ましくない。上記方法は、最終的に決定されたパターン配置が、配線間容量の観点からみて問題ないかどうか検証できないという点で問題があった。さらに、上記方法は、計算単位領域ごとに線形計画法に基づく最適化の処理を行うため計算に時間がかかり、あまり実用的とはいえなかった。
【０００５】
本発明は、これらの問題点に鑑みて、配線間容量の問題を生じさせない範囲で最適なダミーパターンの配置を、短時間で効率的に求めるための設計方法およびその方法を実施するためのプログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の方法は、半導体装置の配線層に形成される、当該配線層の配線パターンとは別のダミーパターンの設計方法であって、
（ａ）コンピュータが、研磨シミュレーション手段として機能して、配線層のパターン密度に基づく研磨シミュレーションを行って、チップ上に定義された各計算単位領域における所定の基準面から研磨面までの高さを表す被研磨層膜厚を計算するステップと、
（ｂ）コンピュータが、表面段差評価手段として機能して、前記計算により求められた各計算単位領域の被研磨層膜厚に基づいて、研磨面の表面段差が許容範囲内か否かを判定するステップと、
（ｃ）コンピュータが、修正パターン密度決定手段として機能して、前記判定において許容範囲外と判定した場合に、前記計算単位領域ごとに、配線パターンとダミーパターンとの間に生ずる配線間容量が所定値以下となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度の上限値を表す許容パターン密度と、前記研磨面の表面段差が許容範囲内となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度を表す適正パターン密度とを求め、前記許容パターン密度および適正パターン密度に基づいて当該計算単位領域の修正パターン密度を決定するステップとを含み、
ステップ（ａ）における配線層のパターン密度を前記修正パターン密度と置き換えて、ステップ（ａ）から（ｃ）までを前記研磨面の段差が許容範囲内と判定されるまでコンピュータが繰り返し行うことにより、各計算単位領域のパターン密度を決定することを特徴とするダミーパターンの設計方法である。パターン密度を決定したら、前記コンピュータが、ダミーパターン配置手段として機能して、前記各計算単位領域のパターン密度が前記決定されたパターン密度となるように、所定形状のダミーパターンを配置する。
【０００７】
前記ステップ（ｃ）において、前記許容パターン密度は、所定の配線から所定の距離以上離れた領域を抽出して、当該領域の全体を埋めるようにダミーパターンを形成した場合の、各計算単位領域のパターン密度とすることが好ましい。この際、前記所定の配線から所定の距離以上離れた領域を抽出する処理が、各配線を表す領域の幅を前記所定の距離に応じて拡大し、前記拡大された領域以外の領域を、論理演算により抽出することによって、前記所定の配線から所定の距離以上離れた領域を抽出することが好ましい。なお、前記所定の配線は、ダミーパターンを形成する層と同層にある配線のみならず、他の層の配線も含むことが好ましい。
【０００８】
また、前記ステップ（ｃ）において、前記適正パターン密度は、前記研磨シミュレーションにより求められた被研磨層膜厚に基づいて前記研磨面の表面段差が許容範囲内となるように目標膜厚を設定して、当該目標膜厚から当該目標膜厚を達成するためのパターン密度を逆算することにより求めたものとすることが好ましい。
【０００９】
また、前記ステップ（ｃ）において、前記修正パターン密度を決定する際に、前記適正パターン密度と前記許容パターン密度とを比較して、当該適正パターン密度が当該許容パターン密度より大きいときには、当該許容パターン密度を修正パターン密度とすることが好ましい。
【００１０】
次に、本発明の第１の設計プログラムは、半導体装置の配線層に形成される、当該配線層の配線パターンとは別のダミーパターンの設計プログラムであって、コンピュータを、
配線層のパターン密度に基づく研磨シミュレーションを行って、チップ上に定義された各計算単位領域における所定の基準面から研磨面までの高さを表す被研磨層膜厚を計算する研磨シミュレーション手段、
前記研磨シミュレーション手段により求められた各計算単位領域の被研磨層膜厚に基づいて、前記研磨面の表面段差が許容範囲内か否かを判定する表面段差評価手段、
前記表面段差評価手段による判定の結果、許容範囲外と判定された場合に、前記計算単位領域ごとに、配線パターンとダミーパターンとの間に生ずる配線間容量が所定値以下となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度の上限値を表す許容パターン密度と、前記研磨面の表面段差が許容範囲内となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度を表す適正パターン密度とを求め、前記許容パターン密度および適正パターン密度に基づいて当該計算単位領域の修正パターン密度を決定する修正パターン密度決定手段として機能させ、
前記配線層のパターン密度を前記修正パターン密度決定手段により決定された修正パターン密度と置き換えて、前記研磨シミュレーション手段による被研磨層膜厚の計算および前記表面段差評価手段による研磨面の表面段差の評価を、当該研磨面の表面段差が許容範囲内と判定されるまでコンピュータに繰り返し行わせることにより、各計算単位領域のパターン密度を決定することを特徴とするダミーパターンの設計プログラムである。
【００１１】
前記コンピュータを、さらに、前記各計算単位領域のパターン密度が前記決定されたパターン密度となるように、所定形状のダミーパターンを配置するダミーパターン配置手段として機能させてもよい。
【００１２】
また、本発明の第２の設計プログラムは、半導体装置の配線層に形成される、当該配線層の配線パターンとは別のダミーパターンの設計プログラムであって、コンピュータを、
チップ上に定義された計算単位領域ごとに、配線パターンとダミーパターンとの間に生ずる配線間容量が所定値以下となるようにダミーパターンを配置した場合のパターン密度の上限値を表す許容パターン密度を求める手段、
前記計算単位領域ごとに、前記研磨面の表面段差が許容範囲内となるようにダミーパターンを配置した場合のパターン密度を表す適正パターン密度を求める手段、
前記各計算単位領域の修正パターン密度を、当該計算単位領域の前記許容パターン密度および適正パターン密度に基づいて決定する手段として機能させることを特徴とするダミーパターンの設計プログラムである。
【００１３】
この際、前記許容パターン密度は、所定の配線から所定の距離以上離れた領域を抽出して、当該領域の全体を埋めるようにダミーパターンを形成した場合の、各計算単位領域のパターン密度であることが好ましい。また、前記所定の配線から所定の距離以上離れた領域を抽出する処理が、各配線を表す領域の幅を前記所定の距離に応じて拡大し、前記拡大された領域以外の領域を、論理演算により抽出する処理であることが好ましい。また、前記所定の配線は、ダミーパターンを形成する層と同層にある配線のみならず、他の層の配線も含むことが好ましい。
【００１４】
また、前記適正パターン密度は、前記ＣＭＰシミュレーション手段により求められた被研磨層膜厚に基づいて前記研磨面の表面段差が許容範囲内となるように目標膜厚を設定して、当該目標膜厚から当該目標膜厚を達成するためのパターン密度を逆算することにより求めたものであることが好ましい。
【００１５】
また、前記各計算単位領域の修正パターン密度を決定する際に、前記適正パターン密度と前記許容パターン密度とを比較して、当該適正パターン密度が当該許容パターン密度より大きいときには、当該許容パターン密度を修正パターン密度とすることが好ましい。
【００１６】
また、本発明の記録媒体は、上記本発明の第１または第２のダミーパターンの設計プログラムが記録されたコンピュータ読み取り可能な記録媒体である。
【００１７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照して説明する。はじめに、「膜厚」という言葉の定義について説明する。本明細書においては、説明の便宜上、研磨面の段差を表現するために「膜厚」という言葉を使用する。言い換えれば、「膜厚」という言葉を、厳密な意味での膜の厚みを表す言葉としてではなく、所定の基準面から研磨面までの距離（高さ）を表す言葉として使用する。例えば、図７は、配線パターン２０の上に絶縁層１９を形成した状態を示すチップ断面図である。この図において、基準面を面Ｘとすれば、ポイントＡの膜厚はｈaであり、ポイントＢの膜厚はHではなく、ｈbである。また、基準面は図７の面Ｘに限られず、任意の面とすることができる。
【００１８】
実施の形態１．
図１は、本発明の一実施の形態におけるダミーパターンの設計方法およびプログラムの処理の概要を示すフローチャートである。はじめに、ダミーパターンを配置する前の配線パターンの密度を計算する（Ｓ１０１）。次に、そのパターン密度に基づいてＣＭＰシミュレーションを実行してダミーパターンを形成せずにＣＭＰを行った場合の膜厚を計算する（Ｓ１０２）。シミュレーション結果に基づいて研磨面の表面段差を評価した結果（Ｓ１０３）、段差が許容範囲内であればダミーパターンを追加する必要はないため、もとのレイアウトデータがそのまま最終レイアウトデータとなる（Ｓ１０７）。一方、段差が許容範囲内にない場合には、パターン密度の値を修正し（Ｓ１０６）、修正した値に基づいて再度シミュレーションによる評価を行う（Ｓ１０２、Ｓ１０３）。再評価の結果、なお段差が許容範囲内にない場合には、研磨面の表面段差の評価条件あるいはパターン密度を修正する際の計算式の条件などを調整する（Ｓ１０５）。調整した条件のもとで再度パターン密度を修正し（Ｓ１０６）、シミュレーションと結果の評価を行う（Ｓ１０２、Ｓ１０３）。段差が許容範囲内になるまで同様の処理を繰り返し、最終的に許容範囲内となった時点のパターン密度を、ダミーパターン形成後のパターン密度と決定する。さらに、パターン密度が、その決定したパターン密度となるように所定の形状（例えばメッシュ状）のダミーパターンを配置した最終レイアウトデータを生成する（Ｓ１０７）。なお、図１のステップＳ１０４は何回目の評価であるかを判定するステップであり、再シミュレーションを行う前に条件の調整（Ｓ１０５）を行う必要があるか否かを判断するステップである。
【００１９】
以上は、処理の全体的な流れであるが、次にパターン密度の修正処理（Ｓ１０６）について、さらに説明する。図２は、上記方法を実施する設計プログラムの構造を表すブロック図である。図２において、パターン密度計算手段２は、レイアウトデータ１に基づいてダミーパターン配置前の配線パターンの密度を計算する手段（ステップＳ１０１を実行する手段）であり、ＣＭＰシミュレーション手段３は、ステップＳ１０２のシミュレーションを実行する手段であり、表面段差評価手段４は段差が許容範囲内か否かを判定する手段（ステップＳ１０３を実行する手段）であり、レイアウトデータ修正手段５は、もとのレイアウトデータ１を修正してダミーパターンを追加した修正版のレイアウトデータを生成する手段（ステップＳ１０７を実行するための手段）である。また、図２において枠６により囲まれている手段が、パターン密度を修正するための手段（ステップＳ１０６を実行するための手段）に相当する。
【００２０】
パターン密度を修正するための手段６は、レイアウトデータ１に基づいてダミーパターン許容領域を抽出するダミーパターン許容領域抽出手段７と、抽出されたダミーパターン許容領域に基づいて許容パターン密度を計算する許容パターン密度計算手段８と、表面段差評価手段４により段差が許容範囲内にないと判定された際に、その判定の対象となったシミュレーション結果に基づいて目標膜厚を設定する目標膜厚設定手段１１と、設定された目標膜厚から適正パターン密度を求める適正パターン密度計算手段９と、許容パターン密度計算手段８により求められた許容パターン密度と適正パターン密度計算手段９により求められた適正パターン密度とに基づいて修正パターン密度を決定してＣＭＰシミュレーション手段３に受け渡す修正パターン密度決定手段１０とからなる。
【００２１】
ここで、「ダミーパターン許容領域」とは、その領域にダミーパターンを形成しても、半導体装置の機能に悪影響を及ぼすことがない領域をいう。つまり、その領域に形成したダミーパターンと本来の配線パターンとの間に生じる配線間容量が、十分に小さい領域をいう。「ダミーパターン許容領域」は、レイアウトデータ１に基づいて抽出することができる。また、「許容パターン密度」とは、半導体装置の機能に影響を及ぼさない範囲で、できるだけ多くのダミーパターンを形成した場合のパターン密度をいう。言い換えれば「ダミーパターン許容領域」を埋めつくすようにダミーパターンを形成した場合のパターン密度である。「許容パターン密度」は「ダミーパターン許容領域」の抽出結果に基づいて求めることができる。また、「適正パターン密度」とは、ＣＭＰ平坦化を行う上で適正なパターンの密度をいう。すなわち、配線間容量の問題は全く考慮せず、単純に研磨面の表面段差が許容範囲になるように定めたパターン密度である。本実施の形態では、「適正パターン密度」をレイアウトデータ１から求めるのではなく、設定された目標膜厚から逆算により求める。この際、目標膜厚は、ＣＭＰシミュレーションの結果をもとに研磨面の表面段差が緩和されるように設定する。
【００２２】
本実施の形態では、修正パターン密度決定手段１０は、許容パターン密度と適正パターン密度とを比較して、適正パターン密度が許容パターン密度以下であれば適正パターン密度を修正パターン密度とし、適正パターン密度のほうが大きければ許容パターン密度を修正パターン密度とする。つまり、研磨面の表面段差を許容範囲内とするためには修正パターン密度を適正パターン密度とすればよいのであるが、適正パターン密度が許容パターン密度よりも大きい場合には配線間容量などの問題が生ずるおそれがあるので、問題回避を優先し、許容パターン密度を採用する。決定された修正パターン密度はＣＭＰシミュレーション手段３の入力となり、再びＣＭＰシミュレーションが実行される。
【００２３】
以上、本発明の処理の全体的な流れおよび各処理ステップあるいは各手段により実行される処理について説明したが、次に具体的な計算処理について、さらに詳しく説明する。
【００２４】
図３は、チップのレイアウトの一例とパターン密度の計算方法を説明するための図である。前述のパターン密度の計算やＣＭＰシミュレーションは、図３に示すように、ＬＳＩチップ１上に、計算の単位となる所定の大きさの領域１２（以下、計算単位領域という。）を定義して、計算単位領域ごとに実行する。本実施の形態では、実際の大きさにして１００μｍ×１００μｍの領域を計算単位領域としている。但し、計算単位領域の大きさは設計事項の１つにすぎないため、より大きな（あるいは小さな）領域としてもよい。また、本実施の形態では処理を簡単にするため、すべての計算単位領域を均一な大きさとしているが、本発明の方法は計算単位領域が均一な大きさである場合に限定されるものではない。なお、以下の説明では、各計算単位領域をｉ＝１，２，３・・・という符号により表すものとし、例えば計算単位領域ｉのパターン密度ρは、ρｉと表す。
【００２５】
まず、図２のパターン密度計算手段２の処理について説明する。パターン密度は、配線を表す領域の面積比として求めることができる。例えば、図３に示すように、6本の配線１３が配置されたレイアウトであれば、この計算単位領域１２のパターン密度は、6本の配線１３を表す領域の面積の合計を、計算単位領域全体の面積で除算した値として求めることができる。
【００２６】
次に、図２のＣＭＰシミュレーション手段３の処理について、図４を参照して説明する。図４はCMPシミュレーションのモデルを説明するための図であり、配線パターン２０上に形成された絶縁膜１９を研磨装置１７に取り付けられた研磨布１８（以下「パッド」という。）により研磨する様子を示している。
【００２７】
本実施の形態で使用するシミュレーションモデルでは、第１に、絶縁膜１９の表面の凹凸によりパッド１８が変形してパッドに応力が加わることから、その応力は、絶縁膜１９の表面の段差分布と応力応答関数との重畳（コンボリューション）で与えられるとする。前述のように、表面の段差を絶縁膜１９の膜厚ｈとして表現することとすると、計算単位領域ｉにおいてパッド１８に生じる歪は、ｈｉの変化量から周辺領域から加わる力による変化量を減算することにより求められる。この際、変化量の差分はもとの膜厚の差分として表すこともできるため、パッド１８にかかる垂直応力σは、次式（１）で表すことができる。
【数１】
但し、Ｅはパッドの弾性率、Ｌはパッドの変形前の膜厚とする。
なお、本実施の形態では、応力応答関数ｆは、軸対象モデルを用いて中央の座標点のみを変位拘束した場合の弾性解析で求めた引張り応力をもとに、実測結果に適合するように応力応答関数値を求めて決定した。弾性解析には、例えばサイバネットシステム株式会社の有限要素法解析プログラム「ＡＮＳＹＳ」を使用する。
【００２８】
第２に、このシミュレーションモデルでは、応力集中により、パッド１８に加わる垂直応力σは、パターン２０の密度ρに反比例するものとする。第３に、Ｐｒｅｓｔｏｎの式から、研磨速度はパッド１８に加わる垂直応力に比例するものとする。但し、パッド１８には、絶縁膜１９からの垂直応力σのほか、ＣＭＰ装置１７からの応力Ｐｉも加わっているものとする。
【００２９】
以上の３つの前提から、研磨速度（単位時間あたりの研磨量）を、次式（２）により表すものとする。
【数２】
但し、Δｈｉ／Δｔ は単位時間当たりの研磨量、Ａは定数、Ｅはパッドの弾性率、Ｌはパッドの膜厚、ρｉ はパターン密度とする。
（２）式を時間積分すれば、所定時間ＣＭＰを行った場合の研磨量を求めることができ、さらにはもとの膜厚と研磨量との差を計算することにより、ＣＭＰ工程後の各領域の膜厚ｈｉを求めることができる。なお、コンボリューションの計算に高速フーリエ変換（ＦＦＴ）アルゴリズムを利用すれば、計算時間をより短縮することもできる。なお、このシミュレーションモデルは一例にすぎず、他のシミュレーションモデルを採用してもよいことはいうまでもない。
【００３０】
次に、図２の表面段差評価手段４の処理について説明する。本実施の形態では、研磨面の表面段差を、ＣＭＰシミュレーションにより求められた各計算単位領域の膜厚の中から最大値と最小値を選択し、その差分を予め定めた目標段差と比較して許容範囲内か否かを評価する。本実施の形態では、この目標段差ΔＨを、次式（３）により定義する。
【数３】
但し、ｈｍａｘはＣＭＰシミュレーションにより得られた膜厚の最大値、ｈｍｉｎは最小値である。また、膜厚が最小となった計算単位領域を中心とする５００μｍ四方の領域のパターン密度の平均値をＤｍｉｎとし、この領域で前述のダミーパターン許容領域内すべてにダミーパターンを形成した場合のパターン密度の増加量をΔｄｍｉｎとしている。
但し、目標段差ΔＨの定義が上記（３）式による定義に限定されないことは言うまでもない。
【００３１】
次に、図２の目標膜厚設定手段１１の処理について説明する。本実施の形態においては、前記目標段差ΔHに基づいて、次式（４）により表される値を、各計算単位領域の目標膜厚ｈg ｉとする。
【数４】
なお、目標膜厚ｈg ｉを他の式により定義してもよいことはいうまでもない。
【００３２】
次に、図２の適正パターン密度計算手段９の処理について説明する。本実施の形態では、各計算単位領域の適正パターン密度Ｄｐｉを次の（５）式を用いて、（４）式により求めた目標膜厚ｈg から逆算する。
【数５】
但し、関数Ｆは、前記応力応答関数ｆの時間積分として求められるフィルタ関数である。
なお、式（５）についても、高速フーリエ変換アルゴリズムを利用して計算を行ってもよい。
【００３３】
次に、図２のダミーパターン許容領域抽出手段７の処理について説明する。図５は、ダミーパターン許容領域の抽出方法と許容ダミーパターン密度の求め方を説明するための図である。前述のように、ダミーパターン許容領域は、ダミーパターンを形成しても本来の配線との間で配線間容量の問題が生じないような領域である。そこで、本実施の形態では、逆にダミーパターンを形成すると問題が生ずる領域を求め、それ以外の領域を論理演算により抽出してダミーパターン許容領域とする。まず、図５（ａ）に示すように配線１３の幅１４を広げるデータ処理を行うことによって、ダミーパターンを形成できない領域（以下、ダミーパターン非許容領域という。）とする。配線から一定距離以上離れた位置であればダミーパターンを形成しても配線間容量は問題にならないからである。配線幅１４を広げる処理をすべての配線について行うと、図５（ｂ）に示すようにダミーパターン非許容領域１５が得られる。このレイアウトデータを反転させるためのＮＯＲ演算を実行すれば、結果的に、ダミーパターン許容領域１６を抽出することができる。
【００３４】
但し、ダミーパターン許容領域１６の抽出方法は上記方法に限定されない。例えば、選択された一部の配線との間で配線間容量の問題が生じなければよいという場合であれば、ダミーパターン許容領域１６は、必ずしもすべての配線から一定距離以上離れている必要はなく、対象とする一部の配線から一定距離以上離れていればよい。
【００３５】
次に、図２の許容パターン密度計算手段８の処理について、同じく図５を参照して説明する。前述のように、本実施の形態では、許容パターン密度は、ダミーパターン許容領域を埋めつくすようにダミーパターンを形成した場合のパターン密度である。したがって、図５（ｃ）に示した配線１３の領域面積と、ダミーパターン許容領域１６の面積とを加算した値を計算単位領域の面積で除算した値が、許容パターン密度となる。
【００３６】
図２の修正パターン密度決定手段１０の処理については、前述のとおりである。すなわち、適正パターン密度が許容パターン密度より大きければ許容パターン密度をその計算単位領域の修正パターン密度とし、それ以外の場合には適正パターン密度を修正パターン密度とする。但し、修正パターン密度の決定方法もまた、本実施の形態の方法に限定されるものではない。例えば許容パターン密度と適正パターン密度のそれぞれに重み付け係数をかけて足した値を修正パターン密度とする方法などでもよい。
【００３７】
また、本実施の形態では、図１のステップＳ１０５の条件の調整として、（３）式により定義される目標段差ΔＨの値を１０％増加する。調整する条件としては、このほか、例えばダミーパターン許容領域を抽出する処理で配線幅を広くする際に、その幅の増加量を小さくする方法などが考えられる。
【００３８】
以上説明したように、本実施の形態では、ダミーパターンの配置を決定するにあたり、まずＣＭＰシミュレーションを実行し、その結果に基づいて各計算単位領域の目標膜厚を設定し、ＣＭＰ後の膜厚がその目標膜厚となるようなパターン密度を所定の計算式により逆算して求める。また、一方で、ダミーパターンともとの配線との間に生じる配線間容量が所定値以下になるように、パターン密度の上限（許容パターン密度）を定めておき、前記逆算により求めたパターン密度がその上限を超えるときは、上限値を修正パターン密度とする。このため、配線間容量を所定値以下におさえつつ、ＣＭＰ後の研磨面の表面段差を解消することができる。
【００３９】
また上記シミュレーションモデルを採用した場合には、実行する計算は、簡単な論理演算と、数回のコンボリューション演算に限られるため、線形計画法に基づいてパターン密度を最適化する従来の方法に比べればはるかに計算量が少なく、短時間で結果を得ることができる。例えば、標準的なチップで、計算単位領域の大きさを１００μｍ四方とし、クロック周波数が５００ＭＨｘのＣＰＵにより演算を行った場合、２０分以内に計算が終了することが確認されている。
【００４０】
また、上述の説明から明らかであるように、各ステップの処理は、いくつかの値を予め定めておけば、ある程度の自動化が可能である。このため、ＣＭＰ工程用のダミーパターンの自動設計システムを構築することができる。
【００４１】
実施の形態２．
次に、実施の形態２について説明する。上記実施の形態１では、ダミーパターン許容領域を、同じ層にある配線との間で配線間容量の問題が生じないような領域として抽出したが、多層配線の場合には上下層にある配線との間に生じる配線間容量が問題となる場合もある。そこで、実施の形態２では、上下層にある配線も考慮してダミーパターン許容領域を抽出する。
【００４２】
図６は、多層配線の場合のダミーパターン許容領域の抽出方法を説明するための図であり、２層分のレイアウトを重ねて表示した図である。配線１３ａはダミーパターンを形成する層に、また配線１３ｂはその上の層にある。実施の形態１と同じく、配線１３ａの幅を距離２１ａ分、また配線１３ｂの幅を距離２１ｂ分広げ、ＮＯＲ演算をすることによりダミーパターン許容領域１６を抽出する。但し、距離２１ｂは距離２１ａよりも小さくてよい。上層にある配線の場合、平面的には距離２１ｂしか離れていなくても、実際には距離２１ａだけ離れているからである。
【００４３】
実施の形態２によれば、上下層の配線との間に生じる配線間容量も考慮に入れた上で最適なダミーパターンの配置を求めることができ、ダミーパターンの形成により生じる速度劣化の防止に、さらなる効果を発揮する。
【００４４】
【発明の効果】
本発明の方法などでは、配線間容量低減という要求から導かれる許容パターン密度と、研磨面の表面段差低減の要求から導かれる適正パターン密度とをそれぞれ求めて、両密度に基づいてパターン密度の修正値を求め、さらに研磨面の表面段差が許容範囲内となるかをシミュレーションにより繰り返し検証するので、２つの要求をバランスよく満たしたパターン密度を決定することができる。
【００４５】
さらには、ダミーパターンの形状を所定の形状（例えばメッシュ状）と予め定めておけば、ダミーパターンの配置は一義的に決まるので、レイアウト修正までの処理を自動化することができる。
【００４６】
また、配線パターンから所定の距離以上離れていれば配線間容量は所定値以下となるという前提をたてれば、許容パターン密度を簡単な演算のみで求めることができ効率がよい。さらに、この前提のもとでは、レイアウト上の配線領域の幅を拡大し、それ以外の領域を論理演算により抽出することによって、ダミーパターンを形成できる領域を抽出できるので、領域抽出処理を自動化することができる。
【００４７】
また、配線間容量を考慮する際に、ダミーパターンを形成する層にある配線のみならず、他層にある配線との間に生じる配線間容量も考慮するようにすれば、配線間容量増加による速度劣化をさらに効率よく防止することができる。
【００４８】
また、適正パターン密度を求める際に、もとの配線レイアウトに基づいて計算を行うのではなく、CMPシミュレーションの結果に基づいて目標膜厚を設定して、その目標膜厚からパターン密度を逆算するようにすれば、計算量が少ないため処理時間を短縮することができる。
【００４９】
また、許容パターン密度と適正パターン密度とを比較して、適正パターン密度が許容パターン密度を越えるときには、許容パターン密度を修正パターン密度とすることにすれば、簡単な比較演算のみで、配線間容量の問題に配慮したダミーパターンの設計が可能になる。
【図面の簡単な説明】
【図１】 ダミーパターンの設計方法およびプログラムの処理の概要を示すフローチャート
【図２】 ダミーパターン設計プログラムの構造を示すブロック図
【図３】 レイアウトの一例とパターン密度の計算方法を説明するための図
【図４】 CMPシミュレーションのモデルを説明するための図
【図５】 ダミーパターン許容領域の抽出方法と許容ダミーパターン密度の求め方を説明するための図
【図６】 多層配線の場合のダミーパターン許容領域の抽出方法を説明するための図
【図７】 「膜厚」の定義について説明するための図
【符号の説明】
１ レイアウトデータ、１２ 計算単位領域、１３ 配線、１４ 配線幅、１５ ダミーパターン非許容領域、１６ ダミーパターン許容領域、１７ ＣＭＰ装置、１８ 研磨布（パッド）、１９ 絶縁膜、２０ 配線パターン、２１ ダミーパターン許容領域までの距離。
【発明の属する技術分野】
本発明は、半導体装置の製造過程でＣＭＰ（Chemical Mechanical Polishing:化学機械研磨）を行う場合に、研磨面の表面段差を解消するために配線層に予め形成しておくダミーパターンの設計方法、その方法を実施するための設計プログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化に伴い、製造工程における多くのプロセスで、ＣＭＰ技術が用いられるようになってきた。ＣＭＰは、局所的な平坦化が容易であるため、多層配線の層間膜研磨のほか、配線メタルの研磨や、ＳＴＩ（Shallow Trench Isolation）工程における酸化膜の研磨などにも用いられている。
【０００３】
このうち層間膜のＣＭＰでは、その層間膜により覆われる配線パターンの密度が不均一な場合に研磨後も表面段差が残るという問題点が指摘されている。その解決策としては、配線層に配線パターンとは別のダミーパターンを形成することによってパターン密度を均一化して、研磨後の平坦性を向上させる方法が知られている。例えば、Ruiqi Tianらは、その論文「Model-Based Dummy Feature Placement for Oxide Chemical-Mechanical Polishing Manufacturability」 (37th Design Automation Conference, 2000, pp667-670)において、シミュレーションモデルに基づいて、パターン密度が均一になるダミーパターンの配置を決定する方法を提案している。これは、チップを計算の単位となる複数の領域に分割して、線形計画法により、領域ごとにチップ内の膜厚差が最小となるようなパターン密度を求め、実際のパターン密度が計算されたパターン密度と等しくなるようにダミーパターンを配置する方法である。この方法によりダミーパターンを配置すれば、ＣＭＰ工程後の研磨面の表面段差を低減することができる。
【０００４】
【発明が解決しようとする課題】
しかし、ダミーパターンの形成は、研磨面の表面段差を低減させる一方で、配線間容量の増加という新たな問題を生じさせる。したがって、パターン密度を均一化させるためとはいえ、配線間容量が問題となるほど多くのダミーパターンを形成することは好ましくない。上記方法は、最終的に決定されたパターン配置が、配線間容量の観点からみて問題ないかどうか検証できないという点で問題があった。さらに、上記方法は、計算単位領域ごとに線形計画法に基づく最適化の処理を行うため計算に時間がかかり、あまり実用的とはいえなかった。
【０００５】
本発明は、これらの問題点に鑑みて、配線間容量の問題を生じさせない範囲で最適なダミーパターンの配置を、短時間で効率的に求めるための設計方法およびその方法を実施するためのプログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の方法は、半導体装置の配線層に形成される、当該配線層の配線パターンとは別のダミーパターンの設計方法であって、
（ａ）コンピュータが、研磨シミュレーション手段として機能して、配線層のパターン密度に基づく研磨シミュレーションを行って、チップ上に定義された各計算単位領域における所定の基準面から研磨面までの高さを表す被研磨層膜厚を計算するステップと、
（ｂ）コンピュータが、表面段差評価手段として機能して、前記計算により求められた各計算単位領域の被研磨層膜厚に基づいて、研磨面の表面段差が許容範囲内か否かを判定するステップと、
（ｃ）コンピュータが、修正パターン密度決定手段として機能して、前記判定において許容範囲外と判定した場合に、前記計算単位領域ごとに、配線パターンとダミーパターンとの間に生ずる配線間容量が所定値以下となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度の上限値を表す許容パターン密度と、前記研磨面の表面段差が許容範囲内となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度を表す適正パターン密度とを求め、前記許容パターン密度および適正パターン密度に基づいて当該計算単位領域の修正パターン密度を決定するステップとを含み、
ステップ（ａ）における配線層のパターン密度を前記修正パターン密度と置き換えて、ステップ（ａ）から（ｃ）までを前記研磨面の段差が許容範囲内と判定されるまでコンピュータが繰り返し行うことにより、各計算単位領域のパターン密度を決定することを特徴とするダミーパターンの設計方法である。パターン密度を決定したら、前記コンピュータが、ダミーパターン配置手段として機能して、前記各計算単位領域のパターン密度が前記決定されたパターン密度となるように、所定形状のダミーパターンを配置する。
【０００７】
前記ステップ（ｃ）において、前記許容パターン密度は、所定の配線から所定の距離以上離れた領域を抽出して、当該領域の全体を埋めるようにダミーパターンを形成した場合の、各計算単位領域のパターン密度とすることが好ましい。この際、前記所定の配線から所定の距離以上離れた領域を抽出する処理が、各配線を表す領域の幅を前記所定の距離に応じて拡大し、前記拡大された領域以外の領域を、論理演算により抽出することによって、前記所定の配線から所定の距離以上離れた領域を抽出することが好ましい。なお、前記所定の配線は、ダミーパターンを形成する層と同層にある配線のみならず、他の層の配線も含むことが好ましい。
【０００８】
また、前記ステップ（ｃ）において、前記適正パターン密度は、前記研磨シミュレーションにより求められた被研磨層膜厚に基づいて前記研磨面の表面段差が許容範囲内となるように目標膜厚を設定して、当該目標膜厚から当該目標膜厚を達成するためのパターン密度を逆算することにより求めたものとすることが好ましい。
【０００９】
また、前記ステップ（ｃ）において、前記修正パターン密度を決定する際に、前記適正パターン密度と前記許容パターン密度とを比較して、当該適正パターン密度が当該許容パターン密度より大きいときには、当該許容パターン密度を修正パターン密度とすることが好ましい。
【００１０】
次に、本発明の第１の設計プログラムは、半導体装置の配線層に形成される、当該配線層の配線パターンとは別のダミーパターンの設計プログラムであって、コンピュータを、
配線層のパターン密度に基づく研磨シミュレーションを行って、チップ上に定義された各計算単位領域における所定の基準面から研磨面までの高さを表す被研磨層膜厚を計算する研磨シミュレーション手段、
前記研磨シミュレーション手段により求められた各計算単位領域の被研磨層膜厚に基づいて、前記研磨面の表面段差が許容範囲内か否かを判定する表面段差評価手段、
前記表面段差評価手段による判定の結果、許容範囲外と判定された場合に、前記計算単位領域ごとに、配線パターンとダミーパターンとの間に生ずる配線間容量が所定値以下となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度の上限値を表す許容パターン密度と、前記研磨面の表面段差が許容範囲内となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度を表す適正パターン密度とを求め、前記許容パターン密度および適正パターン密度に基づいて当該計算単位領域の修正パターン密度を決定する修正パターン密度決定手段として機能させ、
前記配線層のパターン密度を前記修正パターン密度決定手段により決定された修正パターン密度と置き換えて、前記研磨シミュレーション手段による被研磨層膜厚の計算および前記表面段差評価手段による研磨面の表面段差の評価を、当該研磨面の表面段差が許容範囲内と判定されるまでコンピュータに繰り返し行わせることにより、各計算単位領域のパターン密度を決定することを特徴とするダミーパターンの設計プログラムである。
【００１１】
前記コンピュータを、さらに、前記各計算単位領域のパターン密度が前記決定されたパターン密度となるように、所定形状のダミーパターンを配置するダミーパターン配置手段として機能させてもよい。
【００１２】
また、本発明の第２の設計プログラムは、半導体装置の配線層に形成される、当該配線層の配線パターンとは別のダミーパターンの設計プログラムであって、コンピュータを、
チップ上に定義された計算単位領域ごとに、配線パターンとダミーパターンとの間に生ずる配線間容量が所定値以下となるようにダミーパターンを配置した場合のパターン密度の上限値を表す許容パターン密度を求める手段、
前記計算単位領域ごとに、前記研磨面の表面段差が許容範囲内となるようにダミーパターンを配置した場合のパターン密度を表す適正パターン密度を求める手段、
前記各計算単位領域の修正パターン密度を、当該計算単位領域の前記許容パターン密度および適正パターン密度に基づいて決定する手段として機能させることを特徴とするダミーパターンの設計プログラムである。
【００１３】
この際、前記許容パターン密度は、所定の配線から所定の距離以上離れた領域を抽出して、当該領域の全体を埋めるようにダミーパターンを形成した場合の、各計算単位領域のパターン密度であることが好ましい。また、前記所定の配線から所定の距離以上離れた領域を抽出する処理が、各配線を表す領域の幅を前記所定の距離に応じて拡大し、前記拡大された領域以外の領域を、論理演算により抽出する処理であることが好ましい。また、前記所定の配線は、ダミーパターンを形成する層と同層にある配線のみならず、他の層の配線も含むことが好ましい。
【００１４】
また、前記適正パターン密度は、前記ＣＭＰシミュレーション手段により求められた被研磨層膜厚に基づいて前記研磨面の表面段差が許容範囲内となるように目標膜厚を設定して、当該目標膜厚から当該目標膜厚を達成するためのパターン密度を逆算することにより求めたものであることが好ましい。
【００１５】
また、前記各計算単位領域の修正パターン密度を決定する際に、前記適正パターン密度と前記許容パターン密度とを比較して、当該適正パターン密度が当該許容パターン密度より大きいときには、当該許容パターン密度を修正パターン密度とすることが好ましい。
【００１６】
また、本発明の記録媒体は、上記本発明の第１または第２のダミーパターンの設計プログラムが記録されたコンピュータ読み取り可能な記録媒体である。
【００１７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照して説明する。はじめに、「膜厚」という言葉の定義について説明する。本明細書においては、説明の便宜上、研磨面の段差を表現するために「膜厚」という言葉を使用する。言い換えれば、「膜厚」という言葉を、厳密な意味での膜の厚みを表す言葉としてではなく、所定の基準面から研磨面までの距離（高さ）を表す言葉として使用する。例えば、図７は、配線パターン２０の上に絶縁層１９を形成した状態を示すチップ断面図である。この図において、基準面を面Ｘとすれば、ポイントＡの膜厚はｈaであり、ポイントＢの膜厚はHではなく、ｈbである。また、基準面は図７の面Ｘに限られず、任意の面とすることができる。
【００１８】
実施の形態１．
図１は、本発明の一実施の形態におけるダミーパターンの設計方法およびプログラムの処理の概要を示すフローチャートである。はじめに、ダミーパターンを配置する前の配線パターンの密度を計算する（Ｓ１０１）。次に、そのパターン密度に基づいてＣＭＰシミュレーションを実行してダミーパターンを形成せずにＣＭＰを行った場合の膜厚を計算する（Ｓ１０２）。シミュレーション結果に基づいて研磨面の表面段差を評価した結果（Ｓ１０３）、段差が許容範囲内であればダミーパターンを追加する必要はないため、もとのレイアウトデータがそのまま最終レイアウトデータとなる（Ｓ１０７）。一方、段差が許容範囲内にない場合には、パターン密度の値を修正し（Ｓ１０６）、修正した値に基づいて再度シミュレーションによる評価を行う（Ｓ１０２、Ｓ１０３）。再評価の結果、なお段差が許容範囲内にない場合には、研磨面の表面段差の評価条件あるいはパターン密度を修正する際の計算式の条件などを調整する（Ｓ１０５）。調整した条件のもとで再度パターン密度を修正し（Ｓ１０６）、シミュレーションと結果の評価を行う（Ｓ１０２、Ｓ１０３）。段差が許容範囲内になるまで同様の処理を繰り返し、最終的に許容範囲内となった時点のパターン密度を、ダミーパターン形成後のパターン密度と決定する。さらに、パターン密度が、その決定したパターン密度となるように所定の形状（例えばメッシュ状）のダミーパターンを配置した最終レイアウトデータを生成する（Ｓ１０７）。なお、図１のステップＳ１０４は何回目の評価であるかを判定するステップであり、再シミュレーションを行う前に条件の調整（Ｓ１０５）を行う必要があるか否かを判断するステップである。
【００１９】
以上は、処理の全体的な流れであるが、次にパターン密度の修正処理（Ｓ１０６）について、さらに説明する。図２は、上記方法を実施する設計プログラムの構造を表すブロック図である。図２において、パターン密度計算手段２は、レイアウトデータ１に基づいてダミーパターン配置前の配線パターンの密度を計算する手段（ステップＳ１０１を実行する手段）であり、ＣＭＰシミュレーション手段３は、ステップＳ１０２のシミュレーションを実行する手段であり、表面段差評価手段４は段差が許容範囲内か否かを判定する手段（ステップＳ１０３を実行する手段）であり、レイアウトデータ修正手段５は、もとのレイアウトデータ１を修正してダミーパターンを追加した修正版のレイアウトデータを生成する手段（ステップＳ１０７を実行するための手段）である。また、図２において枠６により囲まれている手段が、パターン密度を修正するための手段（ステップＳ１０６を実行するための手段）に相当する。
【００２０】
パターン密度を修正するための手段６は、レイアウトデータ１に基づいてダミーパターン許容領域を抽出するダミーパターン許容領域抽出手段７と、抽出されたダミーパターン許容領域に基づいて許容パターン密度を計算する許容パターン密度計算手段８と、表面段差評価手段４により段差が許容範囲内にないと判定された際に、その判定の対象となったシミュレーション結果に基づいて目標膜厚を設定する目標膜厚設定手段１１と、設定された目標膜厚から適正パターン密度を求める適正パターン密度計算手段９と、許容パターン密度計算手段８により求められた許容パターン密度と適正パターン密度計算手段９により求められた適正パターン密度とに基づいて修正パターン密度を決定してＣＭＰシミュレーション手段３に受け渡す修正パターン密度決定手段１０とからなる。
【００２１】
ここで、「ダミーパターン許容領域」とは、その領域にダミーパターンを形成しても、半導体装置の機能に悪影響を及ぼすことがない領域をいう。つまり、その領域に形成したダミーパターンと本来の配線パターンとの間に生じる配線間容量が、十分に小さい領域をいう。「ダミーパターン許容領域」は、レイアウトデータ１に基づいて抽出することができる。また、「許容パターン密度」とは、半導体装置の機能に影響を及ぼさない範囲で、できるだけ多くのダミーパターンを形成した場合のパターン密度をいう。言い換えれば「ダミーパターン許容領域」を埋めつくすようにダミーパターンを形成した場合のパターン密度である。「許容パターン密度」は「ダミーパターン許容領域」の抽出結果に基づいて求めることができる。また、「適正パターン密度」とは、ＣＭＰ平坦化を行う上で適正なパターンの密度をいう。すなわち、配線間容量の問題は全く考慮せず、単純に研磨面の表面段差が許容範囲になるように定めたパターン密度である。本実施の形態では、「適正パターン密度」をレイアウトデータ１から求めるのではなく、設定された目標膜厚から逆算により求める。この際、目標膜厚は、ＣＭＰシミュレーションの結果をもとに研磨面の表面段差が緩和されるように設定する。
【００２２】
本実施の形態では、修正パターン密度決定手段１０は、許容パターン密度と適正パターン密度とを比較して、適正パターン密度が許容パターン密度以下であれば適正パターン密度を修正パターン密度とし、適正パターン密度のほうが大きければ許容パターン密度を修正パターン密度とする。つまり、研磨面の表面段差を許容範囲内とするためには修正パターン密度を適正パターン密度とすればよいのであるが、適正パターン密度が許容パターン密度よりも大きい場合には配線間容量などの問題が生ずるおそれがあるので、問題回避を優先し、許容パターン密度を採用する。決定された修正パターン密度はＣＭＰシミュレーション手段３の入力となり、再びＣＭＰシミュレーションが実行される。
【００２３】
以上、本発明の処理の全体的な流れおよび各処理ステップあるいは各手段により実行される処理について説明したが、次に具体的な計算処理について、さらに詳しく説明する。
【００２４】
図３は、チップのレイアウトの一例とパターン密度の計算方法を説明するための図である。前述のパターン密度の計算やＣＭＰシミュレーションは、図３に示すように、ＬＳＩチップ１上に、計算の単位となる所定の大きさの領域１２（以下、計算単位領域という。）を定義して、計算単位領域ごとに実行する。本実施の形態では、実際の大きさにして１００μｍ×１００μｍの領域を計算単位領域としている。但し、計算単位領域の大きさは設計事項の１つにすぎないため、より大きな（あるいは小さな）領域としてもよい。また、本実施の形態では処理を簡単にするため、すべての計算単位領域を均一な大きさとしているが、本発明の方法は計算単位領域が均一な大きさである場合に限定されるものではない。なお、以下の説明では、各計算単位領域をｉ＝１，２，３・・・という符号により表すものとし、例えば計算単位領域ｉのパターン密度ρは、ρｉと表す。
【００２５】
まず、図２のパターン密度計算手段２の処理について説明する。パターン密度は、配線を表す領域の面積比として求めることができる。例えば、図３に示すように、6本の配線１３が配置されたレイアウトであれば、この計算単位領域１２のパターン密度は、6本の配線１３を表す領域の面積の合計を、計算単位領域全体の面積で除算した値として求めることができる。
【００２６】
次に、図２のＣＭＰシミュレーション手段３の処理について、図４を参照して説明する。図４はCMPシミュレーションのモデルを説明するための図であり、配線パターン２０上に形成された絶縁膜１９を研磨装置１７に取り付けられた研磨布１８（以下「パッド」という。）により研磨する様子を示している。
【００２７】
本実施の形態で使用するシミュレーションモデルでは、第１に、絶縁膜１９の表面の凹凸によりパッド１８が変形してパッドに応力が加わることから、その応力は、絶縁膜１９の表面の段差分布と応力応答関数との重畳（コンボリューション）で与えられるとする。前述のように、表面の段差を絶縁膜１９の膜厚ｈとして表現することとすると、計算単位領域ｉにおいてパッド１８に生じる歪は、ｈｉの変化量から周辺領域から加わる力による変化量を減算することにより求められる。この際、変化量の差分はもとの膜厚の差分として表すこともできるため、パッド１８にかかる垂直応力σは、次式（１）で表すことができる。
【数１】
なお、本実施の形態では、応力応答関数ｆは、軸対象モデルを用いて中央の座標点のみを変位拘束した場合の弾性解析で求めた引張り応力をもとに、実測結果に適合するように応力応答関数値を求めて決定した。弾性解析には、例えばサイバネットシステム株式会社の有限要素法解析プログラム「ＡＮＳＹＳ」を使用する。
【００２８】
第２に、このシミュレーションモデルでは、応力集中により、パッド１８に加わる垂直応力σは、パターン２０の密度ρに反比例するものとする。第３に、Ｐｒｅｓｔｏｎの式から、研磨速度はパッド１８に加わる垂直応力に比例するものとする。但し、パッド１８には、絶縁膜１９からの垂直応力σのほか、ＣＭＰ装置１７からの応力Ｐｉも加わっているものとする。
【００２９】
以上の３つの前提から、研磨速度（単位時間あたりの研磨量）を、次式（２）により表すものとする。
【数２】
（２）式を時間積分すれば、所定時間ＣＭＰを行った場合の研磨量を求めることができ、さらにはもとの膜厚と研磨量との差を計算することにより、ＣＭＰ工程後の各領域の膜厚ｈｉを求めることができる。なお、コンボリューションの計算に高速フーリエ変換（ＦＦＴ）アルゴリズムを利用すれば、計算時間をより短縮することもできる。なお、このシミュレーションモデルは一例にすぎず、他のシミュレーションモデルを採用してもよいことはいうまでもない。
【００３０】
次に、図２の表面段差評価手段４の処理について説明する。本実施の形態では、研磨面の表面段差を、ＣＭＰシミュレーションにより求められた各計算単位領域の膜厚の中から最大値と最小値を選択し、その差分を予め定めた目標段差と比較して許容範囲内か否かを評価する。本実施の形態では、この目標段差ΔＨを、次式（３）により定義する。
【数３】
但し、目標段差ΔＨの定義が上記（３）式による定義に限定されないことは言うまでもない。
【００３１】
次に、図２の目標膜厚設定手段１１の処理について説明する。本実施の形態においては、前記目標段差ΔHに基づいて、次式（４）により表される値を、各計算単位領域の目標膜厚ｈg ｉとする。
【数４】
【００３２】
次に、図２の適正パターン密度計算手段９の処理について説明する。本実施の形態では、各計算単位領域の適正パターン密度Ｄｐｉを次の（５）式を用いて、（４）式により求めた目標膜厚ｈg から逆算する。
【数５】
なお、式（５）についても、高速フーリエ変換アルゴリズムを利用して計算を行ってもよい。
【００３３】
次に、図２のダミーパターン許容領域抽出手段７の処理について説明する。図５は、ダミーパターン許容領域の抽出方法と許容ダミーパターン密度の求め方を説明するための図である。前述のように、ダミーパターン許容領域は、ダミーパターンを形成しても本来の配線との間で配線間容量の問題が生じないような領域である。そこで、本実施の形態では、逆にダミーパターンを形成すると問題が生ずる領域を求め、それ以外の領域を論理演算により抽出してダミーパターン許容領域とする。まず、図５（ａ）に示すように配線１３の幅１４を広げるデータ処理を行うことによって、ダミーパターンを形成できない領域（以下、ダミーパターン非許容領域という。）とする。配線から一定距離以上離れた位置であればダミーパターンを形成しても配線間容量は問題にならないからである。配線幅１４を広げる処理をすべての配線について行うと、図５（ｂ）に示すようにダミーパターン非許容領域１５が得られる。このレイアウトデータを反転させるためのＮＯＲ演算を実行すれば、結果的に、ダミーパターン許容領域１６を抽出することができる。
【００３４】
但し、ダミーパターン許容領域１６の抽出方法は上記方法に限定されない。例えば、選択された一部の配線との間で配線間容量の問題が生じなければよいという場合であれば、ダミーパターン許容領域１６は、必ずしもすべての配線から一定距離以上離れている必要はなく、対象とする一部の配線から一定距離以上離れていればよい。
【００３５】
次に、図２の許容パターン密度計算手段８の処理について、同じく図５を参照して説明する。前述のように、本実施の形態では、許容パターン密度は、ダミーパターン許容領域を埋めつくすようにダミーパターンを形成した場合のパターン密度である。したがって、図５（ｃ）に示した配線１３の領域面積と、ダミーパターン許容領域１６の面積とを加算した値を計算単位領域の面積で除算した値が、許容パターン密度となる。
【００３６】
図２の修正パターン密度決定手段１０の処理については、前述のとおりである。すなわち、適正パターン密度が許容パターン密度より大きければ許容パターン密度をその計算単位領域の修正パターン密度とし、それ以外の場合には適正パターン密度を修正パターン密度とする。但し、修正パターン密度の決定方法もまた、本実施の形態の方法に限定されるものではない。例えば許容パターン密度と適正パターン密度のそれぞれに重み付け係数をかけて足した値を修正パターン密度とする方法などでもよい。
【００３７】
また、本実施の形態では、図１のステップＳ１０５の条件の調整として、（３）式により定義される目標段差ΔＨの値を１０％増加する。調整する条件としては、このほか、例えばダミーパターン許容領域を抽出する処理で配線幅を広くする際に、その幅の増加量を小さくする方法などが考えられる。
【００３８】
以上説明したように、本実施の形態では、ダミーパターンの配置を決定するにあたり、まずＣＭＰシミュレーションを実行し、その結果に基づいて各計算単位領域の目標膜厚を設定し、ＣＭＰ後の膜厚がその目標膜厚となるようなパターン密度を所定の計算式により逆算して求める。また、一方で、ダミーパターンともとの配線との間に生じる配線間容量が所定値以下になるように、パターン密度の上限（許容パターン密度）を定めておき、前記逆算により求めたパターン密度がその上限を超えるときは、上限値を修正パターン密度とする。このため、配線間容量を所定値以下におさえつつ、ＣＭＰ後の研磨面の表面段差を解消することができる。
【００３９】
また上記シミュレーションモデルを採用した場合には、実行する計算は、簡単な論理演算と、数回のコンボリューション演算に限られるため、線形計画法に基づいてパターン密度を最適化する従来の方法に比べればはるかに計算量が少なく、短時間で結果を得ることができる。例えば、標準的なチップで、計算単位領域の大きさを１００μｍ四方とし、クロック周波数が５００ＭＨｘのＣＰＵにより演算を行った場合、２０分以内に計算が終了することが確認されている。
【００４０】
また、上述の説明から明らかであるように、各ステップの処理は、いくつかの値を予め定めておけば、ある程度の自動化が可能である。このため、ＣＭＰ工程用のダミーパターンの自動設計システムを構築することができる。
【００４１】
実施の形態２．
次に、実施の形態２について説明する。上記実施の形態１では、ダミーパターン許容領域を、同じ層にある配線との間で配線間容量の問題が生じないような領域として抽出したが、多層配線の場合には上下層にある配線との間に生じる配線間容量が問題となる場合もある。そこで、実施の形態２では、上下層にある配線も考慮してダミーパターン許容領域を抽出する。
【００４２】
図６は、多層配線の場合のダミーパターン許容領域の抽出方法を説明するための図であり、２層分のレイアウトを重ねて表示した図である。配線１３ａはダミーパターンを形成する層に、また配線１３ｂはその上の層にある。実施の形態１と同じく、配線１３ａの幅を距離２１ａ分、また配線１３ｂの幅を距離２１ｂ分広げ、ＮＯＲ演算をすることによりダミーパターン許容領域１６を抽出する。但し、距離２１ｂは距離２１ａよりも小さくてよい。上層にある配線の場合、平面的には距離２１ｂしか離れていなくても、実際には距離２１ａだけ離れているからである。
【００４３】
実施の形態２によれば、上下層の配線との間に生じる配線間容量も考慮に入れた上で最適なダミーパターンの配置を求めることができ、ダミーパターンの形成により生じる速度劣化の防止に、さらなる効果を発揮する。
【００４４】
【発明の効果】
本発明の方法などでは、配線間容量低減という要求から導かれる許容パターン密度と、研磨面の表面段差低減の要求から導かれる適正パターン密度とをそれぞれ求めて、両密度に基づいてパターン密度の修正値を求め、さらに研磨面の表面段差が許容範囲内となるかをシミュレーションにより繰り返し検証するので、２つの要求をバランスよく満たしたパターン密度を決定することができる。
【００４５】
さらには、ダミーパターンの形状を所定の形状（例えばメッシュ状）と予め定めておけば、ダミーパターンの配置は一義的に決まるので、レイアウト修正までの処理を自動化することができる。
【００４６】
また、配線パターンから所定の距離以上離れていれば配線間容量は所定値以下となるという前提をたてれば、許容パターン密度を簡単な演算のみで求めることができ効率がよい。さらに、この前提のもとでは、レイアウト上の配線領域の幅を拡大し、それ以外の領域を論理演算により抽出することによって、ダミーパターンを形成できる領域を抽出できるので、領域抽出処理を自動化することができる。
【００４７】
また、配線間容量を考慮する際に、ダミーパターンを形成する層にある配線のみならず、他層にある配線との間に生じる配線間容量も考慮するようにすれば、配線間容量増加による速度劣化をさらに効率よく防止することができる。
【００４８】
また、適正パターン密度を求める際に、もとの配線レイアウトに基づいて計算を行うのではなく、CMPシミュレーションの結果に基づいて目標膜厚を設定して、その目標膜厚からパターン密度を逆算するようにすれば、計算量が少ないため処理時間を短縮することができる。
【００４９】
また、許容パターン密度と適正パターン密度とを比較して、適正パターン密度が許容パターン密度を越えるときには、許容パターン密度を修正パターン密度とすることにすれば、簡単な比較演算のみで、配線間容量の問題に配慮したダミーパターンの設計が可能になる。
【図面の簡単な説明】
【図１】 ダミーパターンの設計方法およびプログラムの処理の概要を示すフローチャート
【図２】 ダミーパターン設計プログラムの構造を示すブロック図
【図３】 レイアウトの一例とパターン密度の計算方法を説明するための図
【図４】 CMPシミュレーションのモデルを説明するための図
【図５】 ダミーパターン許容領域の抽出方法と許容ダミーパターン密度の求め方を説明するための図
【図６】 多層配線の場合のダミーパターン許容領域の抽出方法を説明するための図
【図７】 「膜厚」の定義について説明するための図
【符号の説明】
１ レイアウトデータ、１２ 計算単位領域、１３ 配線、１４ 配線幅、１５ ダミーパターン非許容領域、１６ ダミーパターン許容領域、１７ ＣＭＰ装置、１８ 研磨布（パッド）、１９ 絶縁膜、２０ 配線パターン、２１ ダミーパターン許容領域までの距離。
Claims (16)
- 半導体装置の配線層に形成される、当該配線層の配線パターンとは別のダミーパターンの設計方法であって、
（ａ）コンピュータが、研磨シミュレーション手段として機能して、配線層のパターン密度に基づく研磨シミュレーションを行って、チップ上に定義された各計算単位領域における所定の基準面から研磨面までの高さを表す被研磨層膜厚を計算するステップと、
（ｂ）コンピュータが、表面段差評価手段として機能して、前記計算により求められた各計算単位領域の被研磨層膜厚に基づいて、研磨面の表面段差が許容範囲内か否かを判定するステップと、
（ｃ）コンピュータが、修正パターン密度決定手段として機能して、前記判定において許容範囲外と判定した場合に、前記計算単位領域ごとに、配線パターンとダミーパターンとの間に生ずる配線間容量が所定値以下となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度の上限値を表す許容パターン密度と、前記研磨面の表面段差が許容範囲内となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度を表す適正パターン密度とを求め、前記許容パターン密度および適正パターン密度に基づいて当該計算単位領域の修正パターン密度を決定するステップとを含み、
ステップ（ａ）における配線層のパターン密度を前記修正パターン密度と置き換えて、ステップ（ａ）から（ｃ）までを前記研磨面の段差が許容範囲内と判定されるまでコンピュータが繰り返し行うことにより、各計算単位領域のパターン密度を決定することを特徴とするダミーパターンの設計方法。 - 前記コンピュータが、ダミーパターン配置手段として機能して、前記各計算単位領域のパターン密度が前記決定されたパターン密度となるように、所定形状のダミーパターンを配置することを特徴とする請求項１記載のダミーパターンの設計方法。
- 前記ステップ（ｃ）において、前記許容パターン密度は、所定の配線から所定の距離以上離れた領域を抽出して、当該領域の全体を埋めるようにダミーパターンを形成した場合の、各計算単位領域のパターン密度であることを特徴とする請求項１または２記載のダミーパターンの設計方法。
- 前記所定の配線から所定の距離以上離れた領域を抽出する処理が、
各配線を表す領域の幅を前記所定の距離に応じて拡大し、
前記拡大された領域以外の領域を、論理演算により抽出する処理であることを特徴とする請求項３記載のダミーパターンの設計方法。 - 前記所定の配線は、ダミーパターンを形成する層と同層にある配線のみならず、他の層の配線も含むことを特徴とする請求項３または４記載のダミーパターンの設計方法。
- 前記ステップ（ｃ）において、前記適正パターン密度は、前記研磨シミュレーションにより求められた被研磨層膜厚に基づいて前記研磨面の表面段差が許容範囲内となるように目標膜厚を設定して、当該目標膜厚から当該目標膜厚を達成するためのパターン密度を逆算することにより求めたものであることを特徴とする請求項１から５のいずれかに記載のダミーパターンの設計方法。
- 前記ステップ（ｃ）において、前記修正パターン密度を決定する際に、前記適正パターン密度と前記許容パターン密度とを比較して、当該適正パターン密度が当該許容パターン密度より大きいときには、当該許容パターン密度を修正パターン密度とすることを特徴とする請求項１から６のいずれかに記載のダミーパターンの設計方法。
- 半導体装置の配線層に形成される、当該配線層の配線パターンとは別のダミーパターンの設計プログラムであって、コンピュータを、
配線層のパターン密度に基づく研磨シミュレーションを行って、チップ上に定義された各計算単位領域における所定の基準面から研磨面までの高さを表す被研磨層膜厚を計算する研磨シミュレーション手段、
前記研磨シミュレーション手段により求められた各計算単位領域の被研磨層膜厚に基づいて、前記研磨面の表面段差が許容範囲内か否かを判定する表面段差評価手段、
前記表面段差評価手段による判定の結果、許容範囲外と判定された場合に、前記計算単位領域ごとに、配線パターンとダミーパターンとの間に生ずる配線間容量が所定値以下となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度の上限値を表す許容パターン密度と、前記研磨面の表面段差が許容範囲内となるようにダミーパターンを配置した場合の当該計算単位領域のパターン密度を表す適正パターン密度とを求め、前記許容パターン密度および適正パターン密度に基づいて当該計算単位領域の修正パターン密度を決定する修正パターン密度決定手段として機能させ、
前記配線層のパターン密度を前記修正パターン密度決定手段により決定された修正パターン密度と置き換えて、前記研磨シミュレーション手段による被研磨層膜厚の計算および前記表面段差評価手段による研磨面の表面段差の評価を、当該研磨面の表面段差が許容範囲内と判定されるまでコンピュータに繰り返し行わせることにより、各計算単位領域のパターン密度を決定することを特徴とするダミーパターンの設計プログラム。 - 前記コンピュータを、さらに、前記各計算単位領域のパターン密度が前記決定されたパターン密度となるように、所定形状のダミーパターンを配置するダミーパターン配置手段として機能させることを特徴とする請求項８記載のダミーパターンの設計プログラム。
- 半導体装置の配線層に形成される、当該配線層の配線パターンとは別のダミーパターンの設計プログラムであって、コンピュータを、
チップ上に定義された計算単位領域ごとに、配線パターンとダミーパターンとの間に生ずる配線間容量が所定値以下となるようにダミーパターンを配置した場合のパターン密度の上限値を表す許容パターン密度を求める手段、
前記計算単位領域ごとに、前記研磨面の表面段差が許容範囲内となるようにダミーパターンを配置した場合のパターン密度を表す適正パターン密度を求める手段、
前記各計算単位領域の修正パターン密度を、当該計算単位領域の前記許容パターン密度および適正パターン密度に基づいて決定する手段として機能させることを特徴とするダミーパターンの設計プログラム。 - 前記許容パターン密度は、所定の配線から所定の距離以上離れた領域を抽出して、当該領域の全体を埋めるようにダミーパターンを形成した場合の、各計算単位領域のパターン密度であることを特徴とする請求項１０記載のダミーパターンの設計プログラム。
- 前記所定の配線から所定の距離以上離れた領域を抽出する処理が、
各配線を表す領域の幅を前記所定の距離に応じて拡大し、
前記拡大された領域以外の領域を、論理演算により抽出する処理であることを特徴とする請求項１１記載のダミーパターンの設計プログラム。 - 前記所定の配線は、ダミーパターンを形成する層と同層にある配線のみならず、他の層の配線も含むことを特徴とする請求項１１または１２記載のダミーパターンの設計プログラム。
- 前記適正パターン密度は、前記ＣＭＰシミュレーション手段により求められた被研磨層膜厚に基づいて前記研磨面の表面段差が許容範囲内となるように目標膜厚を設定して、当該目標膜厚から当該目標膜厚を達成するためのパターン密度を逆算することにより求めたものであることを特徴とする請求項１０から１３のいずれかに記載のダミーパターンの設計プログラム。
- 前記各計算単位領域の修正パターン密度を決定する際に、前記適正パターン密度と前記許容パターン密度とを比較して、当該適正パターン密度が当該許容パターン密度より大きいときには、当該許容パターン密度を修正パターン密度とすることを特徴とする請求項１０から１４のいずれかに記載のダミーパターンの設計プログラム。
- 請求項８から１５のいずれかに記載のダミーパターンの設計プログラムが記録されたコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001147066A JP3664992B2 (ja) | 2001-05-16 | 2001-05-16 | 研磨工程に伴うダミーパターンの設計方法、プログラムおよびそのプログラムを記録した記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001147066A JP3664992B2 (ja) | 2001-05-16 | 2001-05-16 | 研磨工程に伴うダミーパターンの設計方法、プログラムおよびそのプログラムを記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002342399A JP2002342399A (ja) | 2002-11-29 |
| JP3664992B2 true JP3664992B2 (ja) | 2005-06-29 |
Family
ID=18992604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001147066A Expired - Fee Related JP3664992B2 (ja) | 2001-05-16 | 2001-05-16 | 研磨工程に伴うダミーパターンの設計方法、プログラムおよびそのプログラムを記録した記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664992B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3933619B2 (ja) | 2003-10-10 | 2007-06-20 | 沖電気工業株式会社 | 研磨工程の残存膜厚判定方法および半導体装置の製造方法 |
| JP4747845B2 (ja) * | 2006-01-11 | 2011-08-17 | ソニー株式会社 | パターン生成方法 |
| JP5185560B2 (ja) | 2006-05-23 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置の設計方法 |
| KR100879446B1 (ko) | 2007-04-16 | 2009-01-20 | 동부일렉트로닉스 주식회사 | 반도체 소자용 마스크 패턴 및 마스크 패턴 형성 방법 |
| JP5262663B2 (ja) * | 2008-12-11 | 2013-08-14 | 富士通株式会社 | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム |
| JP5504693B2 (ja) * | 2009-05-20 | 2014-05-28 | ソニー株式会社 | 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム |
-
2001
- 2001-05-16 JP JP2001147066A patent/JP3664992B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002342399A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10552565B2 (en) | Simultaneous multi-layer fill generation | |
| JP4480255B2 (ja) | 半導体回路の寄生素子抽出装置及び寄生素子抽出方法 | |
| US8024689B2 (en) | Semiconductor integrated circuit apparatus with low wiring resistance | |
| JP5504693B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム | |
| CN108121843B (zh) | Cmp缺陷预测方法和系统 | |
| CN108122267B (zh) | 一种冗余金属的填充方法及装置 | |
| US6081272A (en) | Merging dummy structure representations for improved distribution of artifacts in a semiconductor layer | |
| JP4768500B2 (ja) | 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム | |
| JP3664992B2 (ja) | 研磨工程に伴うダミーパターンの設計方法、プログラムおよびそのプログラムを記録した記録媒体 | |
| US20080034332A1 (en) | Optimization Of Geometry Pattern Density | |
| JP3934919B2 (ja) | マスクブランクスの選択方法、露光マスクの形成方法、および半導体装置の製造方法 | |
| JP4469539B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2005520336A (ja) | 素子整合及び選択的な容量制限の妨害を防ぎながらダミーメタル充填物を位置付けるシステム及び方法 | |
| JP2003224098A (ja) | 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体 | |
| US8078994B2 (en) | Method of designing semiconductor device including density verification | |
| US20230205967A1 (en) | Through-silicon via in integrated circuit packaging | |
| JP3703799B2 (ja) | 残膜厚分布の推定方法、残膜厚分布の推定方法を用いたパターニング用マスク及び絶縁膜除去用マスクの修正方法、及び、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法 | |
| US20230177248A1 (en) | Topological simulation of layout design | |
| US8667433B2 (en) | Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof | |
| JP3553053B2 (ja) | 残膜厚分布の推定方法、残膜厚分布の推定方法を利用したパターニング用マスクの設計方法、及び、残膜厚分布の推定方法を利用して設計されたパターニング用マスクを用いた半導体素子の製造方法 | |
| CN110378073A (zh) | 版图修正方法及装置 | |
| JP2007036290A (ja) | 半導体集積回路装置 | |
| JP3447621B2 (ja) | 平坦化パターンの生成方法 | |
| CN107798150B (zh) | 一种基于序列二次规划方法统一框架的哑元填充方法 | |
| JPH10247206A (ja) | 半導体集積回路装置の設計方法および設計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |