JP4480255B2 - 半導体回路の寄生素子抽出装置及び寄生素子抽出方法 - Google Patents
半導体回路の寄生素子抽出装置及び寄生素子抽出方法 Download PDFInfo
- Publication number
- JP4480255B2 JP4480255B2 JP2000342134A JP2000342134A JP4480255B2 JP 4480255 B2 JP4480255 B2 JP 4480255B2 JP 2000342134 A JP2000342134 A JP 2000342134A JP 2000342134 A JP2000342134 A JP 2000342134A JP 4480255 B2 JP4480255 B2 JP 4480255B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- parasitic element
- dummy
- existence probability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体回路設計における自動配置配線時に生じる寄生素子を抽出する寄生素子抽出装置に係り、特にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）のためにダミー配線（以下、フィルメタル（Ｆｉｌｌｍｅｔａｌ）と称する）が配置されることが予想される配線混雑度の低い配線領域に対してフィルメタルが配置された場合を想定した寄生素子の抽出を行うことができる半導体回路の寄生素子抽出装置及び寄生素子抽出方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の高密度化、高集積化の要望に伴って、製造工程においてより微細なパターンの形成が求められている。一般的に、高密度化、高集積化された半導体装置は、基板上に配線を絶縁膜によって分離した層を複数設けた多層配線構造を有していることが多い。このような半導体装置を構成する配線層は上記製造工程における露光工程において各々が微細にパターニングされている。このとき、パターンのマスクを設置する基板表面に凹凸があって平坦度が低いと、露光工程の解像度が落ちて微細なパターンが形成できないという不具合が生じる。
【０００３】
そこで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などを用いて基板表面の平坦化処理が行われる。このＣＭＰは半導体装置の基板上のグローバルな凹凸を除去する一般的な方法で、定盤上においた研磨布に研磨剤を流しながら基板を擦り合わせることで上記基板表面を研磨する。上述した多層配線構造の半導体装置では、下層の配線層にＣＭＰによる平坦化処理を行ったあとに上層の配線層に係る露光工程を行うことで、各配線層に微細な配線パターンを形成することができる。
【０００４】
しかしながら、ＣＭＰにおいてもある配線層で配線の混雑度の差が大きい場合、完全に基板表面を平坦化処理をすることができない。そこで、配線層における配線の混雑度の差を軽減するために、配線混雑度が低い配線領域にダミー配線であるフィルメタルを挿入して配線混雑度の平均化を図っている。なお、配線混雑度とは概略配線された半導体回路レイアウトの単位格子当たりの必要配線本数を配置可能な配線本数で除したもので定義される。上記単位格子として、例えば配線ピッチの１０倍長の辺を有する正方形を定義すると、この正方形には配線が１０本配置することが可能で、このとき配線混雑度は１００％であるとする。
【０００５】
また、高集積化された半導体回路内の素子は、個別素子と異なり、他の集積素子から電気的に分離するために分離領域で囲まれており、さらに、回路を構成するために薄膜配線で接続されている。このような半導体回路の分離領域や薄膜配線には、これらに付随するように配線容量やインダクタンスなどの寄生素子が形成される。
【０００６】
そこで、設計段階において自動配置配線された半導体回路の性能を決定するためには、上述した寄生素子を考慮する必要がある。
図１０は上述したような自動配置配線された半導体回路のレイアウトから寄生素子を抽出する従来の寄生素子抽出装置の構成を概略的に示すブロック図である。図において、１００は自動配置配線などで形成された半導体回路のレイアウトで、１０１はレイアウト１００の回路における寄生素子を抽出する寄生素子抽出手段である。この寄生素子抽出手段１０１は半導体回路レイアウトを作成する際に使用したデータなどから該レイアウトの寄生素子を抽出するプログラムをコンピュータなどに実行させることで具現化される。１０２は寄生素子抽出手段１０１がレイアウト１００から抽出した寄生素子に係る寄生素子情報である。
【０００７】
次に動作について説明する。
寄生素子抽出手段１０１は、自動配置配線された半導体回路のレイアウト１００を受けると、レイアウト１００を作成する際に使用したデータからレイアウト１００におけるピンの存在場所、ピン同士の接続に用いられる配線経路、レイヤ、ビアなどの半導体回路を構成する各構成要素の位置を求める。続いて、寄生素子抽出手段１０１は、求めた各構成要素の位置関係や寸法から各構成要素に付随する寄生素子として配線容量やインダクタンスなどを抽出する。
【０００８】
寄生素子抽出手段１０１によって抽出された寄生素子は、これが付随する半導体回路の構成要素に関連づけられて寄生素子情報１０２として出力される。この寄生素子情報１０２は、レイアウト１００による半導体回路の性能を決定する際に用いたり、寄生素子の影響が軽減されるように設計を変更する際のデータとして用いることもできる。
【０００９】
【発明が解決しようとする課題】
従来の半導体回路の寄生素子抽出装置は以上のように構成されているので、自動配置配線された半導体回路のレイアウト１００から寄生素子を抽出することはできるが、製造工程において挿入されるフィルメタルの影響を考慮していないため、フィルメタルと実配線との間に生じる寄生素子によって半導体回路が所望の動作をしないことがあるという課題があった。
【００１０】
上記課題を具体的に説明する。
例えば、ＣＭＰを行うために配線混雑度の低い配線領域にダミー配線であるフィルメタルが配置されると、フィルメタルと実配線との間における隣接配線間容量（寄生素子）が増加し、これによって実配線における遅延が増加して半導体回路が所望の速度で動作しない。
このように、フィルメタルが挿入されることによって寄生素子情報１０２による寄生素子の見積もりと実際の半導体回路における寄生素子とで差異が生じ、作成された半導体回路が所望の性能を有さないことがあった。
【００１１】
この発明は上記のような課題を解決するためになされたもので、半導体回路のレイアウトの寄生素子抽出において、フィルメタルが配置されることが予想される配線混雑度の低い半導体回路の配線領域に対してフィルメタルが配置された場合を想定した寄生素子の抽出をすることができる半導体回路の寄生素子抽出装置及び寄生素子抽出方法を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る半導体回路の寄生素子抽出装置は、半導体回路レイアウトの配線領域に配置された配線数とこの配線領域に配置可能な配線数とに基づいて配線混雑度を算出する配線混雑度算出手段と、ダミー配線が配置される配線混雑度が予め設定されており、この予め設定された配線混雑度と配線混雑度算出手段が半導体回路の配線領域から算出した配線混雑度とを比較して、配線混雑度算出手段が配線混雑度を算出した配線領域が、ダミー配線が配置される配線領域であるか否かを判定するダミー配線領域判定手段と、配線混雑度に応じてダミー配線の追加量が予め設定されており、ダミー配線が配置されると判定された配線領域に対して、予め設定されたダミー配線の追加量に基づいてダミー配線が配置された場合の回路レイアウトを想定するダミー配線想定手段と、このダミー配線装置手段が想定した回路レイアウトを含む半導体回路レイアウトから寄生素子を抽出する寄生素子抽出手段とを備えるものである。
【００１３】
この発明に係る半導体回路の寄生素子抽出装置は、寄生素子抽出手段が、配線容量及び／またはインダクタンスを半導体回路の寄生素子として抽出し、想定したダミー配線が配置された場合の回路レイアウトに応じて配線容量については実際の回路レイアウトより多く抽出し、インダクタンスについては実際の回路レイアウトより少なく抽出するものである。
【００１４】
この発明に係る半導体回路の寄生素子抽出装置は、ダミー配線想定手段が配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、配線混雑度に応じたダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置される全ての配線に均等な割合で隣接配線存在確率を増加させた回路レイアウトを想定するものである。
【００１５】
この発明に係る半導体回路の寄生素子抽出装置は、ダミー配線想定手段が配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、配線混雑度に応じたダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置された全ての配線で一定の隣接配線存在確率とした回路レイアウトを想定するものである。
【００１６】
この発明に係る半導体回路の寄生素子抽出方法は、半導体回路レイアウトの配線領域に配置された配線数とこの配線領域に配置可能な配線数とに基づいて配線混雑度を算出する配線混雑度算出工程と、この配線混雑度算出工程で算出された配線混雑度と半導体回路の配線領域にダミー配線が配置される配線混雑度とを比較して、配線混雑度算出工程で配線混雑度を算出された配線領域が、ダミー配線が配置される配線領域であるか否かを判定するダミー配線領域判定工程と、このダミー配線領域判定工程でダミー配線が配置されると判定された配線領域に対して、予め配線混雑度に応じて設定しておいたダミー配線の追加量に基づいてダミー配線が配置された場合の回路レイアウトを想定するダミー配線想定工程と、このダミー配線装置工程で想定した回路レイアウトを含む半導体レイアウトから寄生素子を抽出する寄生素子抽出工程とを備えるものである。
【００１７】
この発明に係る半導体回路の寄生素子抽出方法は、寄生素子抽出工程にて、配線容量及び／またはインダクタンスを半導体回路の寄生素子として抽出し、想定したダミー配線が配置された場合の回路レイアウトに応じて配線容量については実際の回路レイアウトより多く抽出し、インダクタンスについては実際の回路レイアウトより少なく抽出するものである。
【００１８】
この発明に係る半導体回路の寄生素子抽出方法は、ダミー配線想定工程にて、配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、ダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置される全ての配線に均等な割合で隣接配線存在確率を増加させた回路レイアウトを想定するものである。
【００１９】
この発明に係る半導体回路の寄生素子抽出方法は、ダミー配線想定工程にて、配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、ダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置された全ての配線で一定の隣接配線存在確率とした回路レイアウトを想定するものである。
【００２０】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による半導体回路の寄生素子抽出装置の構成を示すブロック図である。図において、１は自動配置配線などの設計手段で形成された半導体回路のレイアウト（半導体回路レイアウト）で、２はレイアウト１における配線領域の配線混雑度を算出し、この配線混雑度からフィルメタルが挿入された場合の回路レイアウトを想定する配線混雑度検証手段（配線混雑度算出手段、ダミー配線領域判定手段、ダミー配線装置手段）である。この配線混雑度検証手段２にはフィルメタルが挿入される配線混雑度が予め設定されており、この予め設定された配線混雑度とレイアウト１の複数の配線領域から算出した配線混雑度とを比較して、レイアウト１の配線領域の中からフィルメタルの挿入対象の配線領域を判定する。３は配線混雑度検証手段２が設定した回路レイアウトに基づいてレイアウト１の回路における寄生素子を抽出する寄生素子抽出手段である。上述した配線混雑度検証手段２や寄生素子抽出手段３は、後述する実施の形態１による寄生素子抽出装置の動作をプログラム化してコンピュータなどに実行させることで具現化することができる。４は寄生素子抽出手段３がレイアウト１から抽出した寄生素子に係る寄生素子情報である。
【００２１】
図２は実施の形態１による寄生素子抽出装置が寄生素子を抽出する半導体回路のレイアウトを模式的に示す図である。図において、５は配線混雑度の低い配線領域、６は配線混雑度が高い配線領域、７は配線混雑度が中程度の配線領域である。配線混雑度は、上述したように半導体回路レイアウト１の単位格子当たりの必要配線本数を配置可能な配線本数で除したもので定義される。また、この実施の形態１において配線混雑度の大きさは、例えば５０％以下で低い、８０％程度が中、１００％程度が高いとする。さらに、配線領域５，６，７の大きさは、フィルメタルの挿入決定時のサイズに準拠する（例えば、１００μｍ×１００μｍなどのサイズとする）。なお、図１と同一構成要素には同一符号を付して重複する説明を省略する。
【００２２】
図３は実施の形態１による寄生素子抽出装置の配線混雑度検証手段の具体的な構成を示すブロック図である。図において、８は追加隣接配線存在確率計算手段（ダミー配線想定手段）で、配線混雑度検証手段２の構成要素の１つであり、フィルメタルが挿入されるものと判定された配線領域における配線存在領域と配線可能領域とに基づいて、この配線領域における配線存在確率と各配線の隣接配線存在確率とを算出し、これに基づいてフィルメタルの挿入によって変化することが予想される回路レイアウトを想定する。なお、図１と同一構成要素には同一符号を付して重複する説明を省略する。
【００２３】
次に動作について説明する。
図４は実施の形態１による寄生素子抽出装置の動作を示すフロー図であり、このフローに沿って動作を説明する。
先ず、配線混雑度検証手段２が半導体回路のレイアウト１を受けると、予め設定したサイズの単位格子にレイアウト１の配線領域を分割し、それぞれの領域の配線混雑度を算出する（配線混雑度算出工程）。このように複数の配線領域に分割されたものが図２に示すレイアウト１であり、配線混雑度５０％以下の配線領域５、配線混雑度１００％程度の配線領域６、配線混雑度８０％程度の配線領域７などがある。
【００２４】
このあと、配線混雑度検証手段２は、上記配線領域５，６，７の配線混雑度と予め設定されているフィルメタルを挿入すべき配線混雑度とを比較して、フィルメタルが挿入される配線領域を判定する（ダミー配線領域判定工程）。この実施の形態１では、例えば配線混雑度が６０％以下の場合、フィルメタルが挿入されるものとする。従って、配線混雑度検証手段２は配線領域５をフィルメタルが挿入される領域と判定する。ここまでの動作が図４におけるステップＳＴ１に相当する。
【００２５】
次に、配線混雑度検証手段２は、フィルメタルが挿入される領域と判定された配線領域５に対して、フィルメタルが挿入された場合の回路レイアウトを想定する（ステップＳＴ２、ダミー配線想定工程）。
この実施の形態１では、配線混雑度検証手段２を構成する追加隣接配線存在確率計算手段８が、フィルメタルが挿入される領域と判定された配線領域５の回路レイアウトを示す指標として、配線領域５における配線存在領域面積を配線可能領域面積で除して配線領域５の配線存在確率を算出し、さらに配線領域５内の任意の配線に注目して、この配線の周りの配線存在確率を隣接配線存在確率として算出する。
このあと、追加隣接配線存在確率計算手段８は、フィルメタルの挿入によって増加する配線領域５の配線存在確率に応じて配線領域５に配置される全ての配線に均等な割合で隣接配線存在確率を増加させることで、フィルメタルが挿入された場合の回路レイアウトを想定する。
【００２６】
例えば、配線領域５内の全ての配線が同一の配線幅、配線間隔であるものと仮定すると、配線領域５における配線存在確率が１０％、ある配線の隣接配線存在確率が２０％であるとき、この配線領域５にフィルメタルを挿入して配線存在確率を４０％まで上げるプロセス仕様が追加隣接配線存在確率計算手段８に設定されていたとすると、フィルメタル挿入後の隣接配線存在確率は８０％と換算される。
この場合、隣接配線存在確率２０％からフィルメタルの挿入で隣接配線存在確率が８０％になることから、追加隣接配線存在確率計算手段８は配線領域５内の隣接する配線が存在しない配線セグメントに均等に上記隣接配線存在確率を求める基準となる配線の３／５の長さを有するフィルメタルの仮想の配線セグメントを追加して、フィルメタルが挿入された場合の回路レイアウトを想定する。
【００２７】
上記動作について具体例を挙げて説明する。
図５は実施の形態１による寄生素子抽出装置のフィルメタルが挿入された場合の回路レイアウトを想定する動作を説明する説明図である。図において、９ａ，９ｂは配線領域５内の隣接配線存在確率を求める基準となった配線である。この配線９ａは隣接して自己の１／５の長さを有する配線１０ａ，１０ｂが存在することから隣接配線存在確率が２０％である。また、配線９ｂは隣接して自己の２／５の長さを有する配線１０ｃと自己の１／５の長さを有する配線１０ｄとが存在することから隣接配線存在確率が３０％である。１１ａ〜１１ｄは隣接配線存在確率の増加に応じて追加される仮想のフィルメタル配線である。但し、配線９ａ，９ｂ，１０ａ〜１０ｄ，１１ａ〜１１ｄは、同一の配線幅、配線間隔であるものとする。
【００２８】
例えば、追加隣接配線存在確率計算手段８が、予め配線混雑度に応じて設定されたフィルメタルの追加量に基づいて、配線９ａの隣接配線存在確率を２０％からフィルメタルの挿入で隣接配線存在確率が８０％にしたとする。このとき、図５に示すように、配線９ａの３／５の長さを有するフィルメタルの仮想の配線セグメント１１ａ，１１ｂが隣接する配線１０ａ，１０ｂに追加される。つまり、隣接配線１０ａ，１０ｂに対して、これらの３倍の長さを有するフィルメタルの仮想の配線セグメント１１ａ，１１ｂが追加される。これによって、配線９ａに隣接する配線１０ａ，１０ｂのフィルメタルを想定した長さが、それぞれ配線９ａの長さの４／５となり、配線９ａの隣接配線存在確率が８０％となる。
【００２９】
また、この実施の形態１における追加隣接配線存在確率計算手段８は、配線領域５に配置される全ての配線に均等な割合で隣接配線存在確率を増加させることから、配線９ｂの隣接配線１０ｃ，１０ｄに対しても配線９ａの場合と同様に、これらの３倍の長さを有するフィルメタルの仮想の配線セグメント１１ｃ，１１ｄが追加される。これによって、配線９ｂに隣接する配線１０ｃ，１０ｄのフィルメタルを想定した長さが、配線９ｂの長さのそれぞれ８／５、４／５となり、配線９ｂの隣接配線存在確率が１４０％となる。ここで、隣接配線存在確率が１００％を越えることは現実上あり得ないので、このような場合は隣接配線存在確率が１００％となるようにフィルメタルの仮想の配線セグメント長を決定する。このため、図５の例では、隣接配線存在確率が１００％を越えないように、隣接配線１０ｃとフィルメタルの配線セグメント１１ｃとの長さが配線９ｂと等しい長さになっている。
このようにして、追加隣接配線存在確率計算手段８によって配線領域５に対するフィルメタルが挿入された場合の回路レイアウトが想定される。
【００３０】
上述のようにして、配線領域５に対するフィルメタルが挿入された場合の回路レイアウトが想定されると、寄生素子抽出手段３がレイアウト１から寄生素子を抽出する（ステップＳＴ３、寄生素子抽出工程）。このとき、配線領域５については、フィルメタルが挿入された場合の回路レイアウトに基づいて寄生素子抽出が行われる。
【００３１】
例えば、寄生素子として配線容量を抽出する場合、配線領域５については、ステップＳＴ２で求めたフィルメタルが挿入された場合の回路レイアウトに基づいて寄生素子抽出手段３が配線領域５のピンの存在場所、ピン同士の接続に用いられる配線経路、レイヤ、ビアなどの半導体回路を構成する各構成要素の位置を求める。続いて、求めた各構成要素の位置関係や寸法から各構成要素に付随する配線容量を実際のレイアウトより多めに抽出する。
【００３２】
また、寄生素子としてインダクタンスを抽出する場合、配線領域５については、ステップＳＴ２で求めたフィルメタルが挿入された場合の回路レイアウトに基づいて寄生素子抽出手段３が配線領域５のピンの存在場所、ピン同士の接続に用いられる配線経路、レイヤ、ビアなどの半導体回路を構成する各構成要素の位置を求めてリターンバスを仮定し、インダクタンスを実際のレイアウトより少なめに抽出する。
【００３３】
寄生素子抽出手段３によって抽出された寄生素子は、これが付随する半導体回路の構成要素に関連づけられて寄生素子情報４として出力される。この寄生素子情報４は、レイアウト１による半導体回路の性能を決定する際に用いたり、寄生素子の影響を軽減されるように設計を変更する際のデータとして用いることもできる。
【００３４】
以上のように、この実施の形態１によれば、半導体回路のレイアウト１の寄生素子抽出において、フィルメタルが配置されることが予想される配線混雑度の低い配線領域５に対してフィルメタルが配置された場合を想定して寄生素子の抽出を行うので、半導体回路レイアウト１の配線配置時にフィルメタルが挿入されることによる影響を予め考慮することができることから、寄生素子の抽出精度を向上させることができる。
【００３５】
また、この実施の形態１によれば、配線容量及び／またはインダクタンスを寄生素子として抽出し、想定したフィルメタルが挿入された場合の回路レイアウトに応じて配線容量については実際のレイアウト１より多く抽出し、インダクタンスについては実際のレイアウト１より少なく抽出するので、寄生素子情報４による配線容量及び／またはインダクタンスの見積もりと実際の半導体回路における寄生素子である配線容量及び／またはインダクタンスとの差を低減することができる。
【００３６】
さらに、この実施の形態１によれば、配線混雑度に応じたフィルメタルの追加量として予め設定された配線存在確率に基づいて、配線領域５に配置される全ての配線に均等な割合で隣接配線存在確率を増加させた回路レイアウトを想定するので、簡単な想定動作でフィルメタルが挿入されることによる影響を予め考慮することができる。
【００３７】
実施の形態２．
図６はこの発明の実施の形態２による半導体回路の寄生素子抽出装置の構成を示すブロック図である。図において、２ａはレイアウト１における配線領域の配線混雑度を算出し、この配線混雑度からフィルメタルが挿入された場合の回路レイアウトを想定する配線混雑度検証手段（配線混雑度算出手段、ダミー配線領域判定手段、ダミー配線装置手段）であり、後述する追加隣接配線存在確率計算手段８ａを構成要素として有する。この配線混雑度検証手段２ａには、上記実施の形態１と同様にフィルメタルが挿入される配線混雑度が予め設定されており、この予め設定された配線混雑度とレイアウト１の複数の配線領域から算出した配線混雑度とを比較して、レイアウト１の配線領域の中からフィルメタルの挿入対象の配線領域を判定する。なお、図１と同一構成要素には同一符号を付して重複する説明を省略する。
【００３８】
図７は実施の形態２による寄生素子抽出装置の配線混雑度検証手段の具体的な構成を示すブロック図である。図において、８ａは追加隣接配線存在確率計算手段（ダミー配線想定手段）で、配線混雑度検証手段２ａの構成要素の１つであり、フィルメタルが挿入されるものと判定された配線領域における配線存在領域と配線可能領域とに基づいて、この配線領域における配線存在確率と各配線の隣接配線存在確率とを算出し、これに基づいてフィルメタルの挿入によって変化することが予想される回路レイアウトを想定する。なお、図６と同一構成要素には同一符号を付して重複する説明を省略する。
【００３９】
次に動作について説明する。
図８は実施の形態２による寄生素子抽出装置の動作を示すフロー図であり、このフローに沿って動作を説明する。
ステップＳＴ１における配線混雑度検証動作は、上記実施の形態１と同様であるので重複する説明を省略する。この実施の形態２による寄生素子抽出装置は、フィルメタルが挿入される領域と判定された配線混雑度の低い配線領域に対する回路レイアウトの想定動作が上記実施の形態１と異なる。そこで、以降の説明では図２で示した配線混雑度の低い配線領域５について上記実施の形態１と同様にフィルメタルが挿入された場合の回路レイアウトを想定する動作を説明する。
先ず、実施の形態２では、配線混雑度検証手段２ａを構成する追加隣接配線存在確率計算手段８ａが、フィルメタルが挿入される領域と判定された配線領域５の回路レイアウトを示す指標として、配線領域５における配線存在領域面積を配線可能領域面積で除して配線領域５の配線存在確率を算出し、さらに配線領域５内の任意の配線に注目して、この配線の周りの配線存在確率を隣接配線存在確率として算出する。
【００４０】
このあと、追加隣接配線存在確率計算手段８ａは、配線混雑度に応じたフィルメタルの挿入量として配線存在確率が予め設定されており、この予め設定された配線存在確率に基づいて配線領域５に配置された全ての配線で一定の隣接配線存在確率となるようにすることで、フィルメタルが挿入された場合の回路レイアウトを想定する（ステップＳＴ２−１、ダミー配線想定工程）。
【００４１】
例えば、配線領域５内の全ての配線が同一の配線幅、配線間隔であるものと仮定すると、配線領域５における配線存在確率が１０％、ある配線の隣接配線存在確率が２０％であるとき、この配線領域５にフィルメタルを挿入して配線存在確率を４０％まで上げるプロセス仕様が追加隣接配線存在確率計算手段８に設定されていたとすると、フィルメタル挿入後の隣接配線存在確率は８０％と換算される。
この場合、配線領域５内の隣接配線存在確率が８０％を越えない配線に対しては、一律８０％の隣接配線存在確率となるように仮定してフィルメタルが挿入された場合の回路レイアウトを想定する。
【００４２】
上記動作について具体例を挙げて説明する。
図９は実施の形態２による寄生素子抽出装置のフィルメタルが挿入された場合の回路レイアウトを想定する動作を説明する説明図である。図において、９Ａ，９Ｂは配線領域５内の隣接配線存在確率を求める基準となった配線である。この配線９Ａは隣接して自己の１／５の長さを有する配線１０Ａ，１０Ｂが存在することから隣接配線存在確率が２０％である。また、配線９Ｂは隣接して自己の４／５の長さを有する配線１０Ｃと自己の１／５の長さを有する配線１０Ｄとが存在し、隣接配線１０Ｃ側で隣接配線存在確率が８０％、隣接配線１０Ｄ側で隣接配線存在確率が２０％である。１１Ａ〜１１Ｃは隣接配線存在確率の増加に応じて追加される仮想のフィルメタル配線である。但し、配線９Ａ，９Ｂ，１０Ａ〜１０Ｄ，１１Ａ〜１１Ｃは、同一の配線幅、配線間隔であるものとする。
【００４３】
例えば、追加隣接配線存在確率計算手段８ａが、予め配線混雑度に応じて設定されたフィルメタルの追加量に基づいて、配線領域５内の配線の隣接配線存在確率をフィルメタルの挿入で一律８０％にしたとする。このとき、図９に示すように、配線９Ａの３／５の長さを有するフィルメタルの仮想の配線セグメント１１Ａ，１１Ｂが隣接する配線１０Ａ，１０Ｂに追加される。つまり、隣接配線１０Ａ，１０Ｂに対して、これらの３倍の長さを有するフィルメタルの仮想の配線セグメント１１Ａ，１１Ｂが追加される。これによって、配線９Ａに隣接する配線１０Ａ，１０Ｂのフィルメタルを想定した長さが、それぞれ配線９Ａの長さの４／５となり、配線９Ａの隣接配線存在確率が８０％となる。
【００４４】
また、配線９Ｂについては、配線９Ｂの３／５の長さを有するフィルメタルの仮想の配線セグメント１１Ｃを隣接する配線１０Ｄに追加することで、隣接配線１０Ｄ側で隣接配線存在確率が８０％となるが、隣接配線１０Ｃは配線９Ｂの４／５の長さを有しており、すでに隣接配線存在確率が８０％であることからフィルメタルの仮想の配線セグメントは追加されない。
このようにして、追加隣接配線存在確率計算手段８ａによって配線領域５に対するフィルメタルが挿入された場合の回路レイアウトが想定される。
【００４５】
上述のようにして、配線領域５に対するフィルメタルが挿入された場合の回路レイアウトが想定されてからの寄生素子抽出手段３による寄生素子抽出動作は、上記実施の形態１と同様である。
例えば、寄生素子として配線容量を抽出する場合、配線領域５については、ステップＳＴ２−１で求めたフィルメタルが挿入された場合の回路レイアウトに基づいて寄生素子抽出手段３が配線領域５のピンの存在場所、ピン同士の接続に用いられる配線経路、レイヤ、ビアなどの半導体回路を構成する各構成要素の位置を求める。続いて、求めた各構成要素の位置関係や寸法から各構成要素に付随する配線容量を実際のレイアウトより多めに抽出する。
【００４６】
また、寄生素子としてインダクタンスを抽出する場合、配線領域５については、ステップＳＴ２−１で求めたフィルメタルが挿入された場合の回路レイアウトに基づいて寄生素子抽出手段３が配線領域５のピンの存在場所、ピン同士の接続に用いられる配線経路、レイヤ、ビアなどの半導体回路を構成する各構成要素の位置を求めてリターンバスを仮定し、インダクタンスを実際のレイアウトより少なめに抽出する。
【００４７】
寄生素子抽出手段３によって抽出された寄生素子は、これが付随する半導体回路の構成要素に関連づけられて寄生素子情報４として出力される。この寄生素子情報４は、レイアウト１による半導体回路の性能を決定する際に用いたり、寄生素子の影響を軽減されるように設計を変更する際のデータとして用いることもできる。
【００４８】
以上のように、この実施の形態２によれば、配線混雑度に応じたフィルメタルの追加量として予め設定された配線存在確率に基づいて、配線領域５に配置された全ての配線で一定の隣接配線存在確率として寄生素子の抽出を行うので、簡単な想定動作でフィルメタルが挿入されることによる影響を予め考慮することができる。
【００４９】
【発明の効果】
以上のように、この発明によれば、半導体回路レイアウトの配線領域に配置された配線数とこの配線領域に配置可能な配線数とに基づいて配線混雑度を算出し、この配線混雑度と半導体回路の配線領域にダミー配線が配置される配線混雑度とを比較して、配線混雑度を算出した配線領域が、ダミー配線が配置される配線領域であるか否かを判定し、ダミー配線が配置されると判定された配線領域に対して、予め配線混雑度に応じて設定しておいたダミー配線の追加量に基づいてダミー配線が配置された場合の回路レイアウトを想定し、この想定された回路レイアウトを含む半導体回路レイアウトから寄生素子を抽出するので、半導体回路レイアウトの配線配置時にダミー配線が配置されることによる影響を予め考慮することができることから、寄生素子の抽出精度を向上させることができるという効果がある。
【００５０】
この発明によれば、配線容量及び／またはインダクタンスを半導体回路の寄生素子として抽出し、想定したダミー配線が配置された場合の回路レイアウトに応じて配線容量については実際の回路レイアウトより多く抽出し、インダクタンスについては実際の回路レイアウトより少なく抽出するので、実際の半導体回路における寄生素子である配線容量及び／またはインダクタンスと、抽出した配線容量及び／またはインダクタンスとの差異を低減することができるという効果がある。
【００５１】
この発明によれば、配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、ダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置される全ての配線に均等な割合で隣接配線存在確率を増加させた回路レイアウトを想定するので、簡単な想定動作でダミー配線が配置されることによる影響を予め考慮することができるという効果がある。
【００５２】
この発明によれば、配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、ダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置された全ての配線で一定の隣接配線存在確率とした回路レイアウトを想定するので、簡単な想定動作でダミー配線が配置されることによる影響を予め考慮することができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体回路の寄生素子抽出装置の構成を示すブロック図である。
【図２】 実施の形態１による寄生素子抽出装置が寄生素子を抽出する半導体回路のレイアウトを模式的に示す図である。
【図３】 実施の形態１による寄生素子抽出装置の配線混雑度検証手段の具体的な構成を示すブロック図である。
【図４】 実施の形態１による寄生素子抽出装置の動作を示すフロー図である。
【図５】 実施の形態１による寄生素子抽出装置のフィルメタルが挿入された場合の回路レイアウトを想定する動作を説明する説明図である。
【図６】 この発明の実施の形態２による半導体回路の寄生素子抽出装置の構成を示すブロック図である。
【図７】 実施の形態２による寄生素子抽出装置の配線混雑度検証手段の具体的な構成を示すブロック図である。
【図８】 実施の形態２による寄生素子抽出装置の動作を示すフロー図である。
【図９】 実施の形態２による寄生素子抽出装置のフィルメタルが挿入された場合の回路レイアウトを想定する動作を説明する説明図である。
【図１０】 従来の寄生素子抽出装置の構成を概略的に示すブロック図である。
【符号の説明】
１ レイアウト（半導体回路レイアウト）、２，２ａ 配線混雑度検証手段（配線混雑度算出手段、ダミー配線領域判定手段、ダミー配線装置手段）、３ 寄生素子抽出手段、４ 寄生素子情報、５，６，７ 配線領域、８，８ａ 追加隣接配線存在確率計算手段（ダミー配線想定手段）、９ａ，９ｂ，９Ａ，９Ｂ 配線、１０ａ，１０ｂ，１０ｃ，１０ｄ，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 隣接配線、１１ａ，１１ｂ，１１ｃ，１１ｄ，１１Ａ，１１Ｂ，１１Ｃ フィルメタル配線。
【発明の属する技術分野】
この発明は半導体回路設計における自動配置配線時に生じる寄生素子を抽出する寄生素子抽出装置に係り、特にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）のためにダミー配線（以下、フィルメタル（Ｆｉｌｌｍｅｔａｌ）と称する）が配置されることが予想される配線混雑度の低い配線領域に対してフィルメタルが配置された場合を想定した寄生素子の抽出を行うことができる半導体回路の寄生素子抽出装置及び寄生素子抽出方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の高密度化、高集積化の要望に伴って、製造工程においてより微細なパターンの形成が求められている。一般的に、高密度化、高集積化された半導体装置は、基板上に配線を絶縁膜によって分離した層を複数設けた多層配線構造を有していることが多い。このような半導体装置を構成する配線層は上記製造工程における露光工程において各々が微細にパターニングされている。このとき、パターンのマスクを設置する基板表面に凹凸があって平坦度が低いと、露光工程の解像度が落ちて微細なパターンが形成できないという不具合が生じる。
【０００３】
そこで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などを用いて基板表面の平坦化処理が行われる。このＣＭＰは半導体装置の基板上のグローバルな凹凸を除去する一般的な方法で、定盤上においた研磨布に研磨剤を流しながら基板を擦り合わせることで上記基板表面を研磨する。上述した多層配線構造の半導体装置では、下層の配線層にＣＭＰによる平坦化処理を行ったあとに上層の配線層に係る露光工程を行うことで、各配線層に微細な配線パターンを形成することができる。
【０００４】
しかしながら、ＣＭＰにおいてもある配線層で配線の混雑度の差が大きい場合、完全に基板表面を平坦化処理をすることができない。そこで、配線層における配線の混雑度の差を軽減するために、配線混雑度が低い配線領域にダミー配線であるフィルメタルを挿入して配線混雑度の平均化を図っている。なお、配線混雑度とは概略配線された半導体回路レイアウトの単位格子当たりの必要配線本数を配置可能な配線本数で除したもので定義される。上記単位格子として、例えば配線ピッチの１０倍長の辺を有する正方形を定義すると、この正方形には配線が１０本配置することが可能で、このとき配線混雑度は１００％であるとする。
【０００５】
また、高集積化された半導体回路内の素子は、個別素子と異なり、他の集積素子から電気的に分離するために分離領域で囲まれており、さらに、回路を構成するために薄膜配線で接続されている。このような半導体回路の分離領域や薄膜配線には、これらに付随するように配線容量やインダクタンスなどの寄生素子が形成される。
【０００６】
そこで、設計段階において自動配置配線された半導体回路の性能を決定するためには、上述した寄生素子を考慮する必要がある。
図１０は上述したような自動配置配線された半導体回路のレイアウトから寄生素子を抽出する従来の寄生素子抽出装置の構成を概略的に示すブロック図である。図において、１００は自動配置配線などで形成された半導体回路のレイアウトで、１０１はレイアウト１００の回路における寄生素子を抽出する寄生素子抽出手段である。この寄生素子抽出手段１０１は半導体回路レイアウトを作成する際に使用したデータなどから該レイアウトの寄生素子を抽出するプログラムをコンピュータなどに実行させることで具現化される。１０２は寄生素子抽出手段１０１がレイアウト１００から抽出した寄生素子に係る寄生素子情報である。
【０００７】
次に動作について説明する。
寄生素子抽出手段１０１は、自動配置配線された半導体回路のレイアウト１００を受けると、レイアウト１００を作成する際に使用したデータからレイアウト１００におけるピンの存在場所、ピン同士の接続に用いられる配線経路、レイヤ、ビアなどの半導体回路を構成する各構成要素の位置を求める。続いて、寄生素子抽出手段１０１は、求めた各構成要素の位置関係や寸法から各構成要素に付随する寄生素子として配線容量やインダクタンスなどを抽出する。
【０００８】
寄生素子抽出手段１０１によって抽出された寄生素子は、これが付随する半導体回路の構成要素に関連づけられて寄生素子情報１０２として出力される。この寄生素子情報１０２は、レイアウト１００による半導体回路の性能を決定する際に用いたり、寄生素子の影響が軽減されるように設計を変更する際のデータとして用いることもできる。
【０００９】
【発明が解決しようとする課題】
従来の半導体回路の寄生素子抽出装置は以上のように構成されているので、自動配置配線された半導体回路のレイアウト１００から寄生素子を抽出することはできるが、製造工程において挿入されるフィルメタルの影響を考慮していないため、フィルメタルと実配線との間に生じる寄生素子によって半導体回路が所望の動作をしないことがあるという課題があった。
【００１０】
上記課題を具体的に説明する。
例えば、ＣＭＰを行うために配線混雑度の低い配線領域にダミー配線であるフィルメタルが配置されると、フィルメタルと実配線との間における隣接配線間容量（寄生素子）が増加し、これによって実配線における遅延が増加して半導体回路が所望の速度で動作しない。
このように、フィルメタルが挿入されることによって寄生素子情報１０２による寄生素子の見積もりと実際の半導体回路における寄生素子とで差異が生じ、作成された半導体回路が所望の性能を有さないことがあった。
【００１１】
この発明は上記のような課題を解決するためになされたもので、半導体回路のレイアウトの寄生素子抽出において、フィルメタルが配置されることが予想される配線混雑度の低い半導体回路の配線領域に対してフィルメタルが配置された場合を想定した寄生素子の抽出をすることができる半導体回路の寄生素子抽出装置及び寄生素子抽出方法を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る半導体回路の寄生素子抽出装置は、半導体回路レイアウトの配線領域に配置された配線数とこの配線領域に配置可能な配線数とに基づいて配線混雑度を算出する配線混雑度算出手段と、ダミー配線が配置される配線混雑度が予め設定されており、この予め設定された配線混雑度と配線混雑度算出手段が半導体回路の配線領域から算出した配線混雑度とを比較して、配線混雑度算出手段が配線混雑度を算出した配線領域が、ダミー配線が配置される配線領域であるか否かを判定するダミー配線領域判定手段と、配線混雑度に応じてダミー配線の追加量が予め設定されており、ダミー配線が配置されると判定された配線領域に対して、予め設定されたダミー配線の追加量に基づいてダミー配線が配置された場合の回路レイアウトを想定するダミー配線想定手段と、このダミー配線装置手段が想定した回路レイアウトを含む半導体回路レイアウトから寄生素子を抽出する寄生素子抽出手段とを備えるものである。
【００１３】
この発明に係る半導体回路の寄生素子抽出装置は、寄生素子抽出手段が、配線容量及び／またはインダクタンスを半導体回路の寄生素子として抽出し、想定したダミー配線が配置された場合の回路レイアウトに応じて配線容量については実際の回路レイアウトより多く抽出し、インダクタンスについては実際の回路レイアウトより少なく抽出するものである。
【００１４】
この発明に係る半導体回路の寄生素子抽出装置は、ダミー配線想定手段が配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、配線混雑度に応じたダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置される全ての配線に均等な割合で隣接配線存在確率を増加させた回路レイアウトを想定するものである。
【００１５】
この発明に係る半導体回路の寄生素子抽出装置は、ダミー配線想定手段が配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、配線混雑度に応じたダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置された全ての配線で一定の隣接配線存在確率とした回路レイアウトを想定するものである。
【００１６】
この発明に係る半導体回路の寄生素子抽出方法は、半導体回路レイアウトの配線領域に配置された配線数とこの配線領域に配置可能な配線数とに基づいて配線混雑度を算出する配線混雑度算出工程と、この配線混雑度算出工程で算出された配線混雑度と半導体回路の配線領域にダミー配線が配置される配線混雑度とを比較して、配線混雑度算出工程で配線混雑度を算出された配線領域が、ダミー配線が配置される配線領域であるか否かを判定するダミー配線領域判定工程と、このダミー配線領域判定工程でダミー配線が配置されると判定された配線領域に対して、予め配線混雑度に応じて設定しておいたダミー配線の追加量に基づいてダミー配線が配置された場合の回路レイアウトを想定するダミー配線想定工程と、このダミー配線装置工程で想定した回路レイアウトを含む半導体レイアウトから寄生素子を抽出する寄生素子抽出工程とを備えるものである。
【００１７】
この発明に係る半導体回路の寄生素子抽出方法は、寄生素子抽出工程にて、配線容量及び／またはインダクタンスを半導体回路の寄生素子として抽出し、想定したダミー配線が配置された場合の回路レイアウトに応じて配線容量については実際の回路レイアウトより多く抽出し、インダクタンスについては実際の回路レイアウトより少なく抽出するものである。
【００１８】
この発明に係る半導体回路の寄生素子抽出方法は、ダミー配線想定工程にて、配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、ダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置される全ての配線に均等な割合で隣接配線存在確率を増加させた回路レイアウトを想定するものである。
【００１９】
この発明に係る半導体回路の寄生素子抽出方法は、ダミー配線想定工程にて、配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、ダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置された全ての配線で一定の隣接配線存在確率とした回路レイアウトを想定するものである。
【００２０】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による半導体回路の寄生素子抽出装置の構成を示すブロック図である。図において、１は自動配置配線などの設計手段で形成された半導体回路のレイアウト（半導体回路レイアウト）で、２はレイアウト１における配線領域の配線混雑度を算出し、この配線混雑度からフィルメタルが挿入された場合の回路レイアウトを想定する配線混雑度検証手段（配線混雑度算出手段、ダミー配線領域判定手段、ダミー配線装置手段）である。この配線混雑度検証手段２にはフィルメタルが挿入される配線混雑度が予め設定されており、この予め設定された配線混雑度とレイアウト１の複数の配線領域から算出した配線混雑度とを比較して、レイアウト１の配線領域の中からフィルメタルの挿入対象の配線領域を判定する。３は配線混雑度検証手段２が設定した回路レイアウトに基づいてレイアウト１の回路における寄生素子を抽出する寄生素子抽出手段である。上述した配線混雑度検証手段２や寄生素子抽出手段３は、後述する実施の形態１による寄生素子抽出装置の動作をプログラム化してコンピュータなどに実行させることで具現化することができる。４は寄生素子抽出手段３がレイアウト１から抽出した寄生素子に係る寄生素子情報である。
【００２１】
図２は実施の形態１による寄生素子抽出装置が寄生素子を抽出する半導体回路のレイアウトを模式的に示す図である。図において、５は配線混雑度の低い配線領域、６は配線混雑度が高い配線領域、７は配線混雑度が中程度の配線領域である。配線混雑度は、上述したように半導体回路レイアウト１の単位格子当たりの必要配線本数を配置可能な配線本数で除したもので定義される。また、この実施の形態１において配線混雑度の大きさは、例えば５０％以下で低い、８０％程度が中、１００％程度が高いとする。さらに、配線領域５，６，７の大きさは、フィルメタルの挿入決定時のサイズに準拠する（例えば、１００μｍ×１００μｍなどのサイズとする）。なお、図１と同一構成要素には同一符号を付して重複する説明を省略する。
【００２２】
図３は実施の形態１による寄生素子抽出装置の配線混雑度検証手段の具体的な構成を示すブロック図である。図において、８は追加隣接配線存在確率計算手段（ダミー配線想定手段）で、配線混雑度検証手段２の構成要素の１つであり、フィルメタルが挿入されるものと判定された配線領域における配線存在領域と配線可能領域とに基づいて、この配線領域における配線存在確率と各配線の隣接配線存在確率とを算出し、これに基づいてフィルメタルの挿入によって変化することが予想される回路レイアウトを想定する。なお、図１と同一構成要素には同一符号を付して重複する説明を省略する。
【００２３】
次に動作について説明する。
図４は実施の形態１による寄生素子抽出装置の動作を示すフロー図であり、このフローに沿って動作を説明する。
先ず、配線混雑度検証手段２が半導体回路のレイアウト１を受けると、予め設定したサイズの単位格子にレイアウト１の配線領域を分割し、それぞれの領域の配線混雑度を算出する（配線混雑度算出工程）。このように複数の配線領域に分割されたものが図２に示すレイアウト１であり、配線混雑度５０％以下の配線領域５、配線混雑度１００％程度の配線領域６、配線混雑度８０％程度の配線領域７などがある。
【００２４】
このあと、配線混雑度検証手段２は、上記配線領域５，６，７の配線混雑度と予め設定されているフィルメタルを挿入すべき配線混雑度とを比較して、フィルメタルが挿入される配線領域を判定する（ダミー配線領域判定工程）。この実施の形態１では、例えば配線混雑度が６０％以下の場合、フィルメタルが挿入されるものとする。従って、配線混雑度検証手段２は配線領域５をフィルメタルが挿入される領域と判定する。ここまでの動作が図４におけるステップＳＴ１に相当する。
【００２５】
次に、配線混雑度検証手段２は、フィルメタルが挿入される領域と判定された配線領域５に対して、フィルメタルが挿入された場合の回路レイアウトを想定する（ステップＳＴ２、ダミー配線想定工程）。
この実施の形態１では、配線混雑度検証手段２を構成する追加隣接配線存在確率計算手段８が、フィルメタルが挿入される領域と判定された配線領域５の回路レイアウトを示す指標として、配線領域５における配線存在領域面積を配線可能領域面積で除して配線領域５の配線存在確率を算出し、さらに配線領域５内の任意の配線に注目して、この配線の周りの配線存在確率を隣接配線存在確率として算出する。
このあと、追加隣接配線存在確率計算手段８は、フィルメタルの挿入によって増加する配線領域５の配線存在確率に応じて配線領域５に配置される全ての配線に均等な割合で隣接配線存在確率を増加させることで、フィルメタルが挿入された場合の回路レイアウトを想定する。
【００２６】
例えば、配線領域５内の全ての配線が同一の配線幅、配線間隔であるものと仮定すると、配線領域５における配線存在確率が１０％、ある配線の隣接配線存在確率が２０％であるとき、この配線領域５にフィルメタルを挿入して配線存在確率を４０％まで上げるプロセス仕様が追加隣接配線存在確率計算手段８に設定されていたとすると、フィルメタル挿入後の隣接配線存在確率は８０％と換算される。
この場合、隣接配線存在確率２０％からフィルメタルの挿入で隣接配線存在確率が８０％になることから、追加隣接配線存在確率計算手段８は配線領域５内の隣接する配線が存在しない配線セグメントに均等に上記隣接配線存在確率を求める基準となる配線の３／５の長さを有するフィルメタルの仮想の配線セグメントを追加して、フィルメタルが挿入された場合の回路レイアウトを想定する。
【００２７】
上記動作について具体例を挙げて説明する。
図５は実施の形態１による寄生素子抽出装置のフィルメタルが挿入された場合の回路レイアウトを想定する動作を説明する説明図である。図において、９ａ，９ｂは配線領域５内の隣接配線存在確率を求める基準となった配線である。この配線９ａは隣接して自己の１／５の長さを有する配線１０ａ，１０ｂが存在することから隣接配線存在確率が２０％である。また、配線９ｂは隣接して自己の２／５の長さを有する配線１０ｃと自己の１／５の長さを有する配線１０ｄとが存在することから隣接配線存在確率が３０％である。１１ａ〜１１ｄは隣接配線存在確率の増加に応じて追加される仮想のフィルメタル配線である。但し、配線９ａ，９ｂ，１０ａ〜１０ｄ，１１ａ〜１１ｄは、同一の配線幅、配線間隔であるものとする。
【００２８】
例えば、追加隣接配線存在確率計算手段８が、予め配線混雑度に応じて設定されたフィルメタルの追加量に基づいて、配線９ａの隣接配線存在確率を２０％からフィルメタルの挿入で隣接配線存在確率が８０％にしたとする。このとき、図５に示すように、配線９ａの３／５の長さを有するフィルメタルの仮想の配線セグメント１１ａ，１１ｂが隣接する配線１０ａ，１０ｂに追加される。つまり、隣接配線１０ａ，１０ｂに対して、これらの３倍の長さを有するフィルメタルの仮想の配線セグメント１１ａ，１１ｂが追加される。これによって、配線９ａに隣接する配線１０ａ，１０ｂのフィルメタルを想定した長さが、それぞれ配線９ａの長さの４／５となり、配線９ａの隣接配線存在確率が８０％となる。
【００２９】
また、この実施の形態１における追加隣接配線存在確率計算手段８は、配線領域５に配置される全ての配線に均等な割合で隣接配線存在確率を増加させることから、配線９ｂの隣接配線１０ｃ，１０ｄに対しても配線９ａの場合と同様に、これらの３倍の長さを有するフィルメタルの仮想の配線セグメント１１ｃ，１１ｄが追加される。これによって、配線９ｂに隣接する配線１０ｃ，１０ｄのフィルメタルを想定した長さが、配線９ｂの長さのそれぞれ８／５、４／５となり、配線９ｂの隣接配線存在確率が１４０％となる。ここで、隣接配線存在確率が１００％を越えることは現実上あり得ないので、このような場合は隣接配線存在確率が１００％となるようにフィルメタルの仮想の配線セグメント長を決定する。このため、図５の例では、隣接配線存在確率が１００％を越えないように、隣接配線１０ｃとフィルメタルの配線セグメント１１ｃとの長さが配線９ｂと等しい長さになっている。
このようにして、追加隣接配線存在確率計算手段８によって配線領域５に対するフィルメタルが挿入された場合の回路レイアウトが想定される。
【００３０】
上述のようにして、配線領域５に対するフィルメタルが挿入された場合の回路レイアウトが想定されると、寄生素子抽出手段３がレイアウト１から寄生素子を抽出する（ステップＳＴ３、寄生素子抽出工程）。このとき、配線領域５については、フィルメタルが挿入された場合の回路レイアウトに基づいて寄生素子抽出が行われる。
【００３１】
例えば、寄生素子として配線容量を抽出する場合、配線領域５については、ステップＳＴ２で求めたフィルメタルが挿入された場合の回路レイアウトに基づいて寄生素子抽出手段３が配線領域５のピンの存在場所、ピン同士の接続に用いられる配線経路、レイヤ、ビアなどの半導体回路を構成する各構成要素の位置を求める。続いて、求めた各構成要素の位置関係や寸法から各構成要素に付随する配線容量を実際のレイアウトより多めに抽出する。
【００３２】
また、寄生素子としてインダクタンスを抽出する場合、配線領域５については、ステップＳＴ２で求めたフィルメタルが挿入された場合の回路レイアウトに基づいて寄生素子抽出手段３が配線領域５のピンの存在場所、ピン同士の接続に用いられる配線経路、レイヤ、ビアなどの半導体回路を構成する各構成要素の位置を求めてリターンバスを仮定し、インダクタンスを実際のレイアウトより少なめに抽出する。
【００３３】
寄生素子抽出手段３によって抽出された寄生素子は、これが付随する半導体回路の構成要素に関連づけられて寄生素子情報４として出力される。この寄生素子情報４は、レイアウト１による半導体回路の性能を決定する際に用いたり、寄生素子の影響を軽減されるように設計を変更する際のデータとして用いることもできる。
【００３４】
以上のように、この実施の形態１によれば、半導体回路のレイアウト１の寄生素子抽出において、フィルメタルが配置されることが予想される配線混雑度の低い配線領域５に対してフィルメタルが配置された場合を想定して寄生素子の抽出を行うので、半導体回路レイアウト１の配線配置時にフィルメタルが挿入されることによる影響を予め考慮することができることから、寄生素子の抽出精度を向上させることができる。
【００３５】
また、この実施の形態１によれば、配線容量及び／またはインダクタンスを寄生素子として抽出し、想定したフィルメタルが挿入された場合の回路レイアウトに応じて配線容量については実際のレイアウト１より多く抽出し、インダクタンスについては実際のレイアウト１より少なく抽出するので、寄生素子情報４による配線容量及び／またはインダクタンスの見積もりと実際の半導体回路における寄生素子である配線容量及び／またはインダクタンスとの差を低減することができる。
【００３６】
さらに、この実施の形態１によれば、配線混雑度に応じたフィルメタルの追加量として予め設定された配線存在確率に基づいて、配線領域５に配置される全ての配線に均等な割合で隣接配線存在確率を増加させた回路レイアウトを想定するので、簡単な想定動作でフィルメタルが挿入されることによる影響を予め考慮することができる。
【００３７】
実施の形態２．
図６はこの発明の実施の形態２による半導体回路の寄生素子抽出装置の構成を示すブロック図である。図において、２ａはレイアウト１における配線領域の配線混雑度を算出し、この配線混雑度からフィルメタルが挿入された場合の回路レイアウトを想定する配線混雑度検証手段（配線混雑度算出手段、ダミー配線領域判定手段、ダミー配線装置手段）であり、後述する追加隣接配線存在確率計算手段８ａを構成要素として有する。この配線混雑度検証手段２ａには、上記実施の形態１と同様にフィルメタルが挿入される配線混雑度が予め設定されており、この予め設定された配線混雑度とレイアウト１の複数の配線領域から算出した配線混雑度とを比較して、レイアウト１の配線領域の中からフィルメタルの挿入対象の配線領域を判定する。なお、図１と同一構成要素には同一符号を付して重複する説明を省略する。
【００３８】
図７は実施の形態２による寄生素子抽出装置の配線混雑度検証手段の具体的な構成を示すブロック図である。図において、８ａは追加隣接配線存在確率計算手段（ダミー配線想定手段）で、配線混雑度検証手段２ａの構成要素の１つであり、フィルメタルが挿入されるものと判定された配線領域における配線存在領域と配線可能領域とに基づいて、この配線領域における配線存在確率と各配線の隣接配線存在確率とを算出し、これに基づいてフィルメタルの挿入によって変化することが予想される回路レイアウトを想定する。なお、図６と同一構成要素には同一符号を付して重複する説明を省略する。
【００３９】
次に動作について説明する。
図８は実施の形態２による寄生素子抽出装置の動作を示すフロー図であり、このフローに沿って動作を説明する。
ステップＳＴ１における配線混雑度検証動作は、上記実施の形態１と同様であるので重複する説明を省略する。この実施の形態２による寄生素子抽出装置は、フィルメタルが挿入される領域と判定された配線混雑度の低い配線領域に対する回路レイアウトの想定動作が上記実施の形態１と異なる。そこで、以降の説明では図２で示した配線混雑度の低い配線領域５について上記実施の形態１と同様にフィルメタルが挿入された場合の回路レイアウトを想定する動作を説明する。
先ず、実施の形態２では、配線混雑度検証手段２ａを構成する追加隣接配線存在確率計算手段８ａが、フィルメタルが挿入される領域と判定された配線領域５の回路レイアウトを示す指標として、配線領域５における配線存在領域面積を配線可能領域面積で除して配線領域５の配線存在確率を算出し、さらに配線領域５内の任意の配線に注目して、この配線の周りの配線存在確率を隣接配線存在確率として算出する。
【００４０】
このあと、追加隣接配線存在確率計算手段８ａは、配線混雑度に応じたフィルメタルの挿入量として配線存在確率が予め設定されており、この予め設定された配線存在確率に基づいて配線領域５に配置された全ての配線で一定の隣接配線存在確率となるようにすることで、フィルメタルが挿入された場合の回路レイアウトを想定する（ステップＳＴ２−１、ダミー配線想定工程）。
【００４１】
例えば、配線領域５内の全ての配線が同一の配線幅、配線間隔であるものと仮定すると、配線領域５における配線存在確率が１０％、ある配線の隣接配線存在確率が２０％であるとき、この配線領域５にフィルメタルを挿入して配線存在確率を４０％まで上げるプロセス仕様が追加隣接配線存在確率計算手段８に設定されていたとすると、フィルメタル挿入後の隣接配線存在確率は８０％と換算される。
この場合、配線領域５内の隣接配線存在確率が８０％を越えない配線に対しては、一律８０％の隣接配線存在確率となるように仮定してフィルメタルが挿入された場合の回路レイアウトを想定する。
【００４２】
上記動作について具体例を挙げて説明する。
図９は実施の形態２による寄生素子抽出装置のフィルメタルが挿入された場合の回路レイアウトを想定する動作を説明する説明図である。図において、９Ａ，９Ｂは配線領域５内の隣接配線存在確率を求める基準となった配線である。この配線９Ａは隣接して自己の１／５の長さを有する配線１０Ａ，１０Ｂが存在することから隣接配線存在確率が２０％である。また、配線９Ｂは隣接して自己の４／５の長さを有する配線１０Ｃと自己の１／５の長さを有する配線１０Ｄとが存在し、隣接配線１０Ｃ側で隣接配線存在確率が８０％、隣接配線１０Ｄ側で隣接配線存在確率が２０％である。１１Ａ〜１１Ｃは隣接配線存在確率の増加に応じて追加される仮想のフィルメタル配線である。但し、配線９Ａ，９Ｂ，１０Ａ〜１０Ｄ，１１Ａ〜１１Ｃは、同一の配線幅、配線間隔であるものとする。
【００４３】
例えば、追加隣接配線存在確率計算手段８ａが、予め配線混雑度に応じて設定されたフィルメタルの追加量に基づいて、配線領域５内の配線の隣接配線存在確率をフィルメタルの挿入で一律８０％にしたとする。このとき、図９に示すように、配線９Ａの３／５の長さを有するフィルメタルの仮想の配線セグメント１１Ａ，１１Ｂが隣接する配線１０Ａ，１０Ｂに追加される。つまり、隣接配線１０Ａ，１０Ｂに対して、これらの３倍の長さを有するフィルメタルの仮想の配線セグメント１１Ａ，１１Ｂが追加される。これによって、配線９Ａに隣接する配線１０Ａ，１０Ｂのフィルメタルを想定した長さが、それぞれ配線９Ａの長さの４／５となり、配線９Ａの隣接配線存在確率が８０％となる。
【００４４】
また、配線９Ｂについては、配線９Ｂの３／５の長さを有するフィルメタルの仮想の配線セグメント１１Ｃを隣接する配線１０Ｄに追加することで、隣接配線１０Ｄ側で隣接配線存在確率が８０％となるが、隣接配線１０Ｃは配線９Ｂの４／５の長さを有しており、すでに隣接配線存在確率が８０％であることからフィルメタルの仮想の配線セグメントは追加されない。
このようにして、追加隣接配線存在確率計算手段８ａによって配線領域５に対するフィルメタルが挿入された場合の回路レイアウトが想定される。
【００４５】
上述のようにして、配線領域５に対するフィルメタルが挿入された場合の回路レイアウトが想定されてからの寄生素子抽出手段３による寄生素子抽出動作は、上記実施の形態１と同様である。
例えば、寄生素子として配線容量を抽出する場合、配線領域５については、ステップＳＴ２−１で求めたフィルメタルが挿入された場合の回路レイアウトに基づいて寄生素子抽出手段３が配線領域５のピンの存在場所、ピン同士の接続に用いられる配線経路、レイヤ、ビアなどの半導体回路を構成する各構成要素の位置を求める。続いて、求めた各構成要素の位置関係や寸法から各構成要素に付随する配線容量を実際のレイアウトより多めに抽出する。
【００４６】
また、寄生素子としてインダクタンスを抽出する場合、配線領域５については、ステップＳＴ２−１で求めたフィルメタルが挿入された場合の回路レイアウトに基づいて寄生素子抽出手段３が配線領域５のピンの存在場所、ピン同士の接続に用いられる配線経路、レイヤ、ビアなどの半導体回路を構成する各構成要素の位置を求めてリターンバスを仮定し、インダクタンスを実際のレイアウトより少なめに抽出する。
【００４７】
寄生素子抽出手段３によって抽出された寄生素子は、これが付随する半導体回路の構成要素に関連づけられて寄生素子情報４として出力される。この寄生素子情報４は、レイアウト１による半導体回路の性能を決定する際に用いたり、寄生素子の影響を軽減されるように設計を変更する際のデータとして用いることもできる。
【００４８】
以上のように、この実施の形態２によれば、配線混雑度に応じたフィルメタルの追加量として予め設定された配線存在確率に基づいて、配線領域５に配置された全ての配線で一定の隣接配線存在確率として寄生素子の抽出を行うので、簡単な想定動作でフィルメタルが挿入されることによる影響を予め考慮することができる。
【００４９】
【発明の効果】
以上のように、この発明によれば、半導体回路レイアウトの配線領域に配置された配線数とこの配線領域に配置可能な配線数とに基づいて配線混雑度を算出し、この配線混雑度と半導体回路の配線領域にダミー配線が配置される配線混雑度とを比較して、配線混雑度を算出した配線領域が、ダミー配線が配置される配線領域であるか否かを判定し、ダミー配線が配置されると判定された配線領域に対して、予め配線混雑度に応じて設定しておいたダミー配線の追加量に基づいてダミー配線が配置された場合の回路レイアウトを想定し、この想定された回路レイアウトを含む半導体回路レイアウトから寄生素子を抽出するので、半導体回路レイアウトの配線配置時にダミー配線が配置されることによる影響を予め考慮することができることから、寄生素子の抽出精度を向上させることができるという効果がある。
【００５０】
この発明によれば、配線容量及び／またはインダクタンスを半導体回路の寄生素子として抽出し、想定したダミー配線が配置された場合の回路レイアウトに応じて配線容量については実際の回路レイアウトより多く抽出し、インダクタンスについては実際の回路レイアウトより少なく抽出するので、実際の半導体回路における寄生素子である配線容量及び／またはインダクタンスと、抽出した配線容量及び／またはインダクタンスとの差異を低減することができるという効果がある。
【００５１】
この発明によれば、配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、ダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置される全ての配線に均等な割合で隣接配線存在確率を増加させた回路レイアウトを想定するので、簡単な想定動作でダミー配線が配置されることによる影響を予め考慮することができるという効果がある。
【００５２】
この発明によれば、配線領域における配線存在領域と配線可能領域とに基づいて配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、ダミー配線の追加量として予め設定された配線領域の配線存在確率に基づいて、配線領域に配置された全ての配線で一定の隣接配線存在確率とした回路レイアウトを想定するので、簡単な想定動作でダミー配線が配置されることによる影響を予め考慮することができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体回路の寄生素子抽出装置の構成を示すブロック図である。
【図２】 実施の形態１による寄生素子抽出装置が寄生素子を抽出する半導体回路のレイアウトを模式的に示す図である。
【図３】 実施の形態１による寄生素子抽出装置の配線混雑度検証手段の具体的な構成を示すブロック図である。
【図４】 実施の形態１による寄生素子抽出装置の動作を示すフロー図である。
【図５】 実施の形態１による寄生素子抽出装置のフィルメタルが挿入された場合の回路レイアウトを想定する動作を説明する説明図である。
【図６】 この発明の実施の形態２による半導体回路の寄生素子抽出装置の構成を示すブロック図である。
【図７】 実施の形態２による寄生素子抽出装置の配線混雑度検証手段の具体的な構成を示すブロック図である。
【図８】 実施の形態２による寄生素子抽出装置の動作を示すフロー図である。
【図９】 実施の形態２による寄生素子抽出装置のフィルメタルが挿入された場合の回路レイアウトを想定する動作を説明する説明図である。
【図１０】 従来の寄生素子抽出装置の構成を概略的に示すブロック図である。
【符号の説明】
１ レイアウト（半導体回路レイアウト）、２，２ａ 配線混雑度検証手段（配線混雑度算出手段、ダミー配線領域判定手段、ダミー配線装置手段）、３ 寄生素子抽出手段、４ 寄生素子情報、５，６，７ 配線領域、８，８ａ 追加隣接配線存在確率計算手段（ダミー配線想定手段）、９ａ，９ｂ，９Ａ，９Ｂ 配線、１０ａ，１０ｂ，１０ｃ，１０ｄ，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 隣接配線、１１ａ，１１ｂ，１１ｃ，１１ｄ，１１Ａ，１１Ｂ，１１Ｃ フィルメタル配線。
Claims (8)
- 半導体回路レイアウトの配線領域に配置された配線数とこの配線領域に配置可能な配線数とに基づいて配線混雑度を算出する配線混雑度算出手段と、
ダミー配線が配置される配線混雑度が予め設定されており、この予め設定された配線混雑度と上記配線混雑度算出手段が半導体回路の配線領域から算出した配線混雑度とを比較して、上記配線混雑度算出手段が配線混雑度を算出した上記配線領域が、ダミー配線が配置される配線領域であるか否かを判定するダミー配線領域判定手段と、
上記配線混雑度に応じてダミー配線の追加量が予め設定されており、ダミー配線が配置されると判定された配線領域に対して、上記予め設定されたダミー配線の追加量に基づいてダミー配線が配置された場合の回路レイアウトを想定するダミー配線想定手段と、
このダミー配線装置手段が想定した回路レイアウトを含む半導体回路レイアウトから寄生素子を抽出する寄生素子抽出手段とを備えた半導体回路の寄生素子抽出装置。 - 寄生素子抽出手段は、配線容量及び／またはインダクタンスを半導体回路の寄生素子として抽出し、想定したダミー配線が配置された場合の回路レイアウトに応じて上記配線容量については実際の回路レイアウトより多く抽出し、上記インダクタンスについては実際の回路レイアウトより少なく抽出することを特徴とする請求項１記載の半導体回路の寄生素子抽出装置。
- ダミー配線想定手段は、配線領域における配線存在領域と配線可能領域とに基づいて上記配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、配線混雑度に応じたダミー配線の追加量として予め設定された上記配線領域の配線存在確率に基づいて、上記配線領域に配置される全ての配線に均等な割合で隣接配線存在確率を増加させた回路レイアウトを想定することを特徴とする請求項１記載の半導体回路の寄生素子抽出装置。
- ダミー配線想定手段は、配線領域における配線存在領域と配線可能領域とに基づいて上記配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、配線混雑度に応じたダミー配線の追加量として予め設定された上記配線領域の配線存在確率に基づいて、上記配線領域に配置された全ての配線で一定の上記隣接配線存在確率とした回路レイアウトを想定することを特徴とする請求項１記載の半導体回路の寄生素子抽出装置。
- コンピュータにより実行される４つの工程を含んだ半導体回路の寄生
素子抽出方法であって、その４つの工程は、
半導体回路の配線領域に配置された配線数とこの配線領域に配置可能な配線数とに基づいて配線混雑度を算出する配線混雑度算出工程と、
この配線混雑度算出工程で算出された配線混雑度と半導体回路の配線領域にダミー配線が配置される配線混雑度とを比較して、上記配線混雑度算出工程で配線混雑度を算出された上記配線領域が、ダミー配線が配置される配線領域であるか否かを判定するダミー配線領域判定工程と、
このダミー配線領域判定工程でダミー配線が配置されると判定された配線領域に対して、予め配線混雑度に応じて設定しておいたダミー配線の追加量に基づいてダミー配線が配置された場合の回路レイアウトを想定するダミー配線想定工程と、
このダミー配線装置工程で想定した回路レイアウトを含む半導体回路レイアウトから寄生素子を抽出する寄生素子抽出工程とである、半導体回路の寄生素子抽出方法。 - 寄生素子抽出工程にて、配線容量及び／またはインダクタンスを半導体回路の寄生素子として抽出し、想定したダミー配線が配置された場合の回路レイアウトに応じて上記配線容量については実際の回路レイアウトより多く抽出し、上記インダクタンスについては実際の回路レイアウトより少なく抽出することを特徴とする請求項５記載の半導体回路の寄生素子抽出方法。
- ダミー配線想定工程にて、配線領域における配線存在領域と配線可能領域とに基づいて上記配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、ダミー配線の追加量として予め設定された上記配線領域の配線存在確率に基づいて、上記配線領域に配置される全ての配線に均等な割合で隣接配線存在確率を増加させた回路レイアウトを想定することを特徴とする請求項５記載の半導体回路の寄生素子抽出方法。
- ダミー配線想定工程にて、配線領域における配線存在領域と配線可能領域とに基づいて上記配線領域の配線存在確率と各配線の隣接配線存在確率とを算出し、ダミー配線の追加量として予め設定された上記配線領域の配線存在確率に基づいて、上記配線領域に配置された全ての配線で一定の上記隣接配線存在確率とした回路レイアウトを想定することを特徴とする請求項５記載の半導体回路の寄生素子抽出方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000342134A JP4480255B2 (ja) | 2000-11-09 | 2000-11-09 | 半導体回路の寄生素子抽出装置及び寄生素子抽出方法 |
| US09/840,174 US6581195B2 (en) | 2000-11-09 | 2001-04-24 | Method and apparatus for extracting parasitic element of semiconductor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000342134A JP4480255B2 (ja) | 2000-11-09 | 2000-11-09 | 半導体回路の寄生素子抽出装置及び寄生素子抽出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002149739A JP2002149739A (ja) | 2002-05-24 |
| JP4480255B2 true JP4480255B2 (ja) | 2010-06-16 |
Family
ID=18816750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000342134A Expired - Fee Related JP4480255B2 (ja) | 2000-11-09 | 2000-11-09 | 半導体回路の寄生素子抽出装置及び寄生素子抽出方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6581195B2 (ja) |
| JP (1) | JP4480255B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164432A (ja) * | 2000-11-24 | 2002-06-07 | Mitsubishi Electric Corp | 半導体回路抽出装置、自動配置配線装置、およびその方法、ならびにライブラリ流通システム |
| US6581198B1 (en) * | 2001-06-13 | 2003-06-17 | Cadence Design Systems, Inc. | Method and arrangement for extracting capacitance in integrated circuits having non Manhattan wiring |
| US6892366B1 (en) * | 2001-08-28 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing extraction using a model trained with Bayesian inference via a Monte Carlo method |
| US6735748B1 (en) * | 2001-08-28 | 2004-05-11 | Cadence Design Systems, Inc. | Method and apparatus for performing extraction using a model trained with bayesian inference |
| US7051293B1 (en) | 2001-08-28 | 2006-05-23 | Cadence Design Systems, Inc. | Method and apparatus for creating an extraction model |
| US7103524B1 (en) | 2001-08-28 | 2006-09-05 | Cadence Design Systems, Inc. | Method and apparatus for creating an extraction model using Bayesian inference implemented with the Hybrid Monte Carlo method |
| US6588002B1 (en) * | 2001-08-28 | 2003-07-01 | Conexant Systems, Inc. | Method and system for predictive layout generation for inductors with reduced design cycle |
| US7114138B1 (en) | 2002-01-31 | 2006-09-26 | Cadence Design Systems, Inc. | Method and apparatus for extracting resistance from an integrated circuit design |
| JP2004178285A (ja) * | 2002-11-27 | 2004-06-24 | Renesas Technology Corp | 寄生素子抽出装置 |
| US6693357B1 (en) | 2003-03-13 | 2004-02-17 | Texas Instruments Incorporated | Methods and semiconductor devices with wiring layer fill structures to improve planarization uniformity |
| KR20060036839A (ko) * | 2004-10-26 | 2006-05-02 | 엘지전자 주식회사 | 플라즈마를 이용한 무전극 조명기기의 전구 구조 및 그제조방법 |
| US7305642B2 (en) * | 2005-04-05 | 2007-12-04 | Freescale Semiconductor, Inc. | Method of tiling analog circuits |
| US7331029B2 (en) * | 2005-09-22 | 2008-02-12 | International Business Machines Corporation | Method and system for enhancing circuit design process |
| US7318212B2 (en) * | 2005-09-22 | 2008-01-08 | International Business Machines Corporation | Method and system for modeling wiring routing in a circuit design |
| US7290235B2 (en) * | 2005-09-22 | 2007-10-30 | International Business Machines Corporation | Method and system for embedding wire model objects in a circuit schematic design |
| JP4882573B2 (ja) * | 2006-07-24 | 2012-02-22 | 富士通株式会社 | レイアウト評価装置 |
| US7646082B2 (en) | 2007-05-22 | 2010-01-12 | International Business Machines Corporation | Multi-layer circuit substrate and method having improved transmission line integrity and increased routing density |
| US7765504B2 (en) * | 2007-07-27 | 2010-07-27 | International Business Machines Corporation | Design method and system for minimizing blind via current loops |
| JP2009151433A (ja) * | 2007-12-19 | 2009-07-09 | Nec Electronics Corp | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 |
| US7849427B2 (en) * | 2008-01-29 | 2010-12-07 | International Business Machines Corporation | Auto-router performing simultaneous placement of signal and return paths |
| US8307321B2 (en) * | 2009-03-20 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for dummy metal and dummy via insertion |
| JP2011065377A (ja) * | 2009-09-16 | 2011-03-31 | Renesas Electronics Corp | 寄生素子の抽出システムと抽出方法 |
| US8407228B1 (en) * | 2010-03-26 | 2013-03-26 | Cadence Design Systems, Inc | Method and mechanism for maintaining existence information for electronic layout data |
| US8413087B1 (en) | 2010-03-26 | 2013-04-02 | Cadence Design Systems, Inc. | Method and mechanism for implementing region query using hierarchical grids |
| US10185799B2 (en) * | 2014-04-22 | 2019-01-22 | Mentor Graphics Corporation | Verification of photonic integrated circuits |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3180729B2 (ja) | 1997-08-20 | 2001-06-25 | 日本電気株式会社 | 半導体装置 |
| JP4037944B2 (ja) | 1998-01-13 | 2008-01-23 | 松下電器産業株式会社 | 配線経路決定方法および遅延推定方法 |
| JP3123974B2 (ja) * | 1998-03-19 | 2001-01-15 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路の配線方法 |
| US6243653B1 (en) * | 1998-08-17 | 2001-06-05 | Vlsi Technology, Inc. | Methods and apparatus for extracting parasitic capacitance values from a physical design of an integrated circuit |
| US6363516B1 (en) * | 1999-11-12 | 2002-03-26 | Texas Instruments Incorporated | Method for hierarchical parasitic extraction of a CMOS design |
| US6436807B1 (en) * | 2000-01-18 | 2002-08-20 | Agere Systems Guardian Corp. | Method for making an interconnect layer and a semiconductor device including the same |
| US6425113B1 (en) * | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
-
2000
- 2000-11-09 JP JP2000342134A patent/JP4480255B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-24 US US09/840,174 patent/US6581195B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020056070A1 (en) | 2002-05-09 |
| US6581195B2 (en) | 2003-06-17 |
| JP2002149739A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4480255B2 (ja) | 半導体回路の寄生素子抽出装置及び寄生素子抽出方法 | |
| CN105493250B (zh) | 用于后段(beol)互连的减数法自对准过孔和插塞图案化 | |
| US7739632B2 (en) | System and method of automated wire and via layout optimization description | |
| US7370307B2 (en) | Computer automated design system, a computer automated design method, and a semiconductor integrated circuit | |
| US6751785B1 (en) | System and method for limiting increase in capacitance due to dummy metal fills utilized for improving planar profile uniformity | |
| JP5240727B2 (ja) | インダクタ並びにこれを形成する方法及びプログラム | |
| US8198188B1 (en) | Self-aligned VIAS for semiconductor devices | |
| EP1883957B1 (en) | Forming of local and global wiring for semiconductor product | |
| JPH06314692A (ja) | 集積回路におけるビア／接点被覆範囲を改善する方法 | |
| CN109075121A (zh) | 用于基于后端线(beol)间隔物的互连的利用光桶的消减性插塞和片图案化 | |
| JP3488606B2 (ja) | 半導体装置の設計方法 | |
| TW201806107A (zh) | 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連 | |
| JP4469539B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2005520336A (ja) | 素子整合及び選択的な容量制限の妨害を防ぎながらダミーメタル充填物を位置付けるシステム及び方法 | |
| US7197737B1 (en) | Techniques for placing dummy features in an integrated circuit based on dielectric pattern density | |
| US9231046B2 (en) | Capacitor using barrier layer metallurgy | |
| JP3334339B2 (ja) | 半導体装置の配線レイアウト方法及び製造方法 | |
| JP2003224098A (ja) | 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体 | |
| JP2006165091A (ja) | 半導体集積装置、その設計方法、設計装置、およびプログラム | |
| JPH09321043A (ja) | 半導体装置の製造方法 | |
| JP3664992B2 (ja) | 研磨工程に伴うダミーパターンの設計方法、プログラムおよびそのプログラムを記録した記録媒体 | |
| US6094812A (en) | Dishing avoidance in wide soft metal wires | |
| JP2006165040A (ja) | 半導体装置及び半導体装置のパターン設計方法 | |
| JP2007036290A (ja) | 半導体集積回路装置 | |
| US7890918B2 (en) | Method of designing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |