TW201806107A - 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連 - Google Patents

利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連 Download PDF

Info

Publication number
TW201806107A
TW201806107A TW106113319A TW106113319A TW201806107A TW 201806107 A TW201806107 A TW 201806107A TW 106113319 A TW106113319 A TW 106113319A TW 106113319 A TW106113319 A TW 106113319A TW 201806107 A TW201806107 A TW 201806107A
Authority
TW
Taiwan
Prior art keywords
layer
hard mask
wires
ild
beol
Prior art date
Application number
TW106113319A
Other languages
English (en)
Other versions
TWI742073B (zh
Inventor
啟文 林
羅伯特 布里斯托
理查 史肯克
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201806107A publication Critical patent/TW201806107A/zh
Application granted granted Critical
Publication of TWI742073B publication Critical patent/TWI742073B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

說明了利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程(BEOL)基於隔層的互連。在範例中，用於半導體結構的後段製程(BEOL)金屬化層包括配置在基板上方的層間介電(ILD)層。複數條導線係沿著第一方向配置在ILD層中。導電突片配置在ILD層中。導電突片沿著正交於第一方向的第二方向將複數條導線中之兩條耦接。

Description

利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程(BEOL)基於隔層的互連
本發明之實施例在半導體結構和處理之領域中，且更特別的是，利用光刻桶的嵌刻栓塞及突片的圖案化以用於後段製程(BEOL)基於隔層的互連。
經歷過去幾十年，在不斷成長的半導體工業背後已持續推動在積體電路中特徵的微縮。微縮到愈來愈小的特徵能達到在半導體晶片之有限的占用區域(real estate)上功能單位之增加的密度。例如，收縮電晶體尺寸允許在晶片上包含增加數目的記憶體或邏輯裝置，導致製造具有增加的性能的產品。然而，對於愈來愈多性能的驅動並非沒有問題。最佳化各個裝置的效能的必要性變為愈來愈顯著。
積體電路常見包括導電的微電子結構，其在 本領域已知為通孔(via)，用以將在通孔上的金屬線或其它互連電連接至在通孔下的金屬線或其它互連。通孔典型地藉由光刻法(lithographic process)形成。有代表性的是，可在介電層之上旋轉塗佈(spin coat)光阻層，可透過圖案化的光罩暴露該光阻層到圖案化的光化輻射，而接著可顯影該暴露的層以為了在光阻層中形成開口。下一步，可藉由將在光阻層中的開口使用為蝕刻光罩來在介電層中蝕刻出用於通孔的開口。此開口係稱為通孔開口。最後，通孔開口可以一或多個金屬或其它導電材料來填充以形成通孔。
過去，通孔的尺寸和定距(spacing)已漸進地減低，並且期望的是，對於至少一些類型的積體電路(例如，先進的微處理器、晶片組組件、圖形晶片等)，在未來通孔的尺寸和定距將持續漸進地減低。通孔的尺寸的一種測量為通孔開口的臨界維度(critical dimension)。通孔的定距的一種測量為通孔節距(via pitch)。通孔節距代表在最接近相鄰的通孔之間中央至中央距離。
當藉由這類光刻法以極小的節距來圖案化出極小的通孔時，數個挑戰自我呈現出來，特別是當節距為約70~90奈米(nm)或更小時及/或當通孔開口之臨界維度為約35nm或更小時。一種這類的挑戰為通孔與上覆的互連之間的重疊，以及通孔與下層接著互連(landing interconnect)之間的重疊，一般需要受控至在通孔節距之四分之一的階數(order)上的高容差(tolerance)。當隨著時 間通孔節距微縮的愈來愈小時，重疊容差趨向於在比光刻裝備所能夠維持的還更快的速率來將他們微縮。
另一個這類挑戰為通孔開口之臨界維度一般趨向於比光刻掃描器的解析性能更快的微縮。縮小技術存在以將通孔開口之臨界維度縮小。然而，縮小的量趨向於被最小通孔節距所限制以及被縮小製程之能力所限制，以保持充分光學鄰近修正(OPC；optical proximity correction)中性且以不明顯地妥協線寬粗糙度(LWR；line width roughness)及/或臨界維度勻均度(CDU；critical dimension uniformity)。
又另一個這類挑戰是光阻之LWR及/或CDU一般需要隨著通孔開口之臨界維度減小改善，以為了維持臨界維度預算之相同整體分數。然而，目前大多數光阻的LWR及/或CDU並未如通孔開口之臨界維度減小般迅速地改善。
一個進一步的這類挑戰為極小通孔節距一般趨向於在甚至極紫外線(EUV；extreme ultraviolet)光刻掃描器的解析性能以下。結果，可使用常見數個不同的光刻掩膜/光罩，其趨向於增加成本。在某點上，若節距持續減小，即使具有多個掩膜，使用EUV掃描器列印用於這些極小節距的通孔開口是可能會是不可能的。上述因子亦相關於考量介電栓塞(dielectric plug)或在後段製程(BEOL；back end of line)金屬互連結構之金屬線之間的金屬線端之佈置及微縮。
因此，在用於製造金屬線、金屬通孔及介電栓塞的後端金屬化製造技術的領域中是需要改善的。
100‧‧‧後段製程(BEOL)金屬化層
102‧‧‧層間介電層
104‧‧‧導線
106‧‧‧栓塞
108‧‧‧佈線
110‧‧‧導線
112‧‧‧導電通孔
150‧‧‧後段製程(BEOL)金屬化層
152‧‧‧層間介電層
154‧‧‧導線
156‧‧‧栓塞
158‧‧‧導電突片
200‧‧‧基板
202‧‧‧層間介電(ILD)層
204‧‧‧敷層硬掩膜
206‧‧‧第一光柵硬掩膜
206’‧‧‧第一光柵硬掩膜之部分
208‧‧‧第二光柵硬掩膜
210‧‧‧疊加硬掩膜
212‧‧‧第一次圖案化硬掩膜
214‧‧‧光刻桶
218‧‧‧介電層
220‧‧‧第二次圖案化硬掩膜
222‧‧‧光刻桶
224‧‧‧圖案化層間介電(ILD)層
226‧‧‧導線
228‧‧‧栓塞
230‧‧‧導電突片
300‧‧‧基板
302‧‧‧層間介電(ILD)層
304‧‧‧敷層硬掩膜
306‧‧‧第一光柵硬掩膜
306’‧‧‧第一光柵硬掩膜之部分
308‧‧‧第二光柵硬掩膜
310‧‧‧疊加硬掩膜
312‧‧‧光刻桶
314‧‧‧第一次圖案化硬掩膜
315‧‧‧第二次圖案化硬掩膜
316‧‧‧介電區域
318‧‧‧光刻桶
320‧‧‧第二次圖案化硬掩膜
322‧‧‧圖案化層間介電(ILD)層
324‧‧‧導線
326‧‧‧栓塞
328‧‧‧導電突片
402‧‧‧層間介電(ILD)層
404‧‧‧敷層硬掩膜
406‧‧‧硬掩膜光柵
408‧‧‧光刻桶
410‧‧‧第一次圖案化硬掩膜層
412‧‧‧第三硬掩膜
414‧‧‧光刻桶
416‧‧‧第二次圖案化硬掩膜層
418‧‧‧圖案化層間介電(ILD)層
420‧‧‧導線
422‧‧‧介電栓塞
424‧‧‧導電突片
502‧‧‧圖案化層間介電(ILD)層
504‧‧‧硬掩膜光柵
506‧‧‧光刻桶
506’‧‧‧介電栓塞
508‧‧‧硬掩膜
510‧‧‧光刻桶
512‧‧‧開口
514‧‧‧導電突片位置
516‧‧‧圖案化層間介電(ILD)層
518‧‧‧導線
520‧‧‧導電突片
602‧‧‧層間介電(ILD)層
604‧‧‧硬掩膜
604’‧‧‧圖案化硬掩膜
606‧‧‧第二硬掩膜光柵
608‧‧‧層
608’‧‧‧圖案化層
610‧‧‧層
610’‧‧‧圖案化層
612‧‧‧層
614‧‧‧開口
616‧‧‧開口
618‧‧‧開口
620‧‧‧圖案化層間介電(ILD)層
622‧‧‧導線
624‧‧‧介電栓塞
626‧‧‧導電突片
700‧‧‧開始結構
702‧‧‧層間介電(ILD)層
704‧‧‧硬掩膜材料層
706‧‧‧圖案化掩膜
708‧‧‧隔層
710‧‧‧圖案化硬掩膜
900‧‧‧計算裝置
902‧‧‧板
904‧‧‧處理器
906‧‧‧通訊晶片
1000‧‧‧中介層
1002‧‧‧第一基板
1004‧‧‧第二基板
1006‧‧‧球格陣列
1008‧‧‧金屬互連
1010‧‧‧通孔
1012‧‧‧矽穿孔
1014‧‧‧嵌入式裝置
圖1A闡述傳統後段製程(BEOL)金屬化層之平視圖。
圖1B依據本發明之實施例闡述具有耦接金屬化層之金屬線的導電突片的後段製程(BEOL)金屬化層之平視圖。
圖2A~2E依據本發明之實施例闡述在製造具有耦接金屬化層之金屬線的導電突片的後段製程(BEOL)金屬化層的方法中代表各種操作之有角度的剖面視圖。
圖3A~3K依據本發明之實施例闡述在製造具有耦接金屬化層之金屬線的導電突片的後段製程(BEOL)金屬化層的方法中代表各種操作之有角度的剖面視圖。
圖4依據本發明之實施例闡述在製造具有耦接金屬化層之金屬線的導電突片的後段製程(BEOL)金屬化層的另一方法中代表各種操作之剖面視圖及平視圖。
圖5依據本發明之實施例闡述在製造具有耦接金屬化層之金屬線的導電突片的後段製程(BEOL)金屬化層的另一方法中代表各種操作之剖面視圖及平視圖。
圖6依據本發明之實施例闡述在製造具有耦接金屬化層之金屬線的導電突片的後段製程(BEOL)金屬化層的另一方法中代表各種操作之剖面視圖及平視圖。
圖7A闡述依據本發明之實施例在沉積之後但在圖案化之前於層間介電(ILD)層上形成的硬掩膜材料層之開始結構的剖面視圖。
圖7B闡述依據本發明之實施例在藉由節距減半圖案化硬掩膜層之後圖7A之結構的剖面視圖。
圖8闡述依據本發明之實施例在包含除以六之因數的節距之基於隔層的六重圖案化(SBSP)處理方案中的剖面視圖。
圖9闡述依據本發明之實施例的一實行的計算裝置。
圖10為實行本發明之一或多個實施例的中介層。
【發明內容】及【實施方式】
說明了利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程(BEOL)基於隔層的互連。在下列發明說明中，提出了眾多的特定細節，像是特定積體及材料區，以為了提供本發明之實施例之徹底的了解。對本領域具有通常知識者將為明白的是，本發明之實施例可不以這些特定細節來實行。在其它實例中，周知的特徵，像是積體電路設計佈局，並不詳細地說明，以為了不去非必要的模糊本發明之實施例。進一步而言，要了解的是，在圖中繪示的各種實施例為闡述性的表示而不必要按比例繪圖。
於此說明的一或多個實施例係關於用於嵌刻栓塞及突片圖案化的光刻桶方法。可實行這類圖案化方案以致能雙向基於隔層的互連。實行可特別合適於電連接金 屬化層之兩條平行線，其中該兩條金屬線已使用基於隔層的方法來製造，其可另以限制包括在相同的金屬化層中兩條相鄰線之間的導電連接。
一般而言，一或多個實施例係關於運用嵌刻技術來形成導電突片及非導電隔層或金屬之間的中斷(稱為「栓塞」)的方法。照定義，導電突片為兩條導電金屬線之間的導電連結器(linker)，像是在兩條平行導線(conductive line)之間。突片典型地在與金屬線相同的層中。處理方案亦可合適於導電通孔製造。照定義，通孔係使用來在先前層金屬圖案上進行接著(land)。
更具體而言，於此說明的一或多個實施例包含使用嵌刻方法以形成突片和栓塞。起初，每一個可能的突片及栓塞位置首先在硬掩膜層中圖案化。接著使用額外的操作來選擇要保留突片和栓塞位置的哪一個。接著將該位置轉印到下層的層間介電層中。這類操作能使用「光刻桶(photobucket)」來闡述。在特定實施例中，用於嵌刻圖案化通孔、栓塞及突片的方法係使用進行光核桶方法及選擇性硬掩膜提供有自對準。於此說明的實施例可對比用於減去的互連圖案化的目前技術水平之解決，其典型地與一或多個下列的益處關聯：(1)栓塞與通孔之間沒有與互連線的自對準，(2)由於基於隔層的圖案化，緊密節距的互連僅在一個方向上行進，或(3)為了將兩個相鄰互連連接，典型地使用在該金屬線上方或下方的金屬線。
藉由範例的方式，圖1A闡述傳統後段製程 (BEOL)金屬化層之平視圖。請參照圖1A，傳統的BEOL金屬化層100係以配置在層間介電層102中的導線或佈線(routing)104來繪示。金屬線一般彼此平行來行進且可包括在導線104之一或多者的連續性上的割線(cut)、斷線(break)或栓塞106。為了將平行金屬線之兩個或多個電耦接，上或下層佈線108被包括在先前或下一個金屬化層中。這類上或下層佈線108可包括將導電通孔112耦接的導線110。理解的是，由於上或下層佈線108被包括在先前或下一個金屬化層中，上或下層佈線108能佔用包括金屬化層的半導體結構之垂直實際面積(real estate)。
相較之下，圖1B依據本發明之實施例闡述具有耦接金屬化層之金屬線的導電突片的後段製程(BEOL)金屬化層之平視圖。請參照圖1B，BEOL金屬化層150係以配置在層間介電層152中的導線或佈線(routing)154來繪示。金屬線一般彼此平行來行進且可包括在導線154之一或多者的連續性上的割線(cut)、斷線(break)或栓塞156。為了將平行金屬線之兩個或多個電耦接，導電突片158被包括在金屬層150中。要理解的是，由於導電突片158被包括在與導線154相同的金屬化層中，故導電突片158佔用包括金屬化層的半導體結構之垂直實際面積能相對於圖1A之結構降低。
依據本發明之實施例，使用光刻桶圖案化以用於以自對準方式來製造栓塞和突片。一般概觀的製程流程可以包括(1)製造交叉光柵(cross-grating)，接著是(2)對 於栓塞界定進行光刻桶並且將光阻改成能耐受下游處理的「硬」材料，接著是(3)藉由以可填充材料回填、使可填充材料凹陷，並除去原本的交叉光柵來光柵調反轉(grating tone reversal)，接著是(4)對於「突片」界定進行光刻桶，接著是(5)蝕刻轉印圖案到下層的層間介電(ILD)層中且拋去額外的硬掩膜材料。要理解的是，在實施例中雖然一般製程流程並未包括通孔，能使用相同自對準的光柵實行於此說明的方法以延伸到多個栓塞、通孔及突片的開通。
提供一般處理方案，圖2A~2E依據本發明之實施例闡述在製造具有耦接金屬化層之金屬線的導電突片的後段製程(BEOL)金屬化層的方法中代表各種操作之有角度的剖面視圖。
請參照圖2A，在基板200上形成的層間介電(ILD)層202上方進行交叉光柵圖案化方案。敷層硬掩膜(blanket hardmask)204首先形成在ILD層202上。第一光柵硬掩膜206係沿著在敷層硬掩膜204上方的第一方向形成。第二光柵硬掩膜208係沿著在敷層硬掩膜204上方的第二方向形成。第二方向係正交於第一方向。第二光柵硬掩膜208在其上具有疊加硬掩膜210。在實施例中，第二光柵硬掩膜210係使用疊加硬掩膜210來圖案化。第二光柵硬掩膜208之連續性係由第一光柵硬掩膜206之線截斷，且如此一來，第一光柵硬掩膜206的部分在疊加硬掩膜210下方延伸。
在實施例中，如圖2A中所描繪，第一光柵硬掩膜206係形成有光柵圖案。在實施例中，第一光柵硬掩膜206之光柵結構係緊密節距光柵結構。在特定這類實施例中，緊密節距無法直接透過傳統光刻而達成。例如，可首先形成基於傳統光刻的圖案，但節距可藉由使用隔層掩膜/光罩圖案化來減半。更進一步，原始節距可藉由第二輪隔層掩膜圖案化來四等分/減為四分之一。據此，圖2A之第一光柵硬掩膜206之光柵類圖案可具有以不變節距且具有不變寬度緊密分隔的硬掩膜線。
在實施例中，第二光柵硬掩膜208係與第一光柵硬掩膜206交錯而形成。在一這類實施例中，第二光柵硬掩膜208係藉由沉積具有不同於第一光柵硬掩膜206成分的第二硬掩膜材料層。第二硬掩膜材料層接著例如藉由化學機械拋光(CMP；chemical mechanical polishing)或回蝕處理(etch back processing)來平坦化，並且接著使用疊加硬掩膜210來圖案化以提供第二光柵硬掩膜208。如在實施例中用於第一光柵硬掩膜206的情形，第二光柵硬掩膜208之光柵結構為緊密節距光柵結構。在特定這類實施例中，緊密節距無法直接透過傳統光刻而達成。例如，可首先形成基於傳統光刻的圖案，但節距可藉由使用隔層掩膜/光罩圖案化來減半。更進一步，原始節距可藉由第二輪隔層掩膜圖案化來四等分/減為四分之一。據此，圖2A之第二光柵硬掩膜208之光柵類圖案可具有以不變節距且具有不變寬度緊密分隔的硬掩膜線。
請參照圖2B，將栓塞光刻桶圖案化方案進行為第一光刻桶法(製程)。在實施例中，光刻桶係在第一光柵硬掩膜206與第二光柵硬掩膜208之間暴露的開口之全部上形成。移除光刻桶之選定者，同時例如藉由不將光刻桶214對使用以打開所有其它光刻桶的光刻及顯影製程暴露來保留其它光刻桶214。接著蝕刻圖2A之敷層硬掩膜204的暴露部分以提供第一次圖案化硬掩膜212。在此階段，保留的光刻桶214代表在最終金屬化層中的栓塞位置。亦即，在第一光刻桶製程中，從其中將不會形成栓塞的位置移除光刻桶。在一實施例中，為了形成其中將不會形成栓塞的位置，係使用光刻來暴露對應的光刻桶。接著藉由顯影劑(developer)移除暴露的光刻桶。
請參照圖2C，進行光柵調反轉製程。在實施例中，在圖2B之結構的暴露區域之全部中形成介電層218。隨後，移除未由疊加硬掩膜210所覆蓋的第一光柵硬掩膜206之部分以僅遺留剩餘在疊加硬掩膜210下方的第一光柵硬掩膜206之部分206’。
請參照圖2D，將突片光刻桶圖案化方案進行為第二光刻桶製程。在實施例中，光刻桶係在移除第一光柵硬掩膜206之暴露部分時形成的暴露開口的全部上形成。移除光刻桶之選定者，同時例如藉由不將光刻桶222對使用以打開其它光刻桶的光刻及顯影製程暴露來保留其它光刻桶222。接著蝕刻圖2B及2C之第一次圖案化硬掩膜212之暴露部分以提供第二次圖案化硬掩膜220。在此 階段，保留的光刻桶222代表其中導電突片將不會在最終金屬化層中所處的位置。亦即，在第二光刻桶製程中，從其中將最終形成導電突片的位置移除光刻桶。在一實施例中，為了形成其中將會形成導電突片的位置，係使用光刻來暴露對應的光刻桶。接著藉由顯影劑(developer)移除暴露的光刻桶。
請參照圖2E，第二次圖案化硬掩膜220之栓塞及突片圖案係轉印到ILD層202以形成圖案化ILD層224。在實施例中，使用蝕刻法以將圖案轉印到ILD層202。在圖案轉印中可包含數個操作，針對其之範例方案係關聯於圖3H~3K說明於下。在形成圖案化ILD層224之後，形成導線226。在一實施例中，使用金屬填充及回拋光法(metal fill and polish back process)來形成導線226。在導線226之形成期間，亦形成將兩條金屬線226耦接的導電突片230。因此，在實施例中，於導線226之間的導電耦接(突片230)係在與導線226相同的時間、在相同的ILD層224中且在與導線226相同的平面中形成。此外，如在圖2E中所描繪，栓塞228可形成為在導線226之一或多者中的斷線或中斷。在一個這類實施例中，栓塞228為於圖案轉印以形成圖案化ILD層224期間所保存的ILD層202之區域。
隨後可使用圖2E之結構作為用於形成隨後金屬線/通孔及ILD層的地基(foundation)。或者，圖2E之結構可代表在積體電路中的最終金屬互連層。要理解的 是，上述過程操作可以替代的順序實踐，並不需要進行每一個操作及/或可進行額外的製程操作。請再參照至圖2E，可持續藉由嵌刻光刻桶方法之自對準製造來製造下一個金屬化層。或者，在此階段可使用其它方法以提供額外的互連層，像是傳統雙或單嵌刻方法。在實施例中，於隨後製造操作中，可移除圖案化ILD層224以提供造成的金屬線226之間的氣隙(air gap)。亦理解的是，雖然並未描繪，導線226之一或多者可耦接至下層導電通孔，其可使用額外的光刻桶操作來形成。
在實施例中，像是上述關聯於圖2A~2E的處理方案之實行可包括下列之一或多者：(1)由於栓塞、突片及/或通孔之自對準允許互連在較高密度佈局(place)之改善的密度，(2)消除需要使用用於垂直佈線的金屬上方或金屬下方、釋放用於佈線其它信號的下一個上或下金屬化層，其亦能改善密度，及/或(3)在相同層內多個通道的自對準能降低由於失準而短路的風險。下面說明在上述一般處理方案中說明的實施例之其它實行。
可對於栓塞及突片(且可能地對於通孔)圖案化實行二維光柵方法。作為一範例，圖3A~3K依據本發明之實施例闡述在製造具有耦接金屬化層之金屬線的導電突片的後段製程(BEOL)金屬化層的方法中代表各種操作之有角度的剖面視圖。
請參照圖3A，在基板300上形成的層間介電(ILD)層302上方進行在交叉光柵圖案化方案中的第一操 作。敷層硬掩膜(blanket hardmask)304首先形成在ILD層302上。第一光柵硬掩膜306係沿著在敷層硬掩膜304上方的第一方向形成。在實施例中，如圖3A中所描繪，第一光柵硬掩膜306係形成有光柵圖案。在實施例中，第一光柵硬掩膜306之光柵結構係緊密節距光柵結構。在特定這類實施例中，緊密節距無法直接透過傳統光刻而達成。例如，可首先形成基於傳統光刻的圖案，但節距可藉由使用隔層掩膜/光罩圖案化來減半。更進一步，原始節距可藉由第二輪隔層掩膜圖案化來四等分/減為四分之一。據此，圖3A之第一光柵硬掩膜306之光柵類圖案可具有以不變節距且具有不變寬度緊密分隔的硬掩膜線。
請參照圖3B，在層間介電(ILD)層302上方進行在交叉光柵圖案化方案中的第二操作。第二光柵硬掩膜308係沿著在敷層硬掩膜304上方的第二方向形成。第二方向係正交於第一方向。第二光柵硬掩膜308在其上具有疊加硬掩膜310。在實施例中，第二光柵硬掩膜310係使用疊加硬掩膜210以圖案化製程來製造。第二光柵硬掩膜308之連續性係由第一光柵硬掩膜306之線截斷，且如此一來，第一光柵硬掩膜306的部分在疊加硬掩膜310下方延伸。在實施例中，第二光柵硬掩膜308係與第一光柵硬掩膜306交錯而形成。在一這類實施例中，第二光柵硬掩膜308係藉由沉積具有不同於第一光柵硬掩膜306成分的第二硬掩膜材料層。第二硬掩膜材料層接著例如藉由化學機械拋光(CMP；chemical mechanical polishing)來平坦 化，並且接著使用疊加硬掩膜310來圖案化以提供第二光柵硬掩膜308。如在實施例中用於第一光柵硬掩膜306的情形，第二光柵硬掩膜308之光柵結構為緊密節距光柵結構。在特定這類實施例中，緊密節距無法直接透過傳統光刻而達成。例如，可首先形成基於傳統光刻的圖案，但節距可藉由使用隔層掩膜/光罩圖案化來減半。更進一步，原始節距可藉由第二輪隔層掩膜圖案化來四等分/減為四分之一。據此，圖3A之第二光柵硬掩膜308之光柵類圖案可具有以不變節距且具有不變寬度緊密分隔的硬掩膜線。
請參照圖3C，將栓塞光刻桶圖案化方案進行為第一光刻桶法(製程)。在實施例中，光刻桶312係在第一光柵硬掩膜306與第二光柵硬掩膜308之間暴露的開口之全部上形成。在實施例中，在栓塞光刻桶圖案化製程之前可選地進行通孔圖案化製程。通孔圖案化可為直接圖案化或可包含分開的光刻桶製程。
請參照圖3D，移除光刻桶312之選定者，同時例如藉由不將選定的光刻桶312對使用以打開所有其它光刻桶312的光刻及顯影製程暴露來保留其它光刻桶312。接著蝕刻圖3A之敷層硬掩膜304的暴露部分以提供第一次圖案化硬掩膜314。在此階段，保留的光刻桶312代表在最終金屬化層中的栓塞位置。亦即，在第一光刻桶製程中，從其中將不會形成栓塞的位置移除光刻桶。在一實施例中，為了形成其中將不會形成栓塞的位置，係使用 光刻來暴露對應的光刻桶。接著藉由顯影劑(developer)移除暴露的光刻桶。
請參照圖3E，進行光柵調反轉製程。在實施例中，在圖3D之結構的暴露區域之全部中形成介電區域316。在實施例中，藉由沉積介電層形成介電區域316且回蝕以形成介電區域316。
請參照圖3F，接著移除未由疊加硬掩膜310所覆蓋的第一光柵硬掩膜306之部分以僅遺留剩餘在疊加硬掩膜310下方的第一光柵硬掩膜306之部分306’。
請參照圖3G，將突片光刻桶圖案化方案進行為第二光刻桶製程。在實施例中，光刻桶318係在移除第一光柵硬掩膜306之暴露部分時形成的暴露開口的全部中形成。
請參照圖3H，移除光刻桶318之選定者，同時例如藉由不將光刻桶318對使用以打開所有其它光刻桶的光刻及顯影製程暴露來保留其它光刻桶318。接著蝕刻圖3D~3G之第一次圖案化硬掩膜314之暴露部分以提供第二次圖案化硬掩膜315。在此階段，保留的光刻桶318代表其中導電突片將不會在最終金屬化層中所處的位置。亦即，在第二光刻桶製程中，從其中將最終形成導電突片的位移除光刻桶。在一實施例中，為了形成其中將不會形成導電突片的位置，係使用光刻來暴露對應的光刻桶。接著藉由顯影劑(developer)移除暴露的光刻桶。
請參照圖31，移除疊加硬掩膜310、第二光 柵硬掩膜308以及介電區域316。隨後，在疊加硬掩膜310之移除係移除以提供第三次圖案化硬掩膜320、第二光柵硬掩膜308以及介電區域316被移除時，暴露第二次圖案化硬掩膜315之部分。在實施例中，在移除疊加硬掩膜310、第二光柵硬掩膜308以及介電區域316之前，首先硬化(例如藉由烘烤法)光刻桶312及318之剩餘者。在此階段，光刻桶312之選定者、光刻桶318之選定者以及第一光柵硬掩膜306之保留部分306’留在第三次圖案化硬掩膜320上方。在實施例中，使用選定的濕蝕刻(wet etch)製程移除疊加硬掩膜310、第二光柵硬掩膜308以及介電區域316，同時移除在移除疊加硬掩膜310時暴露的第二次圖案化硬掩膜315之部分以使用乾蝕刻製程來提供第三次圖案化硬掩膜320。
請參照圖3J，第三次圖案化硬掩膜320之圖案係轉印到ILD層302之上部以形成圖案化ILD層322。在實施例中，第三次圖案化硬掩膜320之栓塞及突片圖案係轉印到ILD層302以形成圖案化ILD層322。在實施例中，使用蝕刻法以將圖案轉印到ILD層302。在一個這類實施例中，於使用以形成圖案化ILD層322之蝕刻期間，移除或消耗留在第三次圖案化硬掩膜320上方的光刻桶312之選定者、光刻桶318之選定者以及第一光柵硬掩膜306之保留部分306’。在另一實施例中，於使用以形成圖案化ILD層322的蝕刻之前或之後，移除留在第三次圖案化硬掩膜320上方的光刻桶312之選定者、光刻桶318之 選定者以及第一光柵硬掩膜306之保留部分306’。
請參照圖3K，在形成圖案化ILD層332之後，形成導線324。在一實施例中，使用金屬填充及回拋光法(metal fill and polish back process)來形成導線324。在導線324之形成期間，亦形成將兩條金屬線324耦接的導電突片328。因此，在實施例中，於導線324之間的導電耦接(突片328)係在與導線324相同的時間、在相同的ILD層322中且在與導線324相同的平面中形成。此外，如在圖3K中所描繪，栓塞326可形成為在導線324之一或多者中的斷線或中斷。在一個這類實施例中，栓塞326為於圖案轉印以形成圖案化ILD層322期間所保存的ILD層302之區域。在實施例中，如在圖3K中所描繪，移除第三次圖案化硬掩膜320。在一個這類實施例中，在例如使用後金屬化化學機械平坦化(CMP；chemical mechanical planarization)製程形成導線324及突片328之後移除第三次圖案化硬掩膜320。
請再參照圖3K，在實施例中，用於半導體結構的後段製程(BEOL)金屬化層包括配置在基板200上方的層間介電(ILD)層322。複數個導線324係沿著第一方向配置在ILD層322中。導電突片328配置在ILD層322中。導電突片沿著正交於第一方向的第二方向將複數個導線324中之兩條耦接。
如在圖3K中描繪的這類佈置可能無法藉由傳統的光刻處理而另以達成在小節距、小寬度其一者或兩 者。同樣，自對準可能無法以傳統製程來達成。進一步而言，如在圖3K中描繪的佈置可能無法在其中使用節距分劃方案以最終提供用於導線324的圖案的情形中另以達成。然而，依據本發明之實施例，複數個導線324具有20奈米或更小的節距。依據本發明之另一實施例，複數個導線324各者具有10奈米或更小的寬度。依據本發明之另一實施例，複數個導線324具有20奈米或更小的節距以及各條線具有10奈米或更小的寬度。
在實施例中，如在圖3K中所描繪，導電突片328與複數條導線中的兩條是相連的。在實施例中，如在圖3K中所描繪，導電突片28與複數條導線324中的兩條是共面的。在實施例中，如在圖3K中所描繪，BEOL金屬化層更包括配置在複數條導線324之一者的端部處的介電栓塞326。在實施例中，如在圖3K中所描繪，介電栓塞326與ILD層是相連的。在實施例中，雖然未繪示，但BEOL金屬化層更包括配置在複數條導線324之一者下方且電耦接至其的導電通孔。
隨後可使用圖3K之結構作為用於形成隨後金屬線/通孔及ILD層的地基(foundation)。或者，圖3K之結構可代表在積體電路中的最終金屬互連層。要理解的是，上述過程操作可以替代的順序實踐，並不需要進行每一個操作及/或可進行額外的製程操作。請再參照至圖3K，可持續藉由嵌刻光刻桶方法之自對準製造來製造下一個金屬化層。或者，在此階段可使用其它方法以提供額外 的互連層，像是傳統雙或單嵌刻方法。在實施例中，於隨後製造操作中，可移除圖案化ILD層322以提供造成的金屬線324之間的氣隙(air gap)。亦理解的是，雖然並未描繪，導線324之一或多者可耦接至下層導電通孔，其可使用額外的光刻桶操作來形成。
相比於二維方法，可對於栓塞及突片(且可能地對於通孔)圖案化實行一維光柵方法。這類的一維方法提供僅在一方向上的局限。如此一來，節距可在一方向上為「緊密的」且在一方向上為「鬆散的(loose)」。
如對於栓塞及突片(且可能地對於通孔)圖案化的一維光柵方法之第一範例，圖4依據本發明之實施例闡述在製造具有耦接金屬化層之金屬線的導電突片的後段製程(BEOL)金屬化層的另一方法中代表各種操作之剖面視圖及平視圖。
請參照圖4之(a)部分，硬掩膜光柵406形成在敷層硬掩膜404上方，該敷層硬掩膜404形成在層間介電(ILD)層402上方(其可形成在基板上方(未繪示))。如在圖4之(b)部分所描繪，接著形成光刻桶408並且選定用於介電栓塞圖案化。請參照圖4之(c)部分，接著圖案化敷層硬掩膜404以例如藉由蝕刻法使用硬掩膜光柵406和光刻桶408之圖案來形成第一次圖案化硬掩膜層410。如在圖4之(d)部分所描繪，接著例如使用灰化法(ash process)移除光刻桶408。請參照圖4之(e)部分，例如使用沉積及凹入法(deposition and recessing process)來形成像是矽氧 化物硬掩膜的第三硬掩膜412。如在圖4之(f)部分所描繪，接著例如藉由濕蝕刻法移除硬掩膜光柵406。請參照圖4之(g)部分，接著形成光刻桶414且選定用於導電突片圖案化。如在圖4之(h)部分中所描繪，接著圖案化第一次圖案化硬掩膜層410以形成第二次圖案化硬掩膜層416。請參照圖4之(i)部分，接著移除第三硬掩膜412和光刻桶414以僅在ILD層402上方留下第二次圖案化硬掩膜層416。如圖4之(j)部分所描繪，接著將第二次圖案化硬掩膜層416之圖案轉印到ILD層402以例如藉由蝕刻法形成圖案化ILD層418。請參照圖4之(k)部分，繪示在使用金屬化及平坦化(例如，拋光(polish))製程用以形成導線420、導電突片424以及介電栓塞422並且用以移除第二次圖案化硬掩膜層416後的剖面視圖及平視圖。
隨後可使用圖4之(k)部分的結構作為用於形成隨後金屬線/通孔及ILD層的地基(foundation)。或者，圖4之(k)部分的結構可代表在積體電路中的最終金屬互連層。要理解的是，上述過程操作可以替代的順序實踐，並不需要進行每一個操作及/或可進行額外的製程操作。請再參照至圖4之(k)部分，可持續藉由嵌刻光刻桶方法之自對準製造來製造下一個金屬化層。或者，在此階段可使用其它方法以提供額外的互連層，像是傳統雙或單嵌刻方法。在實施例中，於隨後製造操作中，可移除圖案化ILD層418以提供造成的金屬線420之間的氣隙(air gap)。亦理解的是，雖然並未描繪，導線420之一或多者 可耦接至下層導電通孔，其可使用額外的光刻桶操作來形成。
如對於栓塞及突片(且可能地對於通孔)圖案化的一維光柵方法之第二範例，圖5依據本發明之實施例闡述在製造具有耦接金屬化層之金屬線的導電突片的後段製程(BEOL)金屬化層的另一方法中代表各種操作之剖面視圖及平視圖。
請參照圖5之(a)部分，硬掩膜光柵504形成在層間介電(ILD)層上方且使用以圖案化該ILD層，用以形成圖案化ILD層502(其可在基板上方形成(未繪示))。如在圖5之(b)部分所描繪，接著形成光刻桶506並且選定用於介電栓塞圖案化。在實施例中，光刻桶506係由永久抗蝕材料形成，例如被或之後能被轉換成永久ILD層的材料。請參照圖5之(c)部分，形成了硬掩膜508。如在圖5之(d)部分所描繪，接著例如藉由濕蝕刻法移除硬掩膜光柵504。請參照圖5之(e)部分，接著形成光刻桶510且選定用於導電突片圖案化。如在圖5之(f)部分所描繪，接著移除光刻桶510之選定者以形成開口512。請參照圖5之(g)部分，接著將開口512之圖案轉印到圖案化ILD層502中以形成導電突片位置514。如圖5之(h)部分所描繪的，接著移除剩下的光刻桶510及硬掩膜508以提供圖案化ILD層516。請參照圖5之(i)部分，繪示在使用金屬化及平坦化(例如，拋光(polish))製程用以在圖案化ILD層516中形成導線518、導電突片520以及介電栓塞506’後的剖 面視圖及平視圖。
如上所提，光刻桶506可由在最終結構中留下的永久介電層組成或可最終形成在最終結構中留下的永久介電層。在一個這類實施例中，永久光刻桶材料不同於ILD層516的材料。在另一實施例中，永久光刻桶材料與ILD層516的材料相同。在其一的情形中，於特定實施例中，可在最終結構中觀察到像是在介電栓塞506’與圖案化ILD層516之材料間的垂直接縫的分別。
隨後可使用圖5之(i)部分的結構作為用於形成隨後金屬線/通孔及ILD層的地基(foundation)。或者，圖5之(i)部分的結構可代表在積體電路中的最終金屬互連層。要理解的是，上述過程操作可以替代的順序實踐，並不需要進行每一個操作及/或可進行額外的製程操作。請再參照至圖5之(i)部分，可持續藉由嵌刻光刻桶方法之自對準製造來製造下一個金屬化層。或者，在此階段可使用其它方法以提供額外的互連層，像是傳統雙或單嵌刻方法。在實施例中，於隨後製造操作中，可移除圖案化ILD層516(或可能地為材料506’)以提供造成的金屬線518之間的氣隙(air gap)。亦理解的是，雖然並未描繪，導線518之一或多者可耦接至下層導電通孔，其可使用額外的光刻桶操作來形成。
如包含使用傳統光刻的突片圖案化的一維方法(例如，用以在光柵突片中界定何處是所欲的)之範例，圖6依據本發明之實施例闡述在製造具有耦接金屬化層之 金屬線的導電突片的後段製程(BEOL)金屬化層的另一方法中代表各種操作之剖面視圖及平視圖。
請參照圖6之(a)部分，第二硬掩膜光柵606以栓塞圖案化形成在硬掩膜604上方，該硬掩膜604形成在層間介電(ILD)層602上方(其可形成在基板上方(未繪示))。如圖6之(b)部分所描繪，接著以在層612中圖案化的開口614形成層608(例如，碳硬掩膜層)、610(例如，矽抗反射塗佈(ARC；anti-reflective coating)層以及612(例如，光阻層)之三層掩膜沉積(trilayer mask deposition)。請參照圖6之(c)部分，層608之部分和層610之部分係透過開口614來圖案化以在圖案化層608’和圖案化層610’中提供開口616。如在圖6之(d)部分所描繪，接著移除硬掩膜層604之部分以形成圖案化硬掩膜604’。請參照圖6之(e)部分，移除三層堆疊之剩餘部分以提供在ILD層602上方的圖案化硬掩膜604’和圖案化硬掩膜606’。如圖6之(f)部分所描繪，接著將圖案化硬掩膜層604’之圖案轉印到ILD層602以例如藉由蝕刻法形成圖案化ILD層620。請再參照圖6之(f)部分，繪示在使用金屬化及平坦化(例如，拋光(polish))製程用以形成導線622、導電突片626以及介電栓塞624並且用以移除圖案化硬掩膜層604’後的剖面視圖及平視圖。
隨後可使用圖6之(f)部分的結構作為用於形成隨後金屬線/通孔及ILD層的地基(foundation)。或者，圖6之(f)部分的結構可代表在積體電路中的最終金屬互連 層。要理解的是，上述過程操作可以替代的順序實踐，並不需要進行每一個操作及/或可進行額外的製程操作。請再參照至圖6之(f)部分，可持續藉由嵌刻光刻桶方法之自對準製造來製造下一個金屬化層。或者，在此階段可使用其它方法以提供額外的互連層，像是傳統雙或單嵌刻方法。在實施例中，於隨後製造操作中，可移除圖案化ILD層620以提供造成的金屬線622之間的氣隙(air gap)。亦理解的是，雖然並未描繪，導線622之一或多者可耦接至下層導電通孔，其可使用額外的光刻桶操作來形成。
上述處理方案之一或多者之實行可使圖案化互連能在緊密節距。一些實施例具有可偵測的餘留的材料。例如，在與圖5關聯的實施例中，餘留的栓塞材料可保留在兩個互連線之間。進一步而言，上述圖案化方案能夠提供用於具有能難以由不同製造方法達成的栓塞、通孔及突片之自對準的結構。
整體而言，依據本發明之一或多個實施例，於此說明的方法包括使用光刻桶層間介電(ILD)以選定用於栓塞、突片和可能地通孔的位置。光刻桶ILD成分一般非常不同於標準ILD，且在一實施例中在兩方向上完美地自對準。更概括而言，在實施例中，如於此使用的術語「光刻桶」包括使用超快速光阻劑(ultrafast photoresist)或電子束阻劑(ebeam resist)或如在蝕刻的開口中形成的其它光敏材料。在一個這類實施例中，在旋轉塗佈施加之後使用聚合物的熱回流(thermal reflow)。在一個這類實施例 中，藉由從現存光阻材料移除猝滅劑(quencher)來製造快速光阻。在另一實施例中，藉由回蝕法及/或光刻/縮小/蝕刻法(製程)來形成光刻桶。要了解的是，光刻桶不需要以實際的光阻劑來填充，只要材料作用為光敏開關的話。在一實施例中，使用光刻來暴露選定用於移除之對應的光刻桶。然而，由於光刻桶由非光解的(non-photolyzable)材料包圍，可放寬光刻約束且失準容忍可為高的。進一步而言，在實施例中，這類光刻桶可以例如在3mJ/cm2暴露取代在例如30mJ/cm2暴露。正常來說，此會造成非常差的臨界維度(CD；critical dimension)控制及粗糙度。但在此情形中，CD和粗糙度控制將由光刻桶來界定，其可以被非常良好的控制及界定。因此，可使用光刻桶方法以規避成像/劑量權衡(imaging/dose tradeoff)，其限制下一代光刻製程之產量。在一實施例中，光刻桶受到極紫外線(EUV)光的曝光，以為了暴露光刻桶，其中在特定實施例中，EUV曝光是在5~15奈米的範圍中。
為了提供關於在此說明的實行的進一步內容，針對通孔的目前製造技術包括「盲」製程，在其中通孔開口在遠高於ILD凹槽之堆疊中進行圖案化。接著往深處蝕刻通孔開口圖案下至該凹槽。重疊誤差(overlay error)累積且能造成各種問題，例如對相鄰金屬線短路。在實施例中，在小於約50奈米節距的特徵之圖案化及對準需要許多網線(reticle)及臨界對準策略，其對於半導體製造過程是另外極昂貴的。在實施例中，於此說明的方法 使能製造自對準的突片、栓塞及/或通孔，大大地簡化重疊誤差之網以及僅留下一個臨界重疊步距(Mx+1光柵)。在實施例中，接著由於必需另以容忍的傳統光刻/雙重嵌刻圖案化，偏移(offset)並非是對於造成於此說明的結構的因子。
在實施例中，如在遍及本發明說明所使用的，層間介電(ILD)材料係由介電或絕緣材料之層所組成或是包括由介電或絕緣材料之層。合適的介電材料之範例包括(但不限於)矽之氧化物(例如，二氧化矽(SiO2))、矽之氮化物(例如，氮化矽(Si3N4))、矽之摻雜氧化物、矽之氟氧化物(fluorinated oxide)、矽之碳摻雜氧化物、各種本領域已知的低k介電材料以及其結合。層間介電材料可由傳統技術形成，例如像是化學汽相沉積(CVD；chemical vapor deposition)、物理汽相沉積(PVD；physical vapor deposition)或藉由其它沉積方法。
在實施例中，如亦遍及在本發明說明中使用的，金屬線或互連線材料(以及通孔材料)係由一或多個材料或其它導電結構組成。共同範例是使用銅線及可或可不包括在銅與周圍的ILD材料之間的障壁層(barrier layer)的結構。如於此所使用的，術語金屬包括合金、堆疊和多個金屬的其它結合。例如，金屬互連線可包括障壁層、不同金屬或合金等的堆疊。因此，互連線可為單一材料層或可從數個層形成，包括導電襯層和填充層。可使用任何合適的沉積法，像是電鍍、化學汽相沉積或物理汽相沉積來形 成互連線。在實施例中，互連線係由障壁層和導電填充材料組成。在一實施例中，障壁層為鉭或氮化鉭層或其結合。在一實施例中，導電填充材料為像是(但不限於)Cu、Al、Ti、Zr、Hf、V、Ru、Co、Ni、Pd、Pt、W、Ag、Au或其合金的材料。互連線在本領域中亦有時稱為跡線(trace)、引線(wire)、線(line)、金屬、金屬線或簡單稱為互連。
在實施例中，亦如遍及本發明說明所使用的，硬掩膜材料(及在一些實例中的栓塞材料層)係由不同於層間介電材料的介電材料所組成。在一實施例中，可在不同區域中使用不同的硬掩膜材料，以致提供選擇性對彼此和對下層介電及金屬層的不同生長或蝕刻。在一些實施例中，硬掩膜層包括矽之氮化物(例如，矽氮化物)的層或矽之氧化物的層或兩者或其結合。其它合適的材料可包括基於碳的材料，像是碳化矽。在另一實施例中，硬掩膜材料包括金屬的種類。例如，硬掩膜或其它疊加材料可包括鈦或另一金屬之氮化物(例如，氮化鈦)的層。潛在較少量的其它材料，像是氧，可被包括在該些層的一或多者中。或者，可取決於特別的實行來使用其它本領域中已知的硬掩膜層。硬掩膜層可由CVD、PVD或由其它沉積方法來形成。
要理解的是，關聯於圖1B、2A~2E、3A~3K、4、5及6說明的層及材料典型地在下層半導體基板或結構上方形成，像是積體電路之下層的裝置層。在實施 例中，下層半導體基板代表使用以製造積體電路的一般工件物件。半導體基板通常包括晶圓或矽的其它部件或另一半導體材料。合適的半導體基板包括(但不限於)單晶矽、多晶矽和絕緣體上矽(SOI)以及由其它半導體材料形成的類似基板。取決於製造的階段，半導體基板通常包括電晶體、積體電路及類似者。基板亦可包括半導體材料、金屬、介電質、摻雜劑以及常見在半導體基板中發現的其它材料。更進一步而言，在圖1B、2E、3K、4((k)部分)、5((i)部分)以及6((f)部分)中所描繪的結構可在下層較低階層的互連層中製造。
如上所述，圖案化特徵可在光柵類圖案中以在不變的節距且具有不變的寬度來間隔的線、孔洞或凹槽來進行圖案化。舉例來說，可藉由節距減半或節距四等分方法來製造圖案。在範例中，敷層膜(像是多晶矽膜)係使用光刻及蝕刻處理來圖案化，其可包含例如基於隔層的四重圖案化(SBQP；spacer-based-quadruple-patterning)或節距四等分(pitch quartering)。要理解的是，可藉由眾多的方法來製造線之光柵圖案，包括193nm浸潤式光刻(i193)、EUV及/或EBDW光刻，直接自組合(directed self-assembly)等。在其它實施例中，節距不並需要為不變的而寬度也不需要。
在實施例中，使用節距分劃技術來增加線密度。在第一範例中，可以實行節距減半以加倍製造的光柵結構之線密度。圖7A闡述在沉積之後但在圖案化之前於 層間介電(ILD)層上形成的硬掩膜材料層之開始結構的剖面視圖。圖7B闡述在藉由節距減半圖案化硬掩膜層之後圖7A之結構的剖面視圖。
請參照圖7A，開始結構700具有在層間介電(ILD)層702上形成的硬掩膜材料層704。圖案化掩膜706沉積在硬掩膜材料層704上方。圖案化掩膜706具有在硬掩膜材料層704上沿著其特徵(線)之側壁形成的隔層708。
請參照圖7B，硬掩膜材料層704係以節距減半方法來圖案化。具體而言，首先移除圖案化掩膜706。隔層708之造成的圖案已加倍密度或是減半掩膜706之節距或特徵。如在圖7B中所描繪，例如藉由蝕刻法將隔層708之圖案轉印到硬掩膜材料層704，用以形成圖案化硬掩膜710。在一個這類實施例中，以具有單向線的光柵圖案來形成圖案化硬掩膜710。圖案化硬掩膜710之光柵圖案可為緊密節距光柵結構。例如，緊密結構不可直接透過傳統光刻技術來達成。更進一步，雖然未繪示，但原始節距可藉由第二輪隔層掩膜圖案化來四等分/減為四分之一。據此，圖7B之圖案化硬掩膜710之光柵類圖案可具有以相對彼此不變節距且具有不變寬度緊密分隔的硬掩膜線。達成的維度可遠小於所運用的光刻技術之臨界維度。據此，可使用光刻及蝕刻處理來圖案化敷層膜，光刻及蝕刻處理可包含例如基於隔層雙重圖案化(SBDP；spacer-based-double-patterning)或節距減半，或是基於隔層四重 圖案化(SBQP；spacer-based-quadruple-patterning)或節距四等分。
要理解的是，亦可實行其它節距劃分方法。例如，圖8闡述在包含除以六之因數的節距的基於隔層的六重圖案化(SBSP)處理方案中的剖面視圖。請參照圖8，在操作(a)處，繪示在光刻(litho)、細化(slim)及蝕刻處理之後的犧牲圖案X。在操作(b)處，繪示在沉積及蝕刻之後的隔層A及B。在操作(c)處，繪示在隔層A移除之後的操作(b)之圖案。在操作(d)處，繪示在隔層C沉積之後的操作(c)之圖案。在操作(e)處，繪示在隔層C蝕刻之後的操作(d)之圖案。在操作(f)，在犧牲圖案X和隔層B移除之後達成節距/6的圖案。
在實施例中，使用193nm浸潤式光刻(i193)、EUV及/或EBDW光刻或類似者來進行光刻操作。可使用正型或負型阻劑。在一實施例中，光刻掩膜為由地形掩蔽部、抗反射塗佈(ARC)層以及光阻層所組成的三層掩膜。在特定這類實施例中，地形掩蔽部為碳掩膜(CHM；carbon hardmask)層，而抗反射塗佈層為矽ARC層。
可使用於此揭示的實施例來製造種類繁多不同類型的積體電路及/或微電子裝置。這類積體電路之範例包括(但不限於)處理器、晶片組組件、圖形處理器、數位信號處理器、微控制器及類似者。在其它實施例中，可製造半導體記憶體。再者，可在本領域已知種類繁多的電子裝置中使用該積體電路或其它微電子裝置。例如，在電 腦系統中(例如，桌上型電腦、膝上型電腦、伺服器)、蜂巢式電話、個人電子設備等。積體電路可與匯流排及在系統中的其它組件耦接。例如，處理器可由一或多個匯流排耦接至記憶體、晶片組等。處理器、記憶體和晶片組之各者可潛在地使用於此揭示的方法來製造。
圖9依據本發明之一實行闡述計算裝置900。計算裝置900收置有板902。板902可包括若干個組件，組件包括(但不限於)處理器904以及至少一通訊晶片906。處理器904係實體地且電性地耦接至板902。在一些實行中，至少一通訊晶片906亦實體地且電性地耦接至板902。在進一步實行中，通訊晶片906係為部分的處理器904。
取決於其應用，計算裝置900可包括可或不可實體地且電性地耦接至板902的其它組件。這些其它組件包括(但不限於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS；global positioning system)裝置、羅盤及加速度計、陀螺儀、揚聲器、攝像機以及大量儲存裝置(像是硬碟驅動、光碟(CD)、數位多功能光碟(DVD)等)。
通訊晶片906賦能無線通訊用於傳輸資料到計算裝置900及從計算裝置900傳輸資料。可使用術語 「無線」及其衍生來描述電路、裝置、系統、方法、技術、通訊通道等，其可透過使用通過非固態媒體之調變的電磁射線來通訊資料。該術語並非暗示關聯的裝置不包含任何線，雖然在一些實施例中他們可能沒有。通訊晶片906可實行若干個無線標準或協定之任一者，包括(但不限於)Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE；long term evolution)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生以及指定為3G、4G、5G及以上的任何其它無線協定。計算裝置900可包括複數個通訊晶片906。舉例而言，第一通訊晶片906可專用於像是Wi-Fi和藍牙的較短範圍無線通訊，並且第二通訊晶片906可專用於像是GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它者的較長範圍無線通訊。
計算裝置900之處理器904包括在處理器904內的積體電路。在本發明之實施例的一些實行中，處理器之積體電路晶粒包括一或多個結構，像是BEOL金屬化層，其依據本發明之實行來建立。術語「處理器」可指的是裝置或從暫存器及/或記憶體處理電子資料以將該電子資料變換成可儲存在暫存器及/或記憶體中的電子資料之裝置的部分。
通訊晶片906亦包括封裝在通訊晶片906內的積體電路晶粒。依據本發明之實施例的另一實行中，通 訊晶片之積體電路晶粒包括一或多個結構，像是BEOL金屬化層，其依據本發明之實行來建立。
在進一步的實行中，收置在計算裝置900內的另一組件可包含包括一或多個結構的積體電路晶粒，像是BEOL金屬化層，其依據本發明之實施例的實行來建立。
在各種實行中，計算裝置900可為膝上型電腦、易網機(netbook)、筆記型電腦、超輕薄筆電(ultrabook)、智慧型電話、平板、個人數位助理(PDA；personal digital assistant)、超級行動PC(ultra-mobile PC)、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜音樂播放器或數位錄影機。在進一步實行中，計算裝置900可為處理資料的任何其它電子裝置。
圖10闡述包括本發明之一或多個實施例的中介層1000。中介層1000為使用來將第一基板1002橋接到第二基板1004的中介基板。第一基板1002例如為積體電路晶粒。第二基板1004可例如為記憶體模組、電腦主機板或另一個積體電路晶粒。一般而言，中介層1000之目的是要將連接分散成較寬的間距或將連接重定路徑成不同的連接。例如，中介層1000可將積體電路晶粒耦接到球格陣列(BGA；ball grid array)1006，其隨後能耦接到第二基板1004。在一些實施例中，第一及第二基板1002/1004係附接到中介層1000之相對側。在其它實施例 中，第一及第二基板1002/1004係附接到中介層1000之相同側。並且在進一步實施例中，三或更多的基板係藉由中介層1000的方式來互連。
中介層1000可由環氧樹脂(epoxy resin)、玻璃纖維加強的環氧樹脂、陶瓷材料、或像是聚亞醯氨(polyimide)的聚合物形成。在進一步實行中，中介層可由互替的剛性或彈性材料形成，其可包括上面所述用於在半導體基板中使用的相同材料，像是矽、鍺以及其它III-V族或IV族材料。
中介層可包括金屬互連1008和通孔1010，其包括(但不限於)矽穿孔(TSV；through-silicon via)1012。中介層1000可更包括嵌入式裝置1014，其包括被動及主動裝置兩者。這類裝置包括(但不限於)電容器、解耦合電容器(decoupling capacitor)、電阻器、電感器、熔絲、二極體、變壓器、感測器以及靜電放電(ESD；electrostatic discharge)裝置。更多複雜的裝置，像是射頻(RF；radio-frequency)裝置、功率放大器、電源管理裝置、天線、陣列、感測器以及MEMS裝置，亦可在中介層1000上形成。依據本發明之實施例，可在中介層1000之製造中使用於此揭示的設備或製程。
因此，本發明之實施例包括具有光刻桶的嵌刻栓塞及突片圖案化以用於後段製程(BEOL)基於隔層的互連。
在實施例中，用於半導體結構的後段製程 (BEOL)金屬化層包括配置在基板上面的層間介電(ILD)層。複數條導線係沿著第一方向配置在ILD層中。複數條導線具有20奈米或更小的節距。導電突片配置在ILD層中。導電突片沿著正交於第一方向的第二方向將複數條導線中之兩條耦接。
在一實施例中，導電突片與複數條導線中的兩條是相連的。
在一實施例中，導電突片與複數條導線中的兩條是共面的。
在一實施例中，BEOL金屬化層更包括配置在複數條導線之一者的端部處的介電栓塞。
在一實施例中，介電栓塞與ILD層是相連的。
在一實施例中，BEOL金屬化層更包括配置在複數條導線之一者上方或下方且電耦接至其的導電通孔。
在實施例中，用於半導體結構的後段製程(BEOL)金屬化層包括配置在基板上面的層間介電(ILD)層。複數條導線係沿著第一方向配置在ILD層中。複數條導線各者具有10奈米或更小的寬度。導電突片配置在ILD層中。導電突片沿著正交於第一方向的第二方向將複數條導線中之兩條耦接。
在一實施例中，導電突片與複數條導線中的兩條是相連的。
在一實施例中，導電突片與複數條導線中的 兩條是共面的。
在一實施例中，BEOL金屬化層更包括配置在複數條導線之一者的端部處的介電栓塞。
在一實施例中，介電栓塞與ILD層是相連的。
在一實施例中，BEOL金屬化層更包括配置在複數條導線之一者上方或下方且電耦接至其的導電通孔。
在實施例中，製造用於半導體結構的後段製程(BEOL)金屬化層的方法包括在基板上面形成層間介電(ILD)層。方法亦包括在ILD層上方形成第一複數個光刻桶。第一複數個光刻桶界定用於BEOL金屬化層的所有可能介電栓塞位置。方法亦包括移除少於所有第一複數個光刻桶且在選定介電栓塞位置中保留第一複數個光刻桶之一或多者。方法亦包括在ILD層上方形成第二複數個光刻桶。第二複數個光刻桶界定用於BEOL金屬化層的所有可能導電突片位置。方法亦包括在選定導電突片位置中移除少於所有第二複數個光刻桶且保留第二複數個光刻桶之一或多者。方法亦包括，在移除少於所有第一複數個光刻桶及移除少於所有第二複數個光刻桶之後，將包括選定介電栓塞位置及選定導電突片位置的影像轉印到ILD層。方法亦包括在ILD層中形成複數個導線、一或多個介電栓塞以及一或多個導電突片。
在一實施例中，第一及第二複數個光刻桶係形成在二維硬掩膜光柵結構中，其形成於ILD層上方。
在一實施例中，方法更包括在形成第一及第二複數個光刻桶之間進行調反轉製程操作(tone reversal process operation)。
在一實施例中，第一及第二複數個光刻桶係形成在一維硬掩膜光柵結構中，其形成於ILD層上方。
在一實施例中，形成一或多個介電栓塞的步驟包括形成相同介電材料的該ILD層。
在一實施例中，一或多個介電栓塞與ILD層是相連的。
在一實施例中，形成一或多個介電栓塞的步驟包括形成不同介電材料的該ILD層。
在一實施例中，形成一或多個導電突片的步驟包括形成與複數條導線相連的一或多個導電突片。
150‧‧‧後段製程(BEOL)金屬化層
152‧‧‧層間介電層
154‧‧‧導線
156‧‧‧栓塞
158‧‧‧導電突片

Claims (20)

  1. 一種用於半導體結構的後段製程(BEOL)金屬化層，該BEOL金屬化層包含：配置在基板上方的層間介電(ILD)層；複數條導線，沿著第一方向配置在該ILD層中，該複數條導線具有20奈米或更小的節距；以及導電突片，配置在該ILD層中，該導電突片沿著正交於該第一方向的第二方向將該複數條導線中之兩條耦接。
  2. 如申請專利範圍第1項的BEOL金屬化層，其中該導電突片與該複數條導線中的兩條是相連的。
  3. 如申請專利範圍第1項的BEOL金屬化層，其中該導電突片與該複數條導線中的兩條是共面的。
  4. 如申請專利範圍第1項的BEOL金屬化層，更包含：介電栓塞，配置在該複數條導線之一者的端部處。
  5. 如申請專利範圍第4項的BEOL金屬化層，其中該介電栓塞與該ILD層是相連的。
  6. 如申請專利範圍第1項的BEOL金屬化層，更包含：配置在該複數條導線之一者上方或下方且電耦接至其 的導電通孔。
  7. 一種用於半導體結構的後段製程(BEOL)金屬化層，該BEOL金屬化層包含：配置在基板上方的層間介電(ILD)層；複數條導線，沿著第一方向配置在該ILD層中，該複數條導線各者具有10奈米或更小的寬度；以及導電突片，配置在該ILD層中，該導電突片沿著正交於該第一方向的第二方向將該複數條導線中之兩條耦接。
  8. 如申請專利範圍第7項的BEOL金屬化層，其中該導電突片與該複數條導線中的兩條是相連的。
  9. 如申請專利範圍第7項的BEOL金屬化層，其中該導電突片與該複數條導線中的兩條是共面的。
  10. 如申請專利範圍第7項的BEOL金屬化層，更包含：介電栓塞，配置在該複數條導線之一者的端部處。
  11. 如申請專利範圍第10項的BEOL金屬化層，其中該介電栓塞與該ILD層是相連的。
  12. 如申請專利範圍第7項的BEOL金屬化層，更包含：配置在該複數條導線之一者上方或下方且電耦接至其 的導電通孔。
  13. 一種製造用於半導體結構的後段製程(BEOL)金屬化層的方法，該方法包含：在基板上方形成層間介電(ILD)層；在該ILD層上方形成第一複數個光刻桶，該第一複數個光刻桶界定用於該BEOL金屬化層的所有可能介電栓塞位置；移除少於所有該第一複數個光刻桶且在選定介電栓塞位置中保留該第一複數個光刻桶之一或多者；在該ILD層上方形成第二複數個光刻桶，該第二複數個光刻桶界定用於該BEOL金屬化層的所有可能導電突片位置；在選定導電突片位置中移除少於所有該第二複數個光刻桶且保留該第二複數個光刻桶之一或多者；在移除少於所有該第一複數個光刻桶及移除少於所有該第二複數個光刻桶之後，將包括該選定介電栓塞位置及該選定導電突片位置的影像轉印到該ILD層；以及在該ILD層中形成複數個導線、一或多個介電栓塞以及一或多個導電突片。
  14. 如申請專利範圍第13項的方法，其中該第一及第二複數個光刻桶係形成在二維硬掩膜光柵結構中，該二維硬掩膜光柵結構形成於該ILD層上方。
  15. 如申請專利範圍第14項的方法，更包含：在形成該第一及第二複數個光刻桶之間進行調反轉製程操作。
  16. 如申請專利範圍第13項的方法，其中該第一及第二複數個光刻桶係形成在一維硬掩膜光柵結構中，該一維硬掩膜光柵結構形成於該ILD層上方。
  17. 如申請專利範圍第16項的方法，其中形成該一或多個介電栓塞的步驟包括形成相同介電材料的該ILD層。
  18. 如申請專利範圍第17項的方法，其中該一或多個介電栓塞與該ILD層是相連的。
  19. 如申請專利範圍第16項的方法，其中形成該一或多個介電栓塞的步驟包括形成不同介電材料的該ILD層。
  20. 如申請專利範圍第13項的方法，其中形成該一或多個導電突片的步驟包括形成與該複數條導線相連的該一或多個導電突片。
TW106113319A 2016-05-27 2017-04-20 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連 TWI742073B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/US2016/034617 WO2017204820A1 (en) 2016-05-27 2016-05-27 Damascene plug and tab patterning with photobuckets for back end of line (beol) spacer-based interconnects
WOPCT/US16/34617 2016-05-27
??PCT/US16/34617 2016-05-27

Publications (2)

Publication Number Publication Date
TW201806107A true TW201806107A (zh) 2018-02-16
TWI742073B TWI742073B (zh) 2021-10-11

Family

ID=60411851

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110134089A TWI776672B (zh) 2016-05-27 2017-04-20 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連
TW106113319A TWI742073B (zh) 2016-05-27 2017-04-20 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110134089A TWI776672B (zh) 2016-05-27 2017-04-20 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連

Country Status (4)

Country Link
US (2) US10804141B2 (zh)
DE (1) DE112016006659T5 (zh)
TW (2) TWI776672B (zh)
WO (1) WO2017204820A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016007542T5 (de) 2016-12-23 2019-09-12 Intel Corporation Fortschrittliche Lithographie und selbstorganisierende Vorrichtungen
US11502031B2 (en) 2017-12-27 2022-11-15 Intel Corporation Multiple layer metal-insulator-metal (MIM) structure
DE112017008330T5 (de) 2017-12-27 2020-09-03 Intel Corporation Integrierte schaltungen (ics) mit elektromigrations (em) -resistenten segmenten in einer verbindungsebene
US11205586B2 (en) 2017-12-27 2021-12-21 Intel Corporation Integrated circuits with line breaks and line bridges within a single interconnect level
EP3671821A1 (en) 2018-12-19 2020-06-24 IMEC vzw Interconnection system of an integrated circuit
US11276611B2 (en) 2020-03-17 2022-03-15 International Business Machines Corporation Top via on subtractively etched conductive line
US11948874B2 (en) * 2020-06-26 2024-04-02 Intel Corporation Vertically spaced intra-level interconnect line metallization for integrated circuit devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467020B1 (ko) * 2002-07-26 2005-01-24 삼성전자주식회사 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법
US7879727B2 (en) * 2009-01-15 2011-02-01 Infineon Technologies Ag Method of fabricating a semiconductor device including a pattern of line segments
TW201214627A (en) * 2010-09-10 2012-04-01 Soitec Silicon On Insulator Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods
US8614144B2 (en) * 2011-06-10 2013-12-24 Kabushiki Kaisha Toshiba Method for fabrication of interconnect structure with improved alignment for semiconductor devices
CN103928394B (zh) * 2013-01-10 2016-05-25 中芯国际集成电路制造(上海)有限公司 金属互连结构的制作方法
KR20140094353A (ko) * 2013-01-22 2014-07-30 삼성전자주식회사 반도체 소자의 제조 방법
CN104078417A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准双构图方法及nand闪存的金属互连结构
US9236342B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
US9209077B2 (en) * 2013-12-20 2015-12-08 Intel Corporation Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects
KR102152256B1 (ko) * 2014-02-11 2020-09-04 에스케이하이닉스 주식회사 직류-직류 변환기 및 그 형성 방법
KR20150119746A (ko) * 2014-04-16 2015-10-26 에스케이하이닉스 주식회사 반도체 장치, 레지스터 및 그 제조 방법
WO2017171715A1 (en) * 2016-03-28 2017-10-05 Intel Corporation Pitch division patterning approaches with increased overlay margin for back end of line (beol) interconnect fabrication and structures resulting therefrom

Also Published As

Publication number Publication date
TWI742073B (zh) 2021-10-11
US20190164815A1 (en) 2019-05-30
TWI776672B (zh) 2022-09-01
US20210005511A1 (en) 2021-01-07
US10804141B2 (en) 2020-10-13
WO2017204820A1 (en) 2017-11-30
TW202230620A (zh) 2022-08-01
US11373900B2 (en) 2022-06-28
DE112016006659T5 (de) 2018-12-13

Similar Documents

Publication Publication Date Title
US11854882B2 (en) Subtractive plug and tab patterning with photobuckets for back end of line (BEOL) spacer-based interconnects
US9553018B2 (en) Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
US9793163B2 (en) Subtractive self-aligned via and plug patterning for back end of line (BEOL) interconnects
US9548269B2 (en) Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects
TWI742073B (zh) 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連
US10636700B2 (en) Metal via processing schemes with via critical dimension (CD) control for back end of line (BEOL) interconnects and the resulting structures
TWI742018B (zh) 用於半導體晶粒的互連結構的金屬化層、用於製造所述金屬化層的方法、包含所述金屬化層的積體電路結構及包含所述積體電路結構的計算裝置
US10522402B2 (en) Grid self-aligned metal via processing schemes for back end of line (BEOL) interconnects and structures resulting therefrom
US10770291B2 (en) Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom
US11217455B2 (en) Carbon-based dielectric materials for semiconductor structure fabrication and the resulting structures
US20240213095A1 (en) Subtractive plug and tab patterning with photobuckets for back end of line (beol) spacer-based interconnects