CN104078417A - 自对准双构图方法及nand闪存的金属互连结构 - Google Patents

自对准双构图方法及nand闪存的金属互连结构 Download PDF

Info

Publication number
CN104078417A
CN104078417A CN201310106738.1A CN201310106738A CN104078417A CN 104078417 A CN104078417 A CN 104078417A CN 201310106738 A CN201310106738 A CN 201310106738A CN 104078417 A CN104078417 A CN 104078417A
Authority
CN
China
Prior art keywords
layer
patterning process
autoregistration
etched
reflecting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310106738.1A
Other languages
English (en)
Inventor
张城龙
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310106738.1A priority Critical patent/CN104078417A/zh
Publication of CN104078417A publication Critical patent/CN104078417A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种自对准双构图方法及NAND闪存的金属互连结构，为避免现有的基于侧墙进行双构图的方案中，对核的去除效果不佳会造成残留物，该残留物在下一步工序中会影响图案转移精准度的问题，本发明提出核的材质采用含硅抗反射层，对其去除采用针对性的溶液：含氢氧化烷基铵溶液，从而避免核的去除过程中遗留残留物，提高下一步工序的图案转移精准度，也实现了提高双构图工艺的图案关键尺寸一致性及关键尺寸均匀性。采用上述双构图方法制作NAND闪存的金属互连结构也能提高其电连接性能。

Description

自对准双构图方法及NAND闪存的金属互连结构
技术领域
本发明涉及半导体制造领域，尤其涉及一种自对准双构图方法及NAND闪存的金属互连结构。
背景技术
目前，随着大规模集成电路制造的不断发展，行业内越来越希望形成高集成度的半导体器件。该高集成度的半导体器件，例如NAND闪存等包括大量精细的图案，例如金属互连图案，这些图案是通过光刻、刻蚀工序将掩膜板图案转移至半导体层上形成的。光刻的工序一般为：将光刻胶（PR）涂覆在需图案化的目标层上，然后，执行曝光工序改变部分区域的光刻胶的溶解度，之后执行显影工序形成暴露出目标层的光刻胶图案，上述工序完成了将掩膜板图案转移至光刻胶上。以该光刻胶图案为掩膜进行刻蚀工序以将光刻胶图案转移至半导体层上。然而，曝光工序中由于衍射现象的存在，不可能无限制地提高关键尺寸，成为集成度进一步提高的瓶颈。
为了解决上述问题，行业内出现了自对准双构图方法（Self-aligned DoublePatterning，SaDP）。一般来说，双构图包括采用两套掩膜板，即曝光-刻蚀-曝光-刻蚀（Litho-Etch-Litho-Etch）的双构图方案，或采用一套掩膜板，以该掩膜板形成的图案的侧墙（spacer）为掩膜进行刻蚀的基于侧墙进行双构图的方案。
更多双重图形化工艺请参考公开号为US2007/0148968A1的美国专利文献。
然而，上述采用两套掩膜板的工艺较为复杂，采用一套掩膜板工艺相对简单，然而容易出现图案转移不精准，造成双构图的图案关键尺寸（CriticalDimension，CD）不一致及关键尺寸均匀性（Critical Dimension Uniformity，CDU）较差的问题。采用上述双构图方法制作的NAND闪存的金属互连结构也会出现电连接性能较差问题。
有鉴于此，本发明提出一种新的自对准双构图方法及NAND闪存的金属互连结构，以解决上述问题。
发明内容
本发明实现的目的是提出一种新的自对准双构图方法，其工艺简单，同时可以避免现有的双构图工艺的图案关键尺寸不一致及关键尺寸均匀性较差问题，采用上述双构图方法制作NAND闪存的金属互连结构也能提高其电连接性能。
为实现上述目的，本发明提供了一种自对准双构图方法，包括：
提供待刻蚀层，在所述待刻蚀层上形成具有一组沟槽的含硅抗反射层；
在所述含硅抗反射层上形成厚度一致的覆盖层；
回蚀所述覆盖层形成侧墙；
去除所述含硅抗反射层，保留其周围的侧墙，所述含硅抗反射层采用含氢氧化烷基铵的溶液去除；
以所述侧墙为掩膜，刻蚀所述待刻蚀层形成双构图的图案。
可选地，所述含硅抗反射层内的沟槽采用光刻、刻蚀法形成。
可选地，所述待刻蚀层为多晶硅、金属或二氧化硅。
可选地，所述覆盖层的材质为二氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅或上述至少两种材料的组合。
可选地，所述覆盖层采用原子层沉积法形成。
可选地，所述待刻蚀层还包括硬掩膜层。
可选地，所述硬掩膜层的材质为氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化钛、氮化铝、氮化铜或上述至少两种材料的组合。
可选地，所述含硅抗反射层采用旋涂法形成。
可选地，所述含硅抗反射层在旋涂后，在50℃～400℃下烘烤。
可选地，采用含氢氧化烷基铵的溶液去除所述含硅抗反射在50℃～300℃下进行。
基于上述的自对准双构图方法，本发明还提供了一种采用该方法形成的NAND闪存的金属互连结构。
与现有技术相比，本发明具有以下优点：1）本发明提出首先在待刻蚀层上形成具有一组沟槽的含硅抗反射层，该具有一组沟槽的含硅抗反射层作为双构图工艺中的核；然后在该核上覆盖一层厚度均等的覆盖层，并对其回蚀以在该核周围形成侧墙；接着去除该核，保留其周围的侧墙；相对于核图案的密度，该侧墙图案的密度实现了加倍，以该侧墙为掩膜刻蚀待刻蚀层形成的图案也实现了密度加倍的目的。上述制作方法中，为避免对核的去除过程中造成去除不干净，及其导致的残留物影响图案转移精度问题，本发明中，含硅抗反射层采用含氢氧化烷基铵的溶液去除，上述过程利用了含氢氧化烷基铵的溶液对含硅抗反射层的去除效果较佳。
2）可选方案中，所述含硅抗反射层与底部抗反射层（BARC）材料性质类似，采用旋涂法形成。
3）可选方案中，针对2）可选方案，为提高含硅抗反射层的硬度，在旋涂后，对其进行烘烤，烘烤的温度优选50℃～400℃。
4）可选方案中，为进一步提高含氢氧化烷基铵的溶液对含硅抗反射层的去除效果，上述去除过程优选在50℃～300℃下进行。
5）可选方案中，以传统的单大马士革工艺形成核，即含硅抗反射层的沟槽采用光刻、刻蚀法形成，单大马士革工艺较为成熟，工艺可靠。
6）可选方案中，用于形成侧墙的材质（覆盖层）是通过原子层沉积法形成的，如此能实现侧墙厚度的精准控制，侧墙较薄且沉积厚度均匀。
7）可选方案中，本方案的双构图可以用于制作栅极、金属互连结构，相应地，掩膜板的图形被转移至多晶硅、金属或二氧化硅上。
8）可选方案中，本方案的双构图可以先转移至硬掩膜上，然后再以硬掩膜为掩膜，将图形转移至多晶硅、金属或二氧化硅上，从而完成栅极（对应多晶硅）、金属互连结构（对应金属或二氧化硅）的制作。
附图说明
图1至图5是本发明实施例的金属互连结构的制作方法各阶段形成的结构的剖面图。
具体实施方式
如前所述，为避免现有的基于侧墙进行双构图的方案中，对核的去除效果不佳会造成残留物，该残留物在下一步工序中会影响图案转移精准度，本发明提出核的材质采用含硅抗反射层，对其去除采用针对性的溶液：含氢氧化烷基铵溶液，从而避免核的去除过程中遗留残留物，提高下一步工序的图案转移精准度，也实现了提高双构图工艺的图案关键尺寸一致性及关键尺寸均匀性，采用上述双构图方法制作NAND闪存的金属互连结构也能提高其电连接性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。由于本发明重在解释原理，因此，未按比例制图。
本实施例提出的自对准双构图方法用于金属互连结构的制作，属于半导体领域的后段制程（BEOL），以下详细介绍本发明的制作方法各步骤。
步骤S11：提供待刻蚀层11，在所述待刻蚀层11上形成具有一组沟槽13的含硅抗反射层12。
如图1所示，本实施例中，待刻蚀层11形成在半导体衬底10之上，其材质为二氧化硅。其它实施例中待刻蚀层11也可以为金属，例如铜、铝等。
本步骤在执行过程中，可以通过热氧化法、物理气相沉积或化学气相沉积先在半导体衬底10上形成二氧化硅待刻蚀层11。然后，通过旋涂在待刻蚀层11上形成含硅抗反射层12。该含硅抗反射层12可以选择商品名称为DUO的产品。含硅抗反射层12与底部抗反射层（BARC）材料性质类似，流动性较佳，采用旋涂法形成。此外，为提高含硅抗反射层12的硬度，在旋涂后，对其进行烘烤，烘干后其硬度类似二氧化硅。本发明人发现，烘烤的温度在50℃～400℃下，含硅抗反射层12的硬度较佳，利于后续其作为双构图的核的性能实现。
在含硅抗反射层12内形成多个（一组）沟槽13的工艺为现有的单大马士革工艺，包括光刻及之后进行的干法刻蚀，干法刻蚀可以采用含氟气体，具体工艺参数参照现有沟槽的刻蚀工艺，在此不再赘述。
步骤S12：如图2所示，在所述含硅抗反射层12上形成厚度一致的覆盖层14。
淀积覆盖层14，优选通过原子层沉积法（ALD）形成一层厚度均等的薄膜，该原子层沉积法可以淀积较薄且厚度可精准控制的覆盖层14。该覆盖层14材质可以选择现有的介电材质，例如为二氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅或上述材质的一种或几种材质的任意组合。除了原子层沉积法，其它实施例中，该覆盖层14也可以通过其它沉积方法实现厚度可精准控制的目的。
步骤S13：如图3所示，回蚀所述覆盖层14形成侧墙15。
形成侧墙15是通过回蚀（Etch back）该厚度均等的覆盖层14实现的，回蚀不采用掩膜板，因而不受曝光极限的限制。
步骤S14：如图4所示，去除所述含硅抗反射层12，保留其周围的侧墙15，所述含硅抗反射层12采用含氢氧化烷基铵的溶液去除。
本步骤中，为避免含硅抗反射层12去除后仍遗留残留物，本步骤中对其采用具有针对性的溶液进行去除，具体为含氢氧化烷基铵的溶液，该溶液可以为商品名称为CLK888的产品。为进一步提高含氢氧化烷基铵的溶液对含硅抗反射层12的去除效果，上述去除过程优选在50℃～300℃下进行。
可以理解的是，避免核的去除过程中遗留残留物，可以提高下一步工序的图案转移精准度，也实现了提高双构图工艺的图案关键尺寸一致性及关键尺寸均匀性。
步骤S15：如图5所示，以所述侧墙15为掩膜，刻蚀所述待刻蚀层11形成双构图的图案。
本步骤将侧墙15图案转移至待刻蚀层11可以根据待刻蚀层11的材质进行具体刻蚀工艺参数选择，在此不再赘述。
之后，在双构图的图案间填入金属，例如铜、铝或钨等，并CMP后形成例如NAND闪存的金属互连结构。
如此，完成了金属互连结构的双构图工艺，可以理解的是，上述方案不限于双构图工艺，也可以用于三构图或多构图工艺。
可以理解的是，上述双构图方法避免核的去除过程中遗留残留物，提高了后一工序的图案转移精准度，采用上述方法制作的NAND闪存的金属互连结构也能提高其电连接性能。
需要说明的是，上述实施例的待刻蚀层11为二氧化硅，其它实施例中，所述待刻蚀层11还可以包括硬掩膜层，以将覆盖层14形成的图案先转移至所述硬掩膜层，再转移至二氧化硅11。具体实施过程中，硬掩膜层的材质可以为氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化钛、氮化铝、氮化铜或上述至少两种材料的组合。
本方案的双构图除了用于制作金属互连结构，还可以用于制作晶体管的栅极，相应地，掩膜板的图形被直接转移至材质为多晶硅的待刻蚀层上，或先转移至硬掩膜，再转移至待刻蚀层。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (11)

1.一种自对准双构图方法，其特征在于，包括：
提供待刻蚀层，在所述待刻蚀层上形成具有一组沟槽的含硅抗反射层；
在所述含硅抗反射层上形成厚度一致的覆盖层；
回蚀所述覆盖层形成侧墙；
去除所述含硅抗反射层，保留其周围的侧墙，所述含硅抗反射层采用含氢氧化烷基铵的溶液去除；
以所述侧墙为掩膜，刻蚀所述待刻蚀层形成双构图的图案。
2.根据权利要求1所述的自对准双构图方法，其特征在于，所述含硅抗反射层采用旋涂法形成。
3.根据权利要求2所述的自对准双构图方法，其特征在于，所述含硅抗反射层在旋涂后，在50℃～400℃下烘烤。
4.根据权利要求1所述的自对准双构图方法，其特征在于，采用含氢氧化烷基铵的溶液去除所述含硅抗反射在50℃～300℃下进行。
5.根据权利要求1所述的自对准双构图方法，其特征在于，所述含硅抗反射层内的沟槽采用光刻、刻蚀法形成。
6.根据权利要求1所述的自对准双构图方法，其特征在于，所述待刻蚀层为多晶硅、金属或二氧化硅。
7.根据权利要求1所述的自对准双构图方法，其特征在于，所述覆盖层的材质为二氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅或上述至少两种材料的组合。
8.根据权利要求1所述的自对准双构图方法，其特征在于，所述覆盖层采用原子层沉积法形成。
9.根据权利要求1所述的自对准双构图方法，其特征在于，所述待刻蚀层还包括硬掩膜层。
10.根据权利要求9所述的自对准双构图方法，其特征在于，所述硬掩膜层的材质为氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化钛、氮化铝、氮化铜或上述至少两种材料的组合。
11.根据权利要求1至10中任意一项所述的自对准双构图方法形成的NAND闪存的金属互连结构。
CN201310106738.1A 2013-03-28 2013-03-28 自对准双构图方法及nand闪存的金属互连结构 Pending CN104078417A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310106738.1A CN104078417A (zh) 2013-03-28 2013-03-28 自对准双构图方法及nand闪存的金属互连结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310106738.1A CN104078417A (zh) 2013-03-28 2013-03-28 自对准双构图方法及nand闪存的金属互连结构

Publications (1)

Publication Number Publication Date
CN104078417A true CN104078417A (zh) 2014-10-01

Family

ID=51599602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310106738.1A Pending CN104078417A (zh) 2013-03-28 2013-03-28 自对准双构图方法及nand闪存的金属互连结构

Country Status (1)

Country Link
CN (1) CN104078417A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109585279A (zh) * 2018-11-30 2019-04-05 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN111627801A (zh) * 2019-02-28 2020-09-04 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
TWI742073B (zh) * 2016-05-27 2021-10-11 美商英特爾股份有限公司 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484094A (zh) * 2002-07-23 2004-03-24 ���ǵ�����ʽ���� 可溶于光致抗蚀剂显影液的有机底部抗反射组合物及使用该组合物的光刻和蚀刻方法
US20100112796A1 (en) * 2007-06-07 2010-05-06 Tokyo Electron Limited Patterning method
US20100297851A1 (en) * 2009-05-19 2010-11-25 Rohm And Haas Electronic Materials Llc Compositions and methods for multiple exposure photolithography
US20130012021A1 (en) * 2011-07-08 2013-01-10 Jung-Chan Lee Method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484094A (zh) * 2002-07-23 2004-03-24 ���ǵ�����ʽ���� 可溶于光致抗蚀剂显影液的有机底部抗反射组合物及使用该组合物的光刻和蚀刻方法
US20100112796A1 (en) * 2007-06-07 2010-05-06 Tokyo Electron Limited Patterning method
US20100297851A1 (en) * 2009-05-19 2010-11-25 Rohm And Haas Electronic Materials Llc Compositions and methods for multiple exposure photolithography
US20130012021A1 (en) * 2011-07-08 2013-01-10 Jung-Chan Lee Method of manufacturing semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742073B (zh) * 2016-05-27 2021-10-11 美商英特爾股份有限公司 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連
TWI776672B (zh) * 2016-05-27 2022-09-01 美商英特爾股份有限公司 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109585279A (zh) * 2018-11-30 2019-04-05 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN109585279B (zh) * 2018-11-30 2020-11-20 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN111627801A (zh) * 2019-02-28 2020-09-04 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
CN111627801B (zh) * 2019-02-28 2023-08-01 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法

Similar Documents

Publication Publication Date Title
TWI503863B (zh) 包含緊密間距接點的半導體結構及其形成方法
US10388565B2 (en) Chamferless via structures
CN106206283B (zh) 沟槽刻蚀方法及第一金属层制造方法
CN104051257A (zh) 用于集成电路设计的间隔蚀刻工艺
CN108231663A (zh) 制作半导体装置的方法
CN108257919A (zh) 随机动态处理存储器元件的形成方法
CN107644834A (zh) 用于形成细间距特征的光刻图案
CN107731739A (zh) 半导体结构的形成方法
CN102881648B (zh) 金属互连结构的制作方法
CN104078417A (zh) 自对准双构图方法及nand闪存的金属互连结构
TWI637233B (zh) 自動對準雙重圖型化用之可變空間心軸切口及其製造方法
CN106200272A (zh) 一种自对准双重图形成像方法
CN102522370B (zh) 接触孔的形成方法
CN103928312B (zh) 图案的形成方法
CN103000575A (zh) 一种铜互连结构及其形成方法
CN104701145B (zh) 半导体结构的形成方法
CN109559978B (zh) 半导体结构及其形成方法
CN104167348A (zh) 形成间隔物图案掩模的方法
CN101740488A (zh) 在介电层中形成通孔及垂直蚀刻轮廓的方法
US20160064237A1 (en) Method of forming semiconductor device
CN103928394A (zh) 金属互连结构的制作方法
CN102299097B (zh) 一种金属连线刻蚀方法
CN107658261B (zh) 一种芯片后端金属制程工艺
CN104392959A (zh) 双大马士革结构的制造方法
CN102097362A (zh) 掩膜层的形成方法及刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141001

RJ01 Rejection of invention patent application after publication