CN102097362A - 掩膜层的形成方法及刻蚀方法 - Google Patents

掩膜层的形成方法及刻蚀方法 Download PDF

Info

Publication number
CN102097362A
CN102097362A CN2009102011885A CN200910201188A CN102097362A CN 102097362 A CN102097362 A CN 102097362A CN 2009102011885 A CN2009102011885 A CN 2009102011885A CN 200910201188 A CN200910201188 A CN 200910201188A CN 102097362 A CN102097362 A CN 102097362A
Authority
CN
China
Prior art keywords
layer
alcu
photoresist
mask
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009102011885A
Other languages
English (en)
Inventor
徐载景
张迎春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009102011885A priority Critical patent/CN102097362A/zh
Publication of CN102097362A publication Critical patent/CN102097362A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种掩膜层的形成方法及刻蚀方法，其中掩膜层的形成方法包括：提供半导体衬底；在所述半导体衬底表面形成AlCu层；在所述AlCu层形成有机底部抗反射层；在所述底部抗反射层表面形成光刻胶层。本发明提供的掩膜层的形成方法及刻蚀方法所需的光刻胶图形可以足够薄并且能够避免出现光刻胶图形坍塌现象和满足日益减小的光刻窗口要求。

Description

掩膜层的形成方法及刻蚀方法
技术领域
本发明涉及半导体制造领域，特别涉及一种掩膜层的形成方法及刻蚀方法。
背景技术
半导体集成电路芯片的工艺制作利用批量处理技术，在同一硅衬底上形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功能。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体制作结果的影响也日益突出。
以光刻技术为例，随着半导体技术进入45纳米及以下节点，半导体器件的线宽越来越小，关键尺寸的控制也越来越重要，对光刻工艺的要求也越来越高。为了满足光刻的要求，除了在光刻设备方面的升级换代以外，对形成在硅片表面的作为掩膜层的光刻胶的要求也越来越严格，在公开号为CN1477447的中国专利文件中可以发现更多的有关现有的掩膜层工艺的信息。
随着半导体工艺的进一步发展，作为掩膜层的光刻胶图形坍塌现象以及日益减小的光刻窗口要求形成在硅片表面的光刻胶厚度越来越薄；而采用过薄的光刻胶图形却容易导致图形转移时失误率增大。
发明内容
本发明解决的问题是采用过薄的光刻胶图形容易导致图形转移时失误率增大。
为解决上述问题，本发明提供一种掩膜层的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成AlCu层；在所述AlCu层表面形成有机底部抗反射层；在所述底部抗反射层表面形成光刻胶层。
可选的，所述AlCu层厚度为1000埃至2000埃。
可选的，所述AlCu层的形成工艺为物理气相沉积工艺或者金属化合物气相沉积工艺。
可选的，所述有机底部抗反射层的厚度为300埃至1500埃。
可选的，所述光刻胶层的厚度为1000埃至2500埃。
本发明还提供了一种刻蚀方法，包括：提供半导体衬底，所述半导体衬底表面依次形成有金属层、介质层和硬掩膜层；所述介质层和硬掩膜层内形成有暴露出金属层的第一开口；所述硬掩膜层表面形成有填充所述第一开口的填充层；在所述填充层表面形成AlCu层；在所述AlCu层表面形成有机底部抗反射层；在所述有机底部抗反射层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀所述有机底部抗反射层；去除所述光刻胶图形；以所述有机底部抗反射层为掩膜，刻蚀所述AlCu层；以所述有机底部抗反射层和刻蚀后的所述AlCu层为掩膜，依次刻蚀填充层、硬掩膜层和介质层，形成第二开口。
可选的，所述AlCu层厚度为1000埃至2000埃。
可选的，所述AlCu层的形成工艺为物理气相沉积工艺或者金属化合物气相沉积工艺。
可选的，所述有机底部抗反射层的厚度为300埃至1500埃。
可选的，所述光刻胶图形的厚度为1000埃至2500埃。
与现有技术相比，本发明具有以下优点：本发明提供的掩膜层的形成方法具有优良的图形转移能力，并且采用了AlCu层、有机底部抗反射层和光刻胶层三层复合掩膜层，能够降低光刻胶层厚度，避免了光刻胶图形坍塌现象；且较薄的光刻胶层能够满足日益减小的光刻窗口要求，三层复合掩膜层还能够精确的转移光刻图形。本发明提供的刻蚀方法能够刻蚀形成的双镶嵌结构的第二开口的侧壁不会出现变形现象，并且在刻蚀工艺中，所述光刻胶图形可以足够薄以避免出现光刻胶图形坍塌现象和满足日益减小的光刻窗口要求。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1是本发明掩膜层的形成方法的一实施例的流程示意图；
图2至图5为本发明掩膜层的形成方法的一实施例的过程示意图；
图6是本发明刻蚀方法的一实施例的流程示意图；
图7至图14为本发明刻蚀方法的一实施例的过程示意图。
具体实施方式
由背景技术可知，光刻胶图形坍塌现象以及日益减小的光刻窗口要求形成在硅片表面的光刻胶厚度越来越薄；而采用过薄的光刻胶图形容易导致图形转移时失误率增大。
为此，本发明的发明人提供了一种掩膜层的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成AlCu层；在所述AlCu层表面形成有机底部抗反射层；在所述底部抗反射层表面形成光刻胶层。
可选的，所述AlCu层厚度为1000埃至2000埃。
可选的，所述AlCu层的形成工艺为物理气相沉积工艺或者金属化合物气相沉积工艺。
可选的，所述有机底部抗反射层的厚度为300埃至1500埃。
可选的，所述光刻胶层的厚度为1000埃至2500埃。
本发明还提供了一种刻蚀方法，包括：提供半导体衬底，所述半导体衬底表面依次形成有金属层、介质层和硬掩膜层；所述介质层和硬掩膜层内形成有暴露出金属层的第一开口；所述硬掩膜层表面形成有填充所述第一开口的填充层；在所述填充层表面形成AlCu层；在所述AlCu层表面形成有机底部抗反射层；在所述有机底部抗反射层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀所述有机底部抗反射层；去除所述光刻胶图形；以所述有机底部抗反射层为掩膜，刻蚀所述AlCu层；以所述有机底部抗反射层和刻蚀后的所述AlCu层为掩膜，依次刻蚀填充层、硬掩膜层和介质层，形成第二开口。
可选的，所述AlCu层厚度为1000埃至2000埃。
可选的，所述AlCu层的形成工艺为物理气相沉积工艺或者金属化合物气相沉积工艺。
可选的，所述有机底部抗反射层的厚度为300埃至1500埃。
可选的，所述光刻胶图形的厚度为1000埃至2500埃。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1是本发明掩膜层的形成方法的一实施例的流程示意图，图2至图5为本发明掩膜层的形成方法的一实施例的过程示意图。下面结合图1至图5对本发明的掩膜层的形成方法进行说明。
步骤S101，提供半导体衬底。
参考图2，提供半导体衬底100，所述半导体衬底100较好的是半导体硅，可以为n型或者P型半导体，也可以是绝缘体上硅等，所述半导体衬底100可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
步骤S102，在所述半导体衬底100表面形成AlCu层。
参考图3，所述AlCu层110的厚度为1000埃至2000埃，所述AlCu层110的形成工艺可以采用物理气相沉积工艺(PVD)或者金属化合物气相沉积工艺，所述AlCu层110具体作用为：在所述AlCu层110内形成用于定义刻蚀工艺或者离子注入工艺的掩膜图形，所述AlCu层110具有能够图形转移能力精确并且能够降低后续形成的光刻胶层的厚度的优点。
步骤S103，在所述AlCu层110表面形成有机底部抗反射层。
参考图4，所述有机底部抗反射层120的厚度为300埃至1500埃，所述有机底部抗反射层120材料为C-H-O的化合物，形成有机底部抗反射层120的工艺可以为旋涂工艺。
所述有机底部抗反射层120用于防止光线通过后续形成的光刻胶后在晶圆界面发生反射，使得光刻胶均匀曝光，提高曝光的精度，且在本发明中，所述AlCu层110和形成在AlCu层110表面的所述有机底部抗反射层120能够进一步降低后续形成的光刻胶层的厚度。
步骤S104，在所述有机底部抗反射层120表面形成光刻胶层。
参考图5，所述光刻胶层的厚度为1000埃至2500埃，所述光刻胶层130在曝光、显影工艺之后用于定义转移的图形，所述光刻胶层的形成工艺为现有的光刻胶层的形成工艺，例如旋涂工艺。
所述光刻胶层130形成在所述有机底部抗反射层120表面，并且所述所述有机底部抗反射层120和AlCu层110能够精确的转移光刻图形，所以所述光刻胶层130可以做到足够薄，厚度为1000埃至2500埃，而不必担心过薄的光刻胶图形容易导致图形转移时失误率增大问题。
本发明提供的掩膜层的形成方法具有优良的图形转移能力，并且采用了AlCu层110、有机底部抗反射层120和光刻胶层130三层复合掩膜层，能够降低光刻胶层130厚度，避免了光刻胶图形坍塌现象以及日益减小的光刻窗口要求形成在硅片表面的光刻胶厚度越来越薄而采用过薄的光刻胶图形容易导致图形转移时失误率增大的缺点。
本发明还提供了一种刻蚀方法，图6是本发明刻蚀方法的一实施例的流程示意图，图7至图14为本发明刻蚀方法的一实施例的过程示意图。下面结合图7至图14对本发明的刻蚀方法进行说明。
步骤S201，提供半导体衬底，所述半导体衬底表面依次形成有金属层、介质层和硬掩膜层；所述介质层和硬掩膜层内形成有暴露出金属层的第一开口；所述硬掩膜层表面形成有填充所述第一开口的填充层。
参考图7，提供半导体衬底200，所述半导体衬底200较好的是半导体硅，可以为n型或者P型半导体，也可以是绝缘体上硅等，所述半导体衬底200可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
所述半导体衬底200表面依次形成有金属层210、介质层220和硬掩膜层230。
所述金属层210材料为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或者几种，所述金属层210厚度为2000埃至3000埃。
需要特别指出的是，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，所述金属层210材料较优选用铜，但是需要特别说明的是，选用其他导电物质形成的金属层210在工艺节点高于130纳米技术中仍然可以工作，只是传输延迟比较大，在此特地说明，不应过分限制本发明的保护范围。
所述金属层210的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺，需特别指出的是，上述金属层210的形成工艺需根据金属层210选用的材料不同而采用不同的工艺，调整不同的工艺参数。
所述介质层220的材料通常选自SiO2或者掺杂的SiO2，例如USG(Undoped Silicon Glass，没有掺杂的硅玻璃)、BPSG(BorophosphosilicateGlass，掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass，掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass，掺杂磷的硅玻璃)等。
所述介质层220在130纳米及以下的工艺节点一般选用低介电常数的介电材料，所述介质层220的材料具体选自氟硅玻璃(FSG)、碳掺杂的氧化硅(CDO)、以及氮掺杂的碳化硅(NDC)。
所述介质层220的形成工艺可以是任何常规真空镀膜技术，例如原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强型化学气相沉积(PECVD)等等，在这里不做赘述。
所述硬掩膜层230具有吸水性比较低，介电常数低与介质层220匹配的优点，所述硬掩膜层230的形成工艺可以选用介质化学气相沉积设备。
所述开口201在后续工艺中填充导电物质后形成互连结构，所述开口201的形成工艺可以为等离子体刻蚀工艺，在这里不做赘述，需要特别指出的是，在图7中开口201已被填充层240完全填充。
所述填充层240材料为C-H-O的化合物，所述填充层240用于填充开口201并为后续形成双镶嵌结构的第二开口提供刻蚀层。
步骤S202，在所述填充层240表面形成AlCu层。
参考图8，所述AlCu层250的厚度为1000埃至2000埃，所述AlCu层250的形成工艺可以参考本发明掩膜层的形成方法的实施例。所述AlCu层250具体作用为：在所述AlCu层250内形成用于定义刻蚀工艺或者离子注入工艺的掩膜图形，所述AlCu层250具有能够图形转移能力精确并且能够降低后续形成的光刻胶层的厚度的优点。
步骤S203，在所述AlCu层250表面形成有机底部抗反射层。
参考图9，所述有机底部抗反射层260厚度为300埃至1500埃，所述有机底部抗反射层260的形成工艺可以参考本发明掩膜层的形成方法的实施例。
所述有机底部抗反射层260用于防止光线通过后续形成的光刻胶后在晶圆界面发生反射，使得光刻胶均匀曝光，提高曝光的精度，且在本发明中，所述AlCu层250和形成在AlCu层250表面的所述有机底部抗反射层260能够进一步降低后续形成的光刻胶层的厚度。
步骤S204，在所述有机底部抗反射层260表面形成光刻胶图形。
参考图10，所述光刻胶图形270的厚度为1000埃至2500埃，所述光刻胶图形270的形成工艺可以参考本发明掩膜层的形成方法的实施例，在这里不再赘述。
步骤S205，以所述光刻胶图形270为掩膜，刻蚀所述有机底部抗反射层260。
参考图11，所述刻蚀工艺可以为等离子体刻蚀工艺，以所述光刻胶图形270为掩膜，刻蚀所述有机底部抗反射层260，将光刻胶图形270上的图形转移到所述有机底部抗反射层260上。
步骤S206，去除所述光刻胶图形270。
参考图12，去除所述光刻胶图形270的工艺可以为灰化工艺或者化学试剂去除工艺，所述光刻胶图形270在本实施例中由于厚度可以比较薄，也可以在步骤S205中，在刻蚀所述有机底部抗反射层260的工艺里，被等离子体刻蚀工艺消耗掉。
步骤S207，以所述有机底部抗反射层260为掩膜，刻蚀所述AlCu层。
参考图13，所述刻蚀工艺可以为等离子体刻蚀工艺，该步骤用于将所述有机底部抗反射层260的图形转移到所述AlCu层270上。
参考图14，如步骤S208所述，以所述有机底部抗反射层260和刻蚀后的所述AlCu层270为掩膜，依次刻蚀填充层240、硬掩膜层230和介质层220，形成第二开口202。
所述刻蚀工艺可以为等离子体刻蚀工艺，由于采用了AlCu层270为掩膜，本发明的发明人经过大量的实验，发现所述AlCu层270作为掩膜图形转移能力比现有的光刻胶强，并且采用所述AlCu层270作为掩膜，刻蚀形成的第二开口202的侧壁不会出现变形现象。
本发明提供的刻蚀方法能够刻蚀形成的双镶嵌结构的第二开口202的侧壁不会出现变形现象，并且在刻蚀工艺中，所述光刻胶图形270可以足够薄以避免出现光刻胶图形坍塌现象和满足日益减小的光刻窗口要求。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种掩膜层的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成AlCu层；
在所述AlCu层表面形成有机底部抗反射层；
在所述底部抗反射层表面形成光刻胶层。
2.如权利要求1所述的掩膜层的形成方法，其特征在于，所述AlCu层厚度为1000埃至2000埃。
3.如权利要求1所述的掩膜层的形成方法，其特征在于，所述AlCu层的形成工艺为物理气相沉积工艺或者金属化合物气相沉积工艺。
4.如权利要求1所述的掩膜层的形成方法，其特征在于，所述有机底部抗反射层的厚度为300埃至1500埃。
5.如权利要求1所述的掩膜层的形成方法，其特征在于，所述光刻胶层的厚度为1000埃至2500埃。
6.一种刻蚀方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面依次形成有金属层、介质层和硬掩膜层；所述介质层和硬掩膜层内形成有暴露出金属层的第一开口；所述硬掩膜层表面形成有填充所述第一开口的填充层；
在所述填充层表面形成AlCu层；
在所述AlCu层表面形成有机底部抗反射层；
在所述有机底部抗反射层表面形成光刻胶图形；
以所述光刻胶图形为掩膜，刻蚀所述有机底部抗反射层；
去除所述光刻胶图形；
以所述有机底部抗反射层为掩膜，刻蚀所述AlCu层；
以所述有机底部抗反射层和刻蚀后的所述AlCu层为掩膜，依次刻蚀填充层、硬掩膜层和介质层，形成第二开口。
7.如权利要求6所述的刻蚀方法，其特征在于，所述AlCu层厚度为1000埃至2000埃。
8.如权利要求6所述的刻蚀方法，其特征在于，所述AlCu层的形成工艺为物理气相沉积工艺或者金属化合物气相沉积工艺。
9.如权利要求6所述的刻蚀方法，其特征在于，所述有机底部抗反射层的厚度为300埃至1500埃。
10.如权利要求6所述的刻蚀方法，其特征在于，所述光刻胶图形的厚度为1000埃至2500埃。
CN2009102011885A 2009-12-15 2009-12-15 掩膜层的形成方法及刻蚀方法 Pending CN102097362A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102011885A CN102097362A (zh) 2009-12-15 2009-12-15 掩膜层的形成方法及刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102011885A CN102097362A (zh) 2009-12-15 2009-12-15 掩膜层的形成方法及刻蚀方法

Publications (1)

Publication Number Publication Date
CN102097362A true CN102097362A (zh) 2011-06-15

Family

ID=44130376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102011885A Pending CN102097362A (zh) 2009-12-15 2009-12-15 掩膜层的形成方法及刻蚀方法

Country Status (1)

Country Link
CN (1) CN102097362A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103454854A (zh) * 2012-05-28 2013-12-18 上海华虹Nec电子有限公司 光刻掩膜版的良率提升方法
CN103794547A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN110928142A (zh) * 2019-11-28 2020-03-27 北京遥测技术研究所 一种光刻厚胶与金属基底结合力的改善方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175159A (ja) * 1991-12-24 1993-07-13 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH10256234A (ja) * 1997-03-13 1998-09-25 Nippon Telegr & Teleph Corp <Ntt> 多層配線の製作方法
CN1224077A (zh) * 1998-12-17 1999-07-28 中国科学院上海冶金研究所 反应离子束刻蚀金刚石薄膜图形工艺
CN1560657A (zh) * 2004-03-05 2005-01-05 武汉光迅科技有限责任公司 利用复合掩膜进行反应离子深刻蚀二氧化硅的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175159A (ja) * 1991-12-24 1993-07-13 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH10256234A (ja) * 1997-03-13 1998-09-25 Nippon Telegr & Teleph Corp <Ntt> 多層配線の製作方法
CN1224077A (zh) * 1998-12-17 1999-07-28 中国科学院上海冶金研究所 反应离子束刻蚀金刚石薄膜图形工艺
CN1560657A (zh) * 2004-03-05 2005-01-05 武汉光迅科技有限责任公司 利用复合掩膜进行反应离子深刻蚀二氧化硅的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103454854A (zh) * 2012-05-28 2013-12-18 上海华虹Nec电子有限公司 光刻掩膜版的良率提升方法
CN103794547A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN110928142A (zh) * 2019-11-28 2020-03-27 北京遥测技术研究所 一种光刻厚胶与金属基底结合力的改善方法
CN110928142B (zh) * 2019-11-28 2023-08-29 北京遥测技术研究所 一种光刻厚胶与金属基底结合力的改善方法

Similar Documents

Publication Publication Date Title
US8916472B2 (en) Interconnect formation using a sidewall mask layer
US6433436B1 (en) Dual-RIE structure for via/line interconnections
CN101355047B (zh) 在低介电常数介质层中形成通孔的方法
CN104752338A (zh) 用于半导体器件的互连结构
CN100561706C (zh) 双镶嵌结构的形成方法
CN102881648A (zh) 金属互连结构的制作方法
CN102522370B (zh) 接触孔的形成方法
CN110223956B (zh) 多孔结构及其制作方法
US20130065376A1 (en) Semiconductor capacitor
CN102097362A (zh) 掩膜层的形成方法及刻蚀方法
CN102087993B (zh) 沟槽形成方法
CN100539074C (zh) 双镶嵌结构的制作方法
CN100468636C (zh) 金属氧化物半导体器件栅极结构的形成方法
CN102005412B (zh) 接触孔的形成方法和接触插塞的形成方法
CN102820260A (zh) 提高通孔图形性能表现的方法
CN109904145A (zh) 一种薄膜电阻的制造方法
CN102437089A (zh) 一种铜后道互连工艺
CN102013410A (zh) 电感元件及其形成方法
CN101593725A (zh) 接触孔的形成方法
CN101937865B (zh) 沟槽的形成方法
CN101996929B (zh) 双镶嵌结构的形成方法及半导体结构
US20050277067A1 (en) Semiconductor device with scattering bars adjacent conductive lines
CN103050382A (zh) 半导体器件的制造方法
CN102129168B (zh) 光刻胶图形的修正方法
CN113270362A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121114

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121114

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110615