CN109904145A - 一种薄膜电阻的制造方法 - Google Patents

一种薄膜电阻的制造方法 Download PDF

Info

Publication number
CN109904145A
CN109904145A CN201910148584.XA CN201910148584A CN109904145A CN 109904145 A CN109904145 A CN 109904145A CN 201910148584 A CN201910148584 A CN 201910148584A CN 109904145 A CN109904145 A CN 109904145A
Authority
CN
China
Prior art keywords
etching
film resistor
manufacturing
stop layer
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910148584.XA
Other languages
English (en)
Inventor
左青云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201910148584.XA priority Critical patent/CN109904145A/zh
Publication of CN109904145A publication Critical patent/CN109904145A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种薄膜电阻的制造方法，包括以下步骤：步骤S01：提供一表面覆盖有绝缘层的衬底；步骤S02：在所述衬底上淀积薄膜电阻材料，并图形化薄膜电阻材料；步骤S03：在衬底和薄膜电阻材料上依次淀积金属电极材料、刻蚀停止层和硬掩膜；步骤S04：采用第一种干法刻蚀图形化硬掩膜，并去除光刻胶；步骤S05：采用第二种干法刻蚀继续图形化刻蚀停止层；步骤S06：采用湿法刻蚀继续图形化金属电极材料，形成薄膜电阻。本发明可以避免薄膜电阻的过刻蚀和金属电极的刻蚀残留问题，提高薄膜电阻的精度和可靠性。

Description

一种薄膜电阻的制造方法
技术领域
本发明涉及半导体加工制造技术领域，更具体地，涉及一种薄膜电阻的制造方法。
背景技术
随着现代电子设备性能要求越来越高，对芯片上元器件的性能要求也越来越苛刻。在现代大规模集成电路芯片、传感器芯片中，薄膜电阻是一种不可或缺的器件，包括芯片片上的分压电阻、热敏电阻、光敏电阻等，薄膜电阻的精度也直接影响先进芯片的精度和性能。
图1为现有技术中一种薄膜电阻的主要结构示意图。如图1所示，其制造方法主要包括：
首先，提供一覆盖有绝缘层的硅片作为衬底101，在衬底101上淀积薄膜电阻材料102并图形化；
接着，在衬底101和薄膜电阻材料102上继续淀积金属电极材料103；
最后，采用干法刻蚀图形化电极材料103，形成薄膜电阻。
在该现有技术中，由于采用干法刻蚀工艺刻蚀电极材料，为了避免台阶处的金属电极残留，需要增加额外的过刻蚀量，使得薄膜电阻材料102也会被同时过刻蚀，从而影响薄膜电阻的精度，降低薄膜电阻的可靠性。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种薄膜电阻的制造方法，以解决现有技术中薄膜电阻材料的过刻蚀问题。
为实现上述目的，本发明的技术方案如下：
一种薄膜电阻的制造方法，包括以下步骤：
步骤S01：提供一表面覆盖有绝缘层的衬底；
步骤S02：在所述衬底上淀积薄膜电阻材料，并图形化薄膜电阻材料；
步骤S03：在衬底和薄膜电阻材料上依次淀积金属电极材料、刻蚀停止层和硬掩膜；
步骤S04：采用第一种干法刻蚀图形化硬掩膜，并去除光刻胶；
步骤S05：采用第二种干法刻蚀继续图形化刻蚀停止层；
步骤S06：采用湿法刻蚀继续图形化金属电极材料，形成薄膜电阻。
进一步地，步骤S04中，所述第一种干法刻蚀为各向同性的干法刻蚀，图形化硬掩膜后，停止在下层的刻蚀停止层上，且薄膜电阻材料图形化时形成的台阶处的硬掩膜被完全刻蚀去除。
进一步地，采用第一种干法刻蚀时，所述硬掩膜和刻蚀停止层之间的刻蚀选择比大于3。
进一步地，步骤S05中，所述第二种干法刻蚀为各向同性的干法刻蚀，图形化刻蚀停止层后，停止在下层的金属电极材料上，且薄膜电阻材料图形化时形成的台阶处的刻蚀停止层被完全刻蚀去除。
进一步地，采用第二种干法刻蚀时，所述刻蚀停止层和金属电极材料之间的刻蚀选择比大于10。
进一步地，步骤S06中，所述湿法刻蚀为各向同性的湿法刻蚀。
进一步地，湿法刻蚀时，湿法药液刻蚀金属电极材料对刻蚀停止层、硬掩膜和薄膜电阻材料的刻蚀选择比均大于100。
进一步地，所述衬底为硅片；所述绝缘层为二氧化硅；所述薄膜电阻材料为掺杂的多晶硅或非晶硅；所述金属电极材料为Ti、TiN、Ta、TaN、Al或Cu，厚度为50埃-2000埃。
进一步地，所述刻蚀停止层为SiO2或a-Si，厚度为50埃-2000埃。
进一步地，所述硬掩膜为SiN、SiON或SiO2，厚度为100埃-2000埃。
从上述技术方案可以看出，本发明通过先采用第一种各向同性的干法刻蚀图形化硬掩膜并去除光刻胶，然后再采用第二种各向同性的干法刻蚀图形化刻蚀停止层，最后通过各向同性的湿法刻蚀图形化薄膜电阻材料，形成薄膜电阻。与现有技术相比，可以避免薄膜电阻的过刻蚀和金属电极的刻蚀残留问题，提高薄膜电阻的精度和可靠性。
附图说明
图1是现有技术中一种薄膜电阻结构示意图。
图2是本发明的一种薄膜电阻的制造方法流程示意图。
图3-图7是用以说明本发明的一种薄膜电阻的制造方法的具体步骤时所形成的器件剖面示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参考图2，图2是本发明的一种薄膜电阻的制造方法流程示意图；同时，请参考图3-图7，图3-图7是用以说明本发明的一种薄膜电阻的制造方法的具体步骤时所形成的器件剖面示意图。如图2所示，本发明的一种薄膜电阻的制造方法，可包括以下步骤：
步骤S01：提供一表面覆盖有绝缘层的衬底。
请参考图3。可采用硅片作为衬底，并在硅片衬底上淀积一层绝缘层。硅片衬底可以是已经完成CMOS处理电路芯片制造的硅片。
作为一可选的实施方式，可采用一枚8英寸的晶圆硅片301作为衬底，并采用化学气相淀积工艺，在晶圆硅片上淀积厚度例如为3000埃的二氧化硅作为绝缘层，形成带绝缘层表面的衬底301。
步骤S02：在所述衬底上淀积薄膜电阻材料，并图形化薄膜电阻材料。
请继续参考图3。可先采用化学气相淀积、物理气相淀积等工艺，在硅片衬底301上淀积薄膜电阻材料302。
然后，可利用一个光刻版，光刻刻蚀薄膜电阻材料302，形成图形化的薄膜电阻材料302。
薄膜电阻材料302可以是掺杂的多晶硅，或者是非晶硅。
本实施例中，采用等离子体增强化学气相淀积工艺淀积厚度例如为1000埃的掺杂非晶硅作为薄膜电阻材料；接着利用一个光刻版，光刻光刻胶，并采用等离子体刻蚀薄膜电阻材料，形成图形化的薄膜电阻材料302。
步骤S03：在衬底和薄膜电阻材料上依次淀积金属电极材料、刻蚀停止层和硬掩膜。
请参考图4。可采用CMOS常规工艺，在衬底301和薄膜电阻材料302上继续依次淀积金属电极材料303、刻蚀停止层304和硬掩膜305。其中，
金属电极材料303可采用Ti、TiN、Ta、TaN、Al或Cu，厚度可为50埃-2000埃。
刻蚀停止层304可采用SiO2或a-Si(无定形硅)，厚度可为50埃-2000埃。
硬掩膜305可采用SiN、SiO2或SiON，厚度可为100埃-2000埃。
本实施例中，可先采用物理气相淀积工艺淀积厚度为100埃的TiN作为金属电极材料303；接着采用化学气相淀积工艺淀积厚度为200埃的SiO2作为刻蚀停止层304；最后再采用化学气相淀积工艺淀积厚度为500埃的SiON作为硬掩膜305。
步骤S04：采用第一种干法刻蚀图形化硬掩膜，并去除光刻胶。
请参考图5。采用第一种各向同性的干法刻蚀图形化硬掩膜305。刻蚀后停止在下层的刻蚀停止层304表面，且薄膜电阻材料图形化时形成的台阶处的硬掩膜305需要被完全刻蚀掉。
本实施例中，采用第一种各向同性的干法刻蚀刻蚀SiON硬掩膜305，停止在SiO2刻蚀停止层304上，SiON硬掩膜305与SiO2刻蚀停止层304之间的选择比大于5，使SiO2刻蚀停止层304的过刻蚀量小于100埃。
第一种干法刻蚀后，去除器件表面残留的光刻胶，并进行清洗。
步骤S05：采用第二种干法刻蚀继续图形化刻蚀停止层。
请参考图6。以硬掩膜305为掩蔽层，继续采用第二种各向同性的干法刻蚀图形化刻蚀停止层304。刻蚀后停止在下层的金属电极材料303表面，且薄膜电阻材料图形化时形成的台阶处的刻蚀停止层需要被完全刻蚀掉。
本实施例中，采用第二种各向同性的干法刻蚀SiO2刻蚀停止层304，停止在TiN金属电极层303上，SiO2刻蚀停止层304与SiON硬掩膜层305的选择比大于1，且SiO2刻蚀停止层304与TiN金属电极层303的选择比大于10，使刻蚀TiN金属电极层303时的过刻蚀量小于40埃。
步骤S06：采用湿法刻蚀继续图形化金属电极材料，形成薄膜电阻。
请参考图7。采用湿法刻蚀继续刻蚀金属电极材料303，形成薄膜电阻。其中，湿法刻蚀为各向同性刻蚀，其选择比很高，不会对其他膜层造成损伤。
本实施例中，可采用碱性的湿法药液刻蚀TiN金属电极层303，其对SiO2刻蚀停止层304、SiON硬掩膜305和非晶硅薄膜电阻材料302的选择比均大于100，可有效避免对薄膜电阻材料造成过刻蚀。
综上所述，本发明通过先采用第一种各向同性的干法刻蚀图形化硬掩膜并去除光刻胶及清洗，然后再采用第二种各向同性的干法刻蚀图形化刻蚀停止层，最后通过各向同性的湿法刻蚀图形化薄膜电阻材料，形成薄膜电阻。与现有技术相比，可以避免薄膜电阻的过刻蚀和金属电极的刻蚀残留问题，提高薄膜电阻的精度和可靠性。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种薄膜电阻的制造方法，其特征在于，包括以下步骤：
步骤S01：提供一表面覆盖有绝缘层的衬底；
步骤S02：在所述衬底上淀积薄膜电阻材料，并图形化薄膜电阻材料；
步骤S03：在衬底和薄膜电阻材料上依次淀积金属电极材料、刻蚀停止层和硬掩膜；
步骤S04：采用第一种干法刻蚀图形化硬掩膜，并去除光刻胶；
步骤S05：采用第二种干法刻蚀继续图形化刻蚀停止层；
步骤S06：采用湿法刻蚀继续图形化金属电极材料，形成薄膜电阻。
2.根据权利要求1所述的薄膜电阻的制造方法，其特征在于，步骤S04中，所述第一种干法刻蚀为各向同性的干法刻蚀，图形化硬掩膜后，停止在下层的刻蚀停止层上，且薄膜电阻材料图形化时形成的台阶处的硬掩膜被完全刻蚀去除。
3.根据权利要求1或2所述的薄膜电阻的制造方法，其特征在于，采用第一种干法刻蚀时，所述硬掩膜和刻蚀停止层之间的刻蚀选择比大于3。
4.根据权利要求1所述的薄膜电阻的制造方法，其特征在于，步骤S05中，所述第二种干法刻蚀为各向同性的干法刻蚀，图形化刻蚀停止层后，停止在下层的金属电极材料上，且薄膜电阻材料图形化时形成的台阶处的刻蚀停止层被完全刻蚀去除。
5.根据权利要求1或4所述的薄膜电阻的制造方法，其特征在于，采用第二种干法刻蚀时，所述刻蚀停止层和金属电极材料之间的刻蚀选择比大于10。
6.根据权利要求1所述的薄膜电阻的制造方法，其特征在于，步骤S06中，所述湿法刻蚀为各向同性的湿法刻蚀。
7.根据权利要求1或6所述的薄膜电阻的制造方法，其特征在于，湿法刻蚀时，湿法药液刻蚀金属电极材料对刻蚀停止层、硬掩膜和薄膜电阻材料的刻蚀选择比均大于100。
8.根据权利要求1所述的薄膜电阻的制造方法，其特征在于，所述衬底为硅片；所述绝缘层为二氧化硅；所述薄膜电阻材料为掺杂的多晶硅或非晶硅；所述金属电极材料为Ti、TiN、Ta、TaN、Al或Cu，厚度为50埃-2000埃。
9.根据权利要求1所述的薄膜电阻的制造方法，其特征在于，所述刻蚀停止层为SiO2或a-Si，厚度为50埃-2000埃。
10.根据权利要求1所述的薄膜电阻的制造方法，其特征在于，所述硬掩膜为SiN、SiON或SiO2，厚度为100埃-2000埃。
CN201910148584.XA 2019-02-28 2019-02-28 一种薄膜电阻的制造方法 Pending CN109904145A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910148584.XA CN109904145A (zh) 2019-02-28 2019-02-28 一种薄膜电阻的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910148584.XA CN109904145A (zh) 2019-02-28 2019-02-28 一种薄膜电阻的制造方法

Publications (1)

Publication Number Publication Date
CN109904145A true CN109904145A (zh) 2019-06-18

Family

ID=66945874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910148584.XA Pending CN109904145A (zh) 2019-02-28 2019-02-28 一种薄膜电阻的制造方法

Country Status (1)

Country Link
CN (1) CN109904145A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410382A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种铬硅系薄膜电阻及其制备方法
WO2024066580A1 (zh) * 2022-09-30 2024-04-04 华为技术有限公司 芯片及其制备方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468672A (en) * 1993-06-29 1995-11-21 Raytheon Company Thin film resistor and method of fabrication
US20040152299A1 (en) * 2003-02-04 2004-08-05 Pushpa Mahalingam Method of forming an integrated circuit thin film resistor
CN102299054A (zh) * 2010-06-28 2011-12-28 台湾积体电路制造股份有限公司 用于薄膜电阻器生产的硬掩膜
CN108598259A (zh) * 2018-04-09 2018-09-28 上海集成电路研发中心有限公司 一种薄膜电阻的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468672A (en) * 1993-06-29 1995-11-21 Raytheon Company Thin film resistor and method of fabrication
US20040152299A1 (en) * 2003-02-04 2004-08-05 Pushpa Mahalingam Method of forming an integrated circuit thin film resistor
CN102299054A (zh) * 2010-06-28 2011-12-28 台湾积体电路制造股份有限公司 用于薄膜电阻器生产的硬掩膜
CN108598259A (zh) * 2018-04-09 2018-09-28 上海集成电路研发中心有限公司 一种薄膜电阻的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410382A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种铬硅系薄膜电阻及其制备方法
CN113410382B (zh) * 2021-06-15 2022-11-29 西安微电子技术研究所 一种铬硅系薄膜电阻及其制备方法
WO2024066580A1 (zh) * 2022-09-30 2024-04-04 华为技术有限公司 芯片及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
CN109119330B (zh) 一种半导体器件的形成方法
EP3140865B1 (en) Integrated thin film resistor and mim capacitor
US9130017B2 (en) Methods for forming interconnect structures of integrated circuits
US9679844B2 (en) Manufacturing a damascene thin-film resistor
TWI567895B (zh) 形成積體電路結構的方法及其結構
CN102478763A (zh) 光刻方法
CN109243971B (zh) 一种半导体器件介质膜低角度蚀刻方法
US7732224B2 (en) Metal line pattern of semiconductor device and method of forming the same
CN109904145A (zh) 一种薄膜电阻的制造方法
CN106684031A (zh) 半导体结构的制造方法
US20160351495A1 (en) Process for manufacturing integrated electronic devices, in particular cmos devices using a borderless contact technique
CN108598259A (zh) 一种薄膜电阻的制备方法
US6821886B1 (en) IMP TiN barrier metal process
US20090068847A1 (en) Methods for removing contaminants from aluminum-comprising bond pads and integrated circuits therefrom
CN110875287B (zh) 制造半导体元件的方法
KR100824627B1 (ko) 반도체 소자의 제조방법
US6613680B2 (en) Method of manufacturing a semiconductor device
JP2006041186A (ja) エッチング方法及び絶縁膜のパターニング方法
TWI381449B (zh) 半導體元件之蝕刻方法
CN102097362A (zh) 掩膜层的形成方法及刻蚀方法
JP2008016553A (ja) 半導体装置の製造方法
US20090305497A1 (en) Method for fabricating semiconductor device
CN115346912B (zh) 浅沟槽隔离结构的制备方法
US6281092B1 (en) Method for manufacturing a metal-to-metal capacitor utilizing only one masking step
KR100613573B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190618