CN106684031A - 半导体结构的制造方法 - Google Patents
半导体结构的制造方法 Download PDFInfo
- Publication number
- CN106684031A CN106684031A CN201510745020.6A CN201510745020A CN106684031A CN 106684031 A CN106684031 A CN 106684031A CN 201510745020 A CN201510745020 A CN 201510745020A CN 106684031 A CN106684031 A CN 106684031A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- groove
- dielectric layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 145
- 238000000034 method Methods 0.000 claims abstract description 100
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 230000004888 barrier function Effects 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 29
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 303
- 239000007789 gas Substances 0.000 claims description 67
- 239000011241 protective layer Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000003085 diluting agent Substances 0.000 claims description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 229910052786 argon Inorganic materials 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 7
- 229910052734 helium Inorganic materials 0.000 claims description 7
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 230000001133 acceleration Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000011049 filling Methods 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 description 16
- 230000007704 transition Effects 0.000 description 15
- 239000000243 solution Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- -1 copper nitride Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004723 HSiO1.5 Inorganic materials 0.000 description 1
- 229910020381 SiO1.5 Inorganic materials 0.000 description 1
- 229910020175 SiOH Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002242 deionisation method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- SOQBVABWOPYFQZ-UHFFFAOYSA-N oxygen(2-);titanium(4+) Chemical class [O-2].[O-2].[Ti+4] SOQBVABWOPYFQZ-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 235000010215 titanium dioxide Nutrition 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
- H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的制造方法，包括：提供半导体基底；在所述半导体基底上形成刻蚀阻挡层；在所述刻蚀阻挡层表面形成介质层；去除部分厚度的介质层，在所述介质层中形成沟槽；在所述沟槽的侧壁和底部形成保护层；刻蚀所述沟槽底部的介质层和刻蚀阻挡层形成通孔；向所述沟槽和通孔内填充导电材料，以形金属成互连结构。本发明通过先刻蚀部分厚度的介质层形成沟槽，再刻蚀沟槽底部的介质层和刻蚀阻挡层形成通孔，从而保证所述通孔质量及良好的尺寸均一性；此外，通过在所述沟槽的侧壁和底部形成保护层，有助于在通孔形成工艺过程中保证所述沟槽的质量不受影响。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构的制造方法。
背景技术
半导体器件通常需要多层金属层提供足够的互连能力，其中，所述多层金属层之间的互连以及半导体器件有源区与外界电路的连接通过填充有导电材料的通孔实现。
随着超大规模集成电路的发展，半导体金属层的层数越来越多，并且通孔的尺寸随着集成电路特征尺寸的减小而逐渐减小。通孔尺寸越小，形成通孔的工艺难度越大，而通孔的形成质量对后段电路的性能影响很大，严重时会影响半导体器件的正常工作。
但是，现有技术形成的通孔质量有待提高。
发明内容
本发明解决的问题是提供一种半导体结构的制造方法，提高半导体器件的电性能。
为解决上述问题，本发明提供一种半导体结构的制造方法。包括如下步骤：提供半导体基底，所述半导体基底中形成有至少一个底层金属互连结构；所述半导体基底上形成刻蚀阻挡层；在所述刻蚀阻挡层表面形成介质层；去除部分厚度的介质层，在所述介质层中形成至少一个沟槽；在所述沟槽的侧壁和底部形成保护层；刻蚀所述沟槽底部的介质层和刻蚀阻挡层形成通孔，所述通孔贯穿所述介质层和刻蚀阻挡层并露出所述底层金属互连结构，所述沟槽底部和通孔顶部相连通且所述沟槽开口尺寸大于所述通孔开口尺寸；向所述沟槽和通孔内填充导电材料，以形成金属成互连结构。
可选的，所述保护层的的厚度为至
可选的，所述保护层的材料为硅。
可选的，在所述沟槽的侧壁和底部形成保护层的工艺步骤包括：在所述介质层内形成至少一个沟槽后，将所述半导体基底置于反应腔室内，所述反应腔室内具有一含硅电极板；在所述含硅电极板上加载直流偏压；通入反应气体形成等离子体；所述等离子体中的离子在直流偏压的加速下轰击所述含硅电极板，溅射出硅原子；所述硅原子接触至所述沟槽表面及介质层表面，在所述沟槽的侧壁、底部以及所述介质层表面形成保护层。
可选的，形成所述保护层的工艺参数包括：源功率为250W至350W，源频率为35MHZ至45MHZ，加载在所述含硅基电极板上的直流偏压为200V至2000V，所述直流偏压产生的功率为850W至950W，反应腔室压强为50mTorr至80mTorr，温度为110℃至130℃，工艺时间为15S至25S。
可选的，所述反应气体为氢气和氩气的混合气体；所述等离子包括氩离子。
可选的，所述氢气的气体流量为80sccm至120sccm，所述氩气的流量为80sccm至120sccm。
可选的，刻蚀所述沟槽底部的介质层和刻蚀阻挡层形成通孔的步骤包括：采用主刻蚀工艺刻蚀所述沟槽底部的介质层，直至露出所述刻蚀阻挡层表面，形成初始通孔；
采用过刻蚀工艺刻蚀所述初始通孔暴露出的刻蚀阻挡层，直至露出所述底层金属互连结构，形成通孔。
可选的，所述过刻蚀工艺还包括：刻蚀去除所述保护层。
可选的，所述主刻蚀工艺和所述过刻蚀工艺均为等离子干法刻蚀工艺。
可选的，所述主刻蚀工艺采用的刻蚀气体为CF4、CHF3、CH2F2或C4F8，所采用的稀释气体为N2、O2、CO、He或Ar。
可选的，所述主刻蚀工艺的工艺参数包括：所述刻蚀气体的气体流量为10sccm至200sccm，所述稀释气体的气体流量为10sccm至200sccm，腔室压强为30mTorr至200mTorr。
可选的，所述过刻蚀工艺采用的刻蚀气体为CF4、CHF3、CH2F2或C4F8，所采用的稀释气体为N2、O2、CO、He或Ar。
可选的，所述过刻蚀工艺的工艺参数包括：所述刻蚀气体的气体流量为10sccm至200sccm，所述稀释气体的气体流量为10sccm至200sccm，腔室压强为30mTorr至200mTorr。
可选的，所述制造方法还包括：向所述沟槽和通孔内填充导电材料之前，在所述沟槽和通孔侧壁、所述通孔底部形成籽晶层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明通过先刻蚀部分介质层形成沟槽，再刻蚀所述沟槽底部的介质层直至露出刻蚀阻挡层表面形成初始通孔，由于所述初始通孔通过一步刻蚀工艺形成且以刻蚀阻挡层作为刻蚀工艺的停止层，从而避免通过多步刻蚀工艺以形成初始通孔过程中的过渡通孔质量、过渡通孔底部的剩余介电层厚度以及各区域膜层的厚度均一性对所述初始通孔尺寸的影响，从而保证最终形成的通孔质量及良好的尺寸均一性。
此外，在形成所述沟槽后，刻蚀形成所述初始通孔之前，在所述沟槽侧壁以及底部形成保护层，从而避免后续初始通孔形成工艺所采用的图形层中的水分渗入沟槽侧壁及底部的介质层中，还可以避免后续去除初始通孔形成工艺所采用的图形层的过程中对沟槽表面的损耗，从而保证所述沟槽的质量。
附图说明
图1至图5是现有技术一种半导体结构的制造方法中各步骤对应的结构示意图；
图6至图14是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
具体实施方式
现有技术形成的通孔质量较差，结合现有技术半导体结构的制造方法分析其原因。参考图1至图5，示出了半导体结构的制造方法一实施例中各步骤对应的结构示意图。所述半导体结构的制造方法包括以下步骤：
如图1所示，提供半导体基底100，所述半导体基底100内形成有至少一个底层金属互连结构110，所述底层金属互连结构110包括底层刻蚀阻挡层111，位于所述底层刻蚀阻挡层111表面的底层介电层112，以及位于所述底层介电层112内的底层金属层113；如图2所示，在所述底层金属互连结构110表面以及所述半导体基底100表面形成介质层，所述介质层包括依次位于所述半导体基底100上的刻蚀阻挡层120、介电层130、氧化层140及金属硬掩膜层150；继续参考图2，在所述金属硬掩膜层150表面形成第一图形层(未标注)，以所述第一图形层为掩膜，通过第一刻蚀工艺在所述金属硬掩膜层150内形成贯穿所述金属硬掩膜层150的第一开口151且所述第一开口151暴露出所述氧化层140顶部表面，所述第一开口151的位置及开口大小与后续形成的沟槽的位置及开口大小相同，形成所述第一开口151后去除所述第一图形层；如图3所示，在所述氧化层140的部分表面形成第二图形层(未标注)，所述第二图形层还覆盖图形化的金属硬掩膜层150表面，以所述第二图形层为掩膜，通过第二刻蚀工艺在所述氧化层140和介电层130内形成过渡通孔160，所述过渡通孔160的尺寸小于所述第一开口151的尺寸，形成所述过渡通孔160后去除所述第二图形层；如图4所示，以所述图形化的金属硬掩膜层150为掩膜，通过第三刻蚀工艺同时刻蚀所述氧化层140和介电层130，在所述金属硬掩膜层150、氧化层140和介电层内形成第二开口170，所述第二开口170包括相互贯穿的沟槽171和通孔172，所述通孔172形成于所述底层金属层113上方且暴露出所述底层金属层113顶部表面；如图5所示，向所述第二开口170(如图4所示)内填充满导电材料180，并通过研磨工艺使所述第二开口170内的导电材料180厚度达到目标值，形成金属互连结构190。
现有技术通过先形成过渡通孔，再通过一步刻蚀工艺同时形成沟槽和通孔，现有技术形成的通孔存在尺寸均一性较差的问题，主要因为：在刻蚀形成所述通孔之前，包括刻蚀阻挡层、介电层、氧化层及金属硬掩膜层的沉积，还包括过渡通孔的刻蚀工艺，其中，各膜层的厚度、部分通孔的形成质量以及过渡通孔底部的剩余介电层厚度均会影响最终形成的通孔尺寸和形貌，而在实际工艺中，难以保证各区域的膜层厚度一致，也难以保证形成过渡通孔的工艺稳定性、尺寸均一性以及过渡通孔底部剩余介电层厚度的厚度均一性，从而导致所述通孔的尺寸均一性较差，进而影响通孔和金属互连结构的质量，甚至影响半导体器件的性能。
为了解决所述技术问题，本发明提供一种半导体的的制造方法，包括：提供半导体基底，所述半导体基底中形成有至少一个底层金属互连结构；所述半导体基底上形成刻蚀阻挡层；在所述刻蚀阻挡层表面形成介质层；去除部分厚度的介质层，在所述介质层中形成至少一个沟槽；在所述沟槽的侧壁和底部形成保护层；刻蚀所述沟槽底部的介质层和刻蚀阻挡层形成通孔，所述通孔贯穿所述介质层和刻蚀阻挡层并露出所述底层金属互连结构，所述沟槽底部和通孔顶部相连通且所述沟槽开口尺寸大于所述通孔开口尺寸；向所述沟槽和通孔内填充导电材料，以形成金属成互连结构。
在形成通孔的工艺步骤中，本发明通过先刻蚀部分介质层形成沟槽，再刻蚀所述沟槽底部的介质层直至露出刻蚀阻挡层表面形成初始通孔，由于所述初始通孔通过一步刻蚀工艺形成且以刻蚀阻挡层作为刻蚀工艺的停止层，从而避免通过多步刻蚀工艺以形成初始通孔过程中的过渡通孔质量、过渡通孔底部的剩余介电层厚度以及各区域膜层的厚度均一性对所述初始通孔尺寸的影响，从而保证最终形成的通孔质量及良好的尺寸均一性。
此外，在形成所述沟槽后，刻蚀形成所述初始通孔之前，在所述沟槽侧壁以及底部形成保护层，从而避免后续初始通孔形成工艺所采用的图形层中的水分渗入沟槽侧壁及底部的介质层中，还可以避免后续去除初始通孔形成工艺所采用的图形层的过程中对沟槽表面的损耗，从而保证所述沟槽的质量。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图14是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
参考图6，提供半导体基底200，所述半导体基底200中形成有至少一个底层金属互连结构210。
本实施例中，所述底层金属互连结构210包括：位于半导体基底200中的底层刻蚀阻挡层211，位于所述底层刻蚀阻挡层211表面的底层介电层212，以及位于所述底层介电层212内的底层金属层213，所述底层金属层213顶部与所述半导体基底200顶部齐平；所述底层金属互连结构210用于与待形成的金属互连结构相连接，也可用于与外部器件或其他金属层相连接。
所述底层金属层213的材料可以为Cu、Al或W等导电材料；所述半导体基底200内可以形成有一个底层金属层213或多个底层金属层213；当所述半导体基底200内形成有多个底层金属层213时，所述多个底层金属层213在平行于所述半导体基底200表面方向上的尺寸相同或不同。
参考图7，在所述半导体基底200上形成刻蚀阻挡层220，用于后续在刻蚀形成初始开口(未图示)时，起到刻蚀停止层的作用。
具体地，所述刻蚀阻挡层220的材料设置为：后续在刻蚀形成初始开口(未图示)时，刻蚀位于所述刻蚀阻挡层220表面的介电层(未图示)的刻蚀工艺对所述刻蚀阻挡层220的刻蚀速率较小，从而起到刻蚀停止作用，防止刻蚀所述介电层的过程对所述半导体基底200或所述底层金属层213造成过刻蚀。还需要说明的是，在介电层中形成初始通孔(未图示)之后，还需要进一步刻蚀所述初始通孔以露出所述底层金属层213，所述刻蚀阻挡层220的材料还需要设置为：所述进一步的刻蚀过程对所述刻蚀阻挡层220的刻蚀速率较大而对所述底层金属层213的刻蚀速率较小，从而减小对所述底层金属层213造成刻蚀损伤。
本实施例中，所述刻蚀阻挡层220的材料为SiCN(碳氮化硅)，形成所述刻蚀阻挡层220的工艺为化学气相沉积法。
继续参考图7，在所述刻蚀阻挡层220表面形成介质层。
本实施例中，形成所述介质层的工艺步骤包括：在所述刻蚀阻挡层220表面形成介电层230；在所述介电层230表面形成氧化层240；在所述氧化层240表面形成硬掩膜层250。
所述介电层230用于使待形成的金属互连结构之间相互绝缘。本实施例中，所述介电层230的材料具有多孔结构，所述具有多孔结构的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6、小于等于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)，从而可以有效地降低金属互连结构之间的寄生电容，进而减小后段RC延迟。
所述介电层230的材料可以是SiOH、SiOCH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ，(HSiO1.5)n)或甲基硅倍半氧烷(MSQ，(CH3SiO1.5)n)。本实施例中，所述介电层230的材料为超低k介质材料，所述超低k介质材料为SiOCH，形成所述介电层230的工艺为化学气相沉积法。
所述氧化层240作为后续沟槽刻蚀工艺的刻蚀缓冲层。由于所述介电层230为超低k介质材料，特性松软，容易发生过刻蚀现象，使形成的沟槽深度超出预设目标值，而所述氧化层240致密度和硬度更好，因此在所述介电层230表面形成所述氧化层240，使后续形成沟槽的刻蚀工艺中更好地控制刻蚀所述介电层230的厚度，进而保证后续形成的沟槽的形貌与尺寸满足工艺规格。本实施例中，所述氧化层240的材料为氧化硅，形成所述氧化层240的工艺为化学气相沉积法。
所述金属硬掩膜层250用于在后续刻蚀工艺过程中起到掩膜的作用。以所述图形化的金属硬掩膜层250为掩膜进行刻蚀，可以更好地控制开口的图形形貌，使形成的开口形貌更光滑。
所述金属硬掩膜层250的材料可以为氮化钛、钛或氮化铜。本实施例中，所述金属硬掩膜层250为氮化钛层，形成所述金属硬掩膜层250的工艺为物理气相沉积法。
参考图8，在所述金属硬掩膜层250内形成沟槽开口400。
具体地，在所述金属硬掩膜层250表面形成底部抗反射层300和第一图形层310，所述底部抗反射层300用于吸收折射进入所述底部抗反射层300的光线，从而改善驻波效应，提高曝光显影后的图形质量，所述第一图形层310用于定义沟槽开口图形的位置和尺寸；以所述第一图形层310为掩膜，沿所述沟槽开口图形依次刻蚀底部抗反射层300、金属硬掩膜层250直至露出所述氧化层240表面(刻蚀过程中，部分厚度的所述氧化层240被刻蚀去除)；形成图形化的金属硬掩膜层250，所述金属硬掩膜层250包括沟槽开口400。形成所述沟槽开口400后，采用湿法刻蚀或等离子体干法刻蚀工艺去除所述第一图形层310，然后以去离子水进行清洗。
本实施例中，所述第一图形层310为光刻胶层，形成所述第一图形层310的工艺为：形成覆盖所述底部抗反射层300表面的第一光刻胶膜；对所述第一光刻胶膜进行曝光处理；采用显影液对曝光后的第一光刻胶膜进行清洗，形成第一图形层310，露出部分所述底部抗反射层300表面，在所述第一图形层310内形成沟槽开口400的图形。
需要说明的是，在去除所述第一图形层310后，去除所述底部抗反射层300，可以采用化学溶液去除所述底部抗反射层300。
参考图9，去除部分厚度H的介质层230，在所述介质层230中形成至少一个沟槽410。
具体地，以所述图形化的金属硬掩膜层250为掩膜，依次刻蚀所述沟槽开口400底部的氧化层240和部分厚度H的介电层230，在相应位置处形成沟槽410。
本实施例中，形成所述沟槽410的工艺为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺具体可以为：以所述图形化的金属硬掩膜层250为掩膜，通入刻蚀气体CF4、CHF3或CH2F2，辅以稀释气体CO、He或Ar，依次刻蚀所述图形化的金属硬掩膜层250所暴露出的氧化层240以及所述氧化层240底部部分厚度H的介电层230，在所述介电层230内形成沟槽410，去除所述部分厚度H的介电层230的厚度根据所述介电层230内的沟槽410深度而定。
本实施例中，采用的刻蚀气体为CH2F2，稀释气体为CO；所述刻蚀气体与所述稀释气体的体积比为1:12至1:17。具体地，所述刻蚀气体的气体流量为10sccm至30sccm，所述稀释气体的气体流量为300sccm至400sccm，刻蚀反应腔体内的气压为100mTorr至200mTorr。
需要说明的是，所述沟槽410的剖面形貌可以为倒梯形，或所述沟槽410的侧壁表面垂直于所述半导体基底200表面。本实施例中，所述沟槽410的侧壁表面垂直于所述半导体基底200表面。
参考图10，在所述沟槽410(如图9所示)的侧壁和底部形成保护层260。
所述保护层260用于保护所述沟槽410。在后续形成通孔的工艺中，需在所述沟槽410内填充满抗反射阻挡层或有机绝缘层，而所述抗反射阻挡层或有机绝缘层中含有水分子，通过在所述沟槽410侧壁及底部形成所述保护层260，可以避免水分子渗入所述介电层230中，从而减小所述抗反射阻挡层或有机绝缘层对所述沟槽410质量的影响。此外，还可以避免后续去除图形层的过程中对所述沟槽410表面的损耗，从而保证所述沟槽410的质量不受影响。
需要说明的是，所述保护层260还覆盖所述介质层表面。本实施例中，所述介质层包括位于所述刻蚀阻挡层220表面的介电层230，位于所述介电层230表面的氧化层240，以及位于所述氧化层240表面的金属硬掩膜层250，因此，所述保护层260覆盖所述金属硬掩膜层250表面。
为了提高所述保护层260的形成速度，且更好的保护所述沟槽410，本实施例中，所述保护层260的材料为硅，形成所述保护层260的工艺步骤包括：形成所述沟槽410后，将所述半导体基底200置于反应腔室内，所述反应腔室内具有一含硅电极板；在所述含硅电极板上加载直流偏压；通入反应气体形成等离子体；所述等离子体中的离子在直流偏压的加速下轰击所述含硅电极板，溅射出硅原子；所述硅原子接触至所述沟槽410表面以及金属硬掩膜层250表面，在所述沟槽410的侧壁、底部以及所述金属硬掩膜层250表面形成保护层260。
具体地，形成所述保护层260的工艺参数包括：源功率为250W至350W，源频率为35MHZ至45MHZ，加载在所述含硅基电极板上的直流偏压为200V至2000V，所述直流偏压产生的功率为850W至950W，反应腔室压强为50mTorr至80mTorr，温度为110℃至130℃，工艺时间为15S至25S。其中，所述反应气体为氢气和氩气的混合气体；所述等离子包括氩离子，所述氢气的气体流量为80sccm至120sccm，所述氩气的流量为80sccm至120sccm。
在其他实施例中，所述反应气体还可以包括氮气；所述等离子还可以包括氮离子。
需要说明的是，所述保护层260不宜过厚，也不宜过薄。如果所述保护层260的厚度过厚，会增加后续形成通孔的刻蚀工艺难度或使刻蚀时间变长，此外，还会相应增加后续去除所述保护层260的工艺难度；如果所述保护层260的厚度过薄，后续难以有效地阻挡抗反射阻挡层或有机绝缘层中的水分子渗入所述介电层230，从而难以保证所述沟槽410的形成质量。为此，本实施例中，所述保护层260的厚度为至
参考图11，在所述保护层260表面形成第二图形层340，所述第二图形层340内形成第一开口420。
具体地，在形成有所述保护层260的沟槽410(如图9所示)内填充满有机绝缘层320，所述有机绝缘层320还覆盖所述金属硬掩膜层250上方的保护层260表面，所述有机绝缘层320的顶部表面高于所述金属硬掩膜层250上方的保护层260的顶部表面，所述有机绝缘层320的填充性能较高，可以良好地填充满所述沟槽410；依次在所述有机绝缘层320表面形成旋涂玻璃层330和第二图形层340，所述有机绝缘层320、旋涂玻璃层330和第二图形层340相当于三层复合图形层，具有较好的厚度及图形传递质量。本实施例中，所述有机绝缘层320的厚度为至所述旋涂玻璃层330的厚度为至
本实施例中，所述第二图形层340为光刻胶层，形成所述第二图形层340的工艺为：形成覆盖所述旋涂玻璃层330表面的第二光刻胶膜；对所述第二光刻胶膜进行曝光处理；采用显影液对曝光后的第二光刻胶膜进行清洗，形成第二图形层340，露出部分所述旋涂玻璃层330表面，在所述第二图形层340内形成第一开口420，所述第一开口420的位置、尺寸与后续形成的通孔的尺寸、位置相同。
需要说明的是，所述有机绝缘层320含有水分，通过在所述沟槽410(如图9所示)侧壁及底部形成所述保护层260，从而可以避免所述有机绝缘层320中的水分渗入所述沟槽410侧壁及底部的介电层230中，进而保证所述沟槽410的形成质量。
结合参考图11和图12，采用主刻蚀工艺刻蚀所述沟槽410(如图9所示)底部的介质层230直至露出所述刻蚀阻挡层220表面，在所述介电层230内形成初始通孔430。
具体地，在所述第二图形层340内形成第一开口420(如图11所示)后，以所述第二图形层340为掩模，沿所述第一开口420依次刻蚀所述旋涂玻璃层330、有机绝缘层320、保护层260和介电层230直至露出所述刻蚀阻挡层220表面，在所述介电层230内相应位置形成初始通孔430，所述初始通孔430的开口尺寸小于所述沟槽410的开口尺寸且所述初始通孔430与所述沟槽410相连通；形成所述初始通孔430后，采用湿法刻蚀或等离子体干法刻蚀工艺去除所述第二图形层340、旋涂玻璃层330和有机绝缘层320，然后以去离子水进行清洗。
需要说明的是，由于所述沟槽410侧壁及底部形成有所述保护层260，可以避免采用湿法刻蚀或等离子体干法刻蚀工艺去除所述第二图形层340、旋涂玻璃层330和有机绝缘层320的过程中对所述沟槽410表面的损耗，从而保证所述沟槽410的质量不受影响。
形成所述初始通孔430的工艺为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺具体可以为：以所述第二图形层340为掩模，通入刻蚀气体并辅以稀释气体，依次刻蚀所述旋涂玻璃层330、有机绝缘层320、保护层260和介电层230直至露出所述刻蚀阻挡层220表面，形成所述初始通孔430。
本实施例中，所述主刻蚀工艺采用的刻蚀气体为CF4、CHF3、CH2F2或C4F8，所述刻蚀气体的气体流量为10sccm至200sccm；所采用的稀释气体为N2、O2、CO、He或Ar，所述稀释气体的气体流量为10sccm至200sccm；刻蚀反应腔体内的气压为30mTorr至200mTorr。
本实施例通过先刻蚀部分厚度的所述介电层230形成所述沟槽410，再通过一步刻蚀工艺刻蚀所述沟槽410底部的介电层230直至露出所述刻蚀阻挡层220表面形成所述初始通孔430；所述介电层230和所述刻蚀阻挡层220具有较高的刻蚀选择比，也就是说，刻蚀形成初始通孔430的过程对所述介电层230的刻蚀速率远远大于对所述刻蚀阻挡层220的刻蚀速率，从而可以缩小刻蚀深度最大的区域与刻蚀深度最小的区域之间的工艺时间。本实施例中，由于所述初始通孔430通过一步刻蚀工艺形成且以所述刻蚀阻挡层220作为刻蚀工艺的停止层，从而避免通过多步刻蚀工艺以形成初始通孔过程中的过渡通孔质量、过渡通孔底部的剩余介电层厚度以及各区域膜层的厚度均一性对所述初始通孔尺寸的影响，从而保证最终形成的通孔质量及良好的尺寸均一性。
结合参考图12和图13，采用过刻蚀工艺刻蚀所述初始通孔430(如图12所示)暴露出的刻蚀阻挡层220，直至露出所述底层金属互连结构210，形成第二开口440，所述第二开口440包括沟槽410和通孔450。
具体地，沿所述初始通孔430刻蚀所述初始通孔430底部的刻蚀阻挡层220直至露出所述底层金属互连结构210的底层金属层213，形成通孔450。所述沟槽410和所述通孔450构成的第二开口440贯穿所述金属硬掩膜层250、氧化层240、介电层230和刻蚀阻挡层220，并露出所述底层金属互连结构210内的底层金属层213，所述沟槽410底部和所述通孔450顶部相连通且所述沟槽410的开口尺寸大于所述通孔450的开口尺寸。
需要说明的是，采用过刻蚀工艺刻蚀所述初始通孔430(如图12所示)暴露出的刻蚀阻挡层220的过程中，还刻蚀去除所述保护层260(如图12所示)。
本实施例中，所述过刻蚀工艺为等离子体干刻刻蚀工艺。所述等离子体干法刻蚀工艺具体可以为：通入刻蚀气体并辅以稀释气体，刻蚀所述初始通孔430底部的刻蚀阻挡层220，直至暴露出所述底层金属互连结构210表面。
本实施例中，所述主刻蚀工艺采用的刻蚀气体为CF4、CHF3、CH2F2或C4F8，所述刻蚀气体的气体流量为10sccm至200sccm；所采用的稀释气体为N2、O2、CO、He或Ar，所述稀释气体的气体流量为10sccm至200sccm；刻蚀反应腔体内的气压为30mTorr至200mTorr。
需要说明的是，形成所述通孔450后，采用羟基多巴胺有机溶剂(EKC)和稀释氢氟酸(DHF)溶液湿法清洗所述通孔450和沟槽410。所述EKC溶液与所述DHF溶液的湿法清洗顺序不做限定，可以先采用EKC溶液进行清洗，也可以先采用DHF溶液进行清洗。所述EKC溶液是不含氟的碱性溶液，用于减小DHF溶液的氟元素对所述氧化层240和所述介电层230结合处界面的腐蚀作用。本实施例中，所述EKC溶液的湿法清洗时间为1分钟至20分钟；所述DHF溶液的去离子水和氢氟酸(HF)的体积比是100:1至1000:1，所述DHF溶液的湿法清洗时间为1分钟至20分钟。
还需要说明的是，所述通孔450的剖面形貌可以为倒梯形，或所述通孔450的侧壁表面垂直于所述半导体基底200表面。本实施例中，所述通孔450的侧壁表面垂直于所述半导体基底200表面。
参考图14，向所述沟槽410(如图13所示)和通孔450(如图13所示)内填充导电材料270，以形成金属互连结构280。
具体地，先在所述第二开口440内填充满导电材料270，且所述导电材料270覆盖所述金属硬掩膜层250(如图13所示)表面；然后采用化学机械研磨工艺平坦化所述导电材料270并去除所述金属硬掩膜层250、氧化层240(如图13所示)和部分厚度的介电层230，使所述第二开口440内的导电材料270厚度达到预定值，形成金属互连结构280。
所述导电材料270可以为Cu、Al或W等导电材料。本实施例中，所述导电材料270为Cu材料，形成所述导电材料270的工艺为电镀工艺。
需要说明的是，形成所述第二开口440后，向所述第二开口440内填充所述导电材料270之前，先在所述第二开口440底部和侧壁形成阻挡层(未标注)，所述阻挡层还覆盖于所述金属硬掩膜层250表面；然后在所述阻挡层表面形成粘附层。
所述阻挡层用于防止向所述第二开口440内填充所述导电材料270的过程中所述导电材料270渗入介电层230中，从而避免影响对后段电路性能的影响。所述阻挡层的材料可以为Ru或TaN，本实施例中，所述阻挡层的材料为TaN。
所述粘附层用于向所述第二开口440内填充所述导电材料270时增加所述导电材料270的粘附性，从而提高所述导电材料270的填充能力，进而提高后续形成的金属互连结构的质量。本实施例中，所述粘附层的材料为Ta。
还需要说明的是，形成所述粘附层后，向所述第二开口440内填充所述导电材料270之前，还在所述粘附层表面溅射沉积金属势垒层和铜的籽晶层(未标注)，以提高电镀过程中导电材料270的覆盖能力。
本发明通过先刻蚀部分介质层形成沟槽，再刻蚀所述沟槽底部的介质层直至露出刻蚀阻挡层表面形成初始通孔，由于所述初始通孔通过一步刻蚀工艺形成且以刻蚀阻挡层作为刻蚀工艺的停止层，从而避免通过多步刻蚀工艺以形成初始通孔过程中的过渡通孔质量、过渡通孔底部的剩余介电层厚度以及各区域膜层的厚度均一性对所述初始通孔尺寸的影响，从而保证最终形成的通孔质量及良好的尺寸均一性；此外，在形成所述沟槽后，刻蚀形成所述初始通孔之前，在所述沟槽侧壁以及底部形成保护层，从而避免后续初始通孔形成工艺所采用的图形层中的水分渗入沟槽侧壁及底部的介质层中，还可以避免后续去除初始通孔形成工艺所采用的图形层的过程中对沟槽表面的损耗，从而保证所述沟槽的质量。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体结构的制造方法，其特征在于，包括：
提供半导体基底，所述半导体基底中形成有至少一个底层金属互连结构；
在所述半导体基底上形成刻蚀阻挡层；
在所述刻蚀阻挡层表面形成介质层；
去除部分厚度的介质层，在所述介质层中形成至少一个沟槽；
在所述沟槽的侧壁和底部形成保护层；
刻蚀所述沟槽底部的介质层和刻蚀阻挡层形成通孔，所述通孔贯穿所述介质层和刻蚀阻挡层并露出所述底层金属互连结构，所述沟槽底部和通孔顶部相连通且所述沟槽开口尺寸大于所述通孔开口尺寸；
向所述沟槽和通孔内填充导电材料，以形成金属成互连结构。
2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述保护层的的厚度为至
3.如权利要求1所述的半导体结构的制造方法，其特征在于，所述保护层的材料为硅。
4.如权利要求3所述的半导体结构的制造方法，其特征在于，在所述沟槽的侧壁和底部形成保护层的工艺步骤包括：在所述介质层内形成至少一个沟槽后，将所述半导体基底置于反应腔室内，所述反应腔室内具有一含硅电极板；
在所述含硅电极板上加载直流偏压；
通入反应气体形成等离子体；
所述等离子体中的离子在直流偏压的加速下轰击所述含硅电极板，溅射出硅原子；
所述硅原子接触至所述沟槽表面及介质层表面，在所述沟槽的侧壁、底部以及所述介质层表面形成保护层。
5.如权利要求4所述的半导体结构的制造方法，其特征在于，形成所述保护层的工艺参数包括：源功率为250W至350W，源频率为35MHZ至45MHZ，加载在所述含硅基电极板上的直流偏压为200V至2000V，所述直流偏压 产生的功率为850W至950W，反应腔室压强为50mTorr至80mTorr，温度为110℃至130℃，工艺时间为15S至25S。
6.如权利要求4所述的半导体结构的制造方法，其特征在于，所述反应气体为氢气和氩气的混合气体；所述等离子包括氩离子。
7.如权利要求6所述的半导体结构的制造方法，其特征在于，所述氢气的气体流量为80sccm至120sccm，所述氩气的流量为80sccm至120sccm。
8.如权利要求1所述的半导体结构的制造方法，其特征在于，刻蚀所述沟槽底部的介质层和刻蚀阻挡层形成通孔的步骤包括：采用主刻蚀工艺刻蚀所述沟槽底部的介质层，直至露出所述刻蚀阻挡层表面，形成初始通孔；
采用过刻蚀工艺刻蚀所述初始通孔暴露出的刻蚀阻挡层，直至露出所述底层金属互连结构，形成通孔。
9.如权利要求8所述的半导体结构的制造方法，其特征在于，所述过刻蚀工艺还包括：刻蚀去除所述保护层。
10.如权利要求8所述的半导体结构的制造方法，其特征在于，所述主刻蚀工艺和所述过刻蚀工艺均为等离子干法刻蚀工艺。
11.如权利要求10所述的半导体结构的制造方法，其特征在于，所述主刻蚀工艺采用的刻蚀气体为CF4、CHF3、CH2F2或C4F8，所采用的稀释气体为N2、O2、CO、He或Ar。
12.如权利要求11所述的半导体结构的制造方法，其特征在于，所述主刻蚀工艺的工艺参数包括：所述刻蚀气体的气体流量为10sccm至200sccm，所述稀释气体的气体流量为10sccm至200sccm，腔室压强为30mTorr至200mTorr。
13.如权利要求10所述的半导体结构的制造方法，其特征在于，所述过刻蚀工艺采用的刻蚀气体为CF4、CHF3、CH2F2或C4F8，所采用的稀释气体为N2、O2、CO、He或Ar。
14.如权利要求13所述的半导体结构的制造方法，其特征在于，所述过刻蚀工艺的工艺参数包括：所述刻蚀气体的气体流量为10sccm至200sccm，所述 稀释气体的气体流量为10sccm至200sccm，腔室压强为30mTorr至200mTorr。
15.如权利要求1所述的半导体结构的制造方法，其特征在于，所述制造方法还包括：向所述沟槽和通孔内填充导电材料之前，在所述沟槽和通孔侧壁、所述通孔底部形成籽晶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510745020.6A CN106684031A (zh) | 2015-11-05 | 2015-11-05 | 半导体结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510745020.6A CN106684031A (zh) | 2015-11-05 | 2015-11-05 | 半导体结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106684031A true CN106684031A (zh) | 2017-05-17 |
Family
ID=58857336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510745020.6A Pending CN106684031A (zh) | 2015-11-05 | 2015-11-05 | 半导体结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106684031A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109755175A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| CN111128865A (zh) * | 2019-12-18 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 大马士革互连制程工艺 |
| CN111584423A (zh) * | 2020-05-20 | 2020-08-25 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法和显示装置 |
| CN111900126A (zh) * | 2020-06-22 | 2020-11-06 | 中国科学院微电子研究所 | 一种半导体制造方法和半导体 |
| CN113173552A (zh) * | 2021-04-09 | 2021-07-27 | 深圳清华大学研究院 | 具有导电性能的大尺度超滑元件及其加工工艺、大尺度超滑系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140226A (en) * | 1998-01-16 | 2000-10-31 | International Business Machines Corporation | Dual damascene processing for semiconductor chip interconnects |
| TW445581B (en) * | 1999-03-03 | 2001-07-11 | Taiwan Semiconductor Mfg | Manufacturing method of metal interconnect |
| CN101728318A (zh) * | 2008-10-29 | 2010-06-09 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
-
2015
- 2015-11-05 CN CN201510745020.6A patent/CN106684031A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140226A (en) * | 1998-01-16 | 2000-10-31 | International Business Machines Corporation | Dual damascene processing for semiconductor chip interconnects |
| TW445581B (en) * | 1999-03-03 | 2001-07-11 | Taiwan Semiconductor Mfg | Manufacturing method of metal interconnect |
| CN101728318A (zh) * | 2008-10-29 | 2010-06-09 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109755175A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| CN111128865A (zh) * | 2019-12-18 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 大马士革互连制程工艺 |
| CN111584423A (zh) * | 2020-05-20 | 2020-08-25 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法和显示装置 |
| CN111584423B (zh) * | 2020-05-20 | 2022-11-25 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法和显示装置 |
| CN111900126A (zh) * | 2020-06-22 | 2020-11-06 | 中国科学院微电子研究所 | 一种半导体制造方法和半导体 |
| CN113173552A (zh) * | 2021-04-09 | 2021-07-27 | 深圳清华大学研究院 | 具有导电性能的大尺度超滑元件及其加工工艺、大尺度超滑系统 |
| CN113173552B (zh) * | 2021-04-09 | 2023-06-23 | 深圳清华大学研究院 | 具有导电性能的大尺度超滑元件及其加工工艺、大尺度超滑系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10522463B2 (en) | Semiconductor structure | |
| CN106684031A (zh) | 半导体结构的制造方法 | |
| CN105336571B (zh) | 自对准多重图形掩膜的形成方法 | |
| CN108074861A (zh) | 半导体结构及其制造方法 | |
| CN105575887B (zh) | 互连结构的形成方法 | |
| CN105789111B (zh) | 半导体结构的形成方法 | |
| CN104347477A (zh) | 半导体结构的形成方法 | |
| CN105097650B (zh) | 接触插塞的形成方法 | |
| CN106356330B (zh) | 半导体结构的形成方法 | |
| CN106409751B (zh) | 半导体结构的形成方法 | |
| US9748138B2 (en) | Metal layer end-cut flow | |
| CN104752323B (zh) | 一种半导体器件及其制备方法 | |
| CN104183536A (zh) | 一种制作半导体器件的方法 | |
| CN104143528B (zh) | 互连结构的形成方法 | |
| WO2007116964A1 (ja) | 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置 | |
| CN104253081A (zh) | 半导体器件的形成方法 | |
| CN108962817A (zh) | 半导体结构及其形成方法 | |
| CN112885773A (zh) | 半导体结构及其制作方法 | |
| CN104051324A (zh) | 金属互连结构的形成方法 | |
| CN104112702B (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
| CN106711082A (zh) | 半导体器件的制造方法 | |
| CN107516646A (zh) | 半导体器件的形成方法 | |
| CN109994420A (zh) | 一种深槽隔离结构的制造方法 | |
| US7326632B2 (en) | Method for fabricating metal wirings of semiconductor device | |
| CN105742230B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170517 |
|
| RJ01 | Rejection of invention patent application after publication |