CN109994420A

CN109994420A - 一种深槽隔离结构的制造方法

Info

Publication number: CN109994420A
Application number: CN201910363170.9A
Authority: CN
Inventors: 蒙飞
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2019-04-30
Filing date: 2019-04-30
Publication date: 2019-07-09

Abstract

本发明提供了一种深槽隔离结构的制造方法，包括提供半导体基底，所述半导体基底中形成有浅沟槽隔离结构和栅极；形成第一介质层，所述第一介质层覆盖所述半导体基底、所述浅沟槽隔离结构和所述栅极，所述第一介质层的厚度大于目标侧墙厚度；形成一开口，所述开口贯穿所述第一介质层及所述浅沟槽隔离结构，并露出所述半导体基底；以所述第一介质层为掩膜，在所述开口中刻蚀所述半导体基底以形成深槽；去除所述半导体基底表面、所述浅沟槽隔离结构表面和所述栅极顶面的第一介质层，保留所述栅极侧壁的第一介质层，形成侧墙结构，所述侧墙的厚度为所述目标侧墙厚度；以及形成第二介质层，所述第二介质层填充所述深槽，以形成深槽隔离结构。

Description

一种深槽隔离结构的制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种深槽隔离结构的制造方法。

背景技术

在现有半导体制造技术中，深槽隔离结构一般在栅极及侧墙形成之后，在深槽光刻后，使用光阻层阻挡进行深槽刻蚀，再利用后段层间介质一起填充及化学机械平坦化，此种方法由于深槽刻蚀时间长，消耗的光阻多，形成大量聚合物，导致槽体内刻蚀速率降低，还会在槽体顶部聚集后形成块状掉落到晶圆上影响良率。

发明内容

本发明的目的在于提供一种深槽隔离结构的制造方法，以解决光阻刻蚀的速率低以及晶圆良率低的问题。

为解决上述技术问题，本发明提供一种深槽隔离结构的制造方法，包括：

提供半导体基底，所述半导体基底中形成有浅沟槽隔离结构，所述浅沟槽隔离结构自所述半导体基底的表面延伸至所述半导体基底中；

在半导体基底上形成栅极；

形成第一介质层，所述第一介质层覆盖所述半导体基底、所述浅沟槽隔离结构和所述栅极，所述第一介质层的厚度大于目标侧墙厚度；

形成一开口，所述开口贯穿所述第一介质层及所述浅沟槽隔离结构，并露出所述半导体基底；

以所述第一介质层为掩膜，在所述开口中刻蚀所述半导体基底以形成深槽；

去除所述半导体基底表面、所述浅沟槽隔离结构表面和所述栅极顶面的第一介质层，保留所述栅极侧壁的第一介质层，形成侧墙结构，所述侧墙的厚度为所述目标侧墙厚度；以及

形成第二介质层，所述第二介质层填充所述深槽，以形成深槽隔离结构。

可选的，采用干法刻蚀工艺在所述开口中刻蚀所述半导体基底以形成深槽。

可选的，在所述开口中刻蚀所述半导体基底以形成深槽的步骤中，所述半导体基底的刻蚀速率与所述第一介质层的刻蚀速率之比大于5:1。

可选的，在所述开口中刻蚀所述半导体基底以形成深槽的步骤中，采用的刻蚀气体为Cl2。

可选的，形成所述开口的步骤包括：

形成一图形化的光阻层，所述图形化的光阻层露出部分所述第一介质层，露出的所述第一介质层对准部分所述浅沟槽隔离结构；

刻蚀露出的所述第一介质层以及部分所述浅沟槽隔离结构至露出所述半导体基底，以形成所述开口；以及

去除所述图形化的光阻层。

可选的，采用干法刻蚀工艺刻蚀露出的所述第一介质层以及部分所述浅沟槽隔离结构。

可选的，刻蚀露出的所述第一介质层以及部分所述浅沟槽隔离结构的步骤中，采用的刻蚀气体为CF4、C4F8和CHF3中的至少一种。

可选的，所述第一介质层包括氧化硅层和氮化硅层中的一种或者层叠结构。

可选的，所述第一介质层的厚度比所述目标侧墙厚度厚500埃-2000埃。

可选的，所述第二介质层还覆盖所述栅极、所述侧墙结构及所述半导体基底。

与现有技术相比，本发明的有益效果如下：

本发明提供一种深槽隔离结构的制造方法，通过利用增加第一介质层中的顶层介质层的厚度，用于作为形成深槽的刻蚀掩膜阻挡层，使用掩膜阻挡层进行深槽刻蚀，可以解决光阻层刻蚀的速率降低以及良率低的问题；增厚的掩膜阻挡层，避免单独沉积掩膜阻挡层带来的热过程，增厚侧墙顶层的沉积厚度，保持深槽刻蚀后侧墙顶层厚度和目标侧墙顶层厚度一致，不增加掩膜阻挡层去除工艺。

附图说明

图1是本发明实施例的深槽隔离结构的制造方法的流程图；

图2-图10是本发明实施例的深槽隔离结构的制造方法各步骤的结构示意图；

其中，附图标记说明如下：

100-半导体基底；101-浅沟槽隔离结构，102-栅极，103-第一氧化硅层，104第一氮化硅层，105-第二氧化硅层，106-光阻层，107-开口，108-深槽，109-第二介质层。

具体实施方式

以下结合附图和具体实施例对本发明提出的深槽隔离结构的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

请参考图1-图10，图1是本发明实施例的深槽隔离结构的制造方法的流程图；图2-图10是本发明实施例的深槽隔离结构的制造方法各步骤的结构示意图。本发明提供一种深槽隔离结构的制造方法，所述深槽隔离结构的制造方法包括：

步骤S10，请参考图2，提供半导体基底100，所述半导体基底100中形成有浅沟槽隔离结构101，所述浅沟槽隔离结构101自所述半导体基底100的表面延伸至所述半导体基底100中，所述浅沟槽隔离结构101内填充的材料为硼磷硅玻璃(Boron-Phospho-Silicate-Glass，BPSG)、高密度等离子体(High Density Plasma，HDP)或者TEOS(正硅酸乙脂)。具体的，所述半导体衬底100可以是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulksilicon)基底、锗(Ge)基底、锗硅(SiGe)基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗(GOI)基底等。本实施例中的半导体衬底100选用硅基底，进一步的，其可以选用未掺杂的硅基底。所述半导体基底100例如是表面平坦的基底。在所述半导体基底100上依次沉积氧化物层和氮化物层，并在氮化物层上形成掩膜层(图中未示出)，所述掩膜层例如是涂布光刻胶，之后利用光刻工艺对其图形化以此定义出形成所述浅沟槽的位置；利用掩膜层对具有所述氧化物层和所述氮化物层的半导体基底100进行刻蚀形成浅沟槽。一般地，浅沟槽的深度例如为150nm～500nm。侧壁角度范围例如为80度～90度之间。在所述浅沟槽中填充绝缘介质。在向所述浅沟槽利用高密度等离子体(HDPCVD)方式填充绝缘介质前，先利用热氧化工艺在所述浅沟槽的表面上生长一层氧化膜(图中未示出)，该氧化膜的作用是增加后续利用HDPCVD方式向所述浅沟槽内填充绝缘介质时，增加所述绝缘介质与浅沟槽界面的附着性。接着，利用HDPCVD工艺将所述浅沟槽中填充满绝缘介质(例如是二氧化硅)，填充物质还可以是硼磷硅玻璃或者TEOS。对所述半导体基底100正面进行化学机械抛光(CMP)，形成浅沟槽隔离结构101，去除所述氮化物层。

步骤S20，请参考图3，在半导体基底上形成栅极。具体的，在半导体基底100上沉积栅氧化层、多晶硅层、氧化硅层和氮化硅层，所述栅氧化层、多晶硅层、氧化硅层和氮化硅层的形成方法可以为化学气相沉积、原子层沉积等常用的沉积方法，在所述氮化硅层上方依次旋涂底部抗反射涂层和光刻胶，将光刻胶曝光、显影后，形成具有栅极图形的光阻；以光阻为掩膜进行底部抗反射涂层的刻蚀，利用Endpoint，刻蚀至氮化硅层的上表面，刻蚀氮化硅层并对氧化硅层产生一定的过刻蚀，以确定氮化硅层全部打开，使得后续的对氧化硅层的主刻蚀不会受到干扰，进行氧化硅层的主刻蚀，利用Endpoint，刻蚀至多晶硅层的上表面。灰化去除光阻、湿法去除底部抗反射涂层BARC，并对刻蚀硬质掩膜层产生的残留物进行湿法清洗,之后形成具有栅极图形的阻挡层，继续进行多晶硅栅极刻蚀工艺以形成多晶硅栅极，所述刻蚀为干法刻蚀，可以利用CF4、SF6、C2F6、NF3中的一种或多种气体进行所述干法刻蚀。

步骤S30，请参考图4，形成第一介质层，所述第一介质层覆盖半导体基底100、浅沟槽隔离结构101和所述栅极102，所述第一介质层的厚度大于目标侧墙厚度。具体的，所述第一介质层可以由第一氧化硅层103、第一氮化硅层104和第二氧化硅层105组成，也可以由单层氧化硅组成，还可以由氧化硅层和氮化硅层组成，增加第一介质层的顶层厚度，作为深槽刻蚀掩膜阻挡层；本实施例中第一介质层由第一氧化硅层103、第一氮化硅层104和第二氧化硅层105组成，所述第二氧化硅层105厚度为2000埃，比目标侧墙厚度厚500埃-1000埃，所述增厚的第二氧化硅层105可以作为深槽刻蚀的掩膜阻挡层。

步骤S40，请参考图5，形成一图形化的光阻层。具体的，涂抹光阻层106，覆盖半导体基底100、浅沟槽隔离结构101和栅极102上的第一介质层，在光阻层106上放置掩膜版，经过曝光，显影形成一图形化的光阻层106，所述图形化的光阻层106露出部分所述第一介质层，露出的所述第一介质层对准部分所述浅沟槽隔离结构101。

步骤S50，请参考图6，形成一开口，所述开口贯穿所述第一介质层及所述浅沟槽隔离结构，并露出所述半导体基底形成开口。具体的，刻蚀所述图形化的光阻层106露出的部分所述第一介质层和露出的所述第一介质层对准部分所述浅沟槽隔离结构101，形成一开口107，所述刻蚀为干法刻蚀，所述干法刻蚀气体为CF₄或者C4F₈或者CHF₃；半导体基底100上其他位置的第一介质层由光阻层106阻挡干法刻蚀，保留半导体基底100上除开口107以外的第一介质层。

步骤S60，请参考图7，去除图形化的光阻层106。具体的，采用干法刻蚀将半导体基底100上的图形化的光阻层106进行灰化，然后采用湿法刻蚀的方法，用浓硫酸将图形化的光阻层106去除。

步骤S70，请参考图8，以所述第一介质层为掩膜，在所述开口中刻蚀所述半导体基底以形成深槽。具体的，刻蚀开口107下方的半导体基底100，形成深槽108；所述刻蚀为干法刻蚀，所述干法刻蚀的气体为Cl₂，由于第一介质层作为掩膜阻挡层的作用，所述干法刻蚀工艺的半导体基底与掩膜阻挡层的刻蚀速率比可以从正常的10:1放宽到大于5:1，使得工艺窗口更大，降低器件的不良率。

步骤S80，请参考图9，形成侧墙结构。具体的，侧墙刻蚀，刻蚀掉半导体基底100、浅沟槽隔离结构101和栅极102顶部的第一介质层，保留栅极102侧壁的第一介质层，形成栅极102的侧墙结构，所述侧墙刻蚀为干法刻蚀，所述刻蚀气体为CF₄或者C₄F₈或者CHF₃，所述刻蚀气体不与半导体基底100反应，不会影响已经刻蚀好的深槽108；由于第一介质层在形成深槽的刻蚀时作为掩膜阻挡层，第一介质层的顶层被刻蚀掉一部分，在形成深槽的刻蚀后，第一介质层的厚度和正常工艺沉积的侧墙厚度一致，所以侧墙刻蚀的同时刻蚀掉了掩膜阻挡层，无需增加掩膜阻挡层的刻蚀工艺；增厚第一介质层作为形成深槽的刻蚀掩膜阻挡层，避免了单独沉积掩膜阻挡层的工艺，增厚的第一介质层的增厚范围为500-2000埃，在本实施例中，增厚第一介质层厚度增加了1000埃，而如果单独沉积掩膜阻挡层需要沉积厚度1500埃，这样不但增加热过程，扩散原有的离子注入，使器件性能偏移，而且单独沉积掩膜阻挡层在深槽刻蚀完后还要再次去除剩余的掩膜阻挡层，增加额外的工艺步骤。

步骤S90，请参考图10，形成深槽隔离结构，第二介质层填充所述深槽，以形成深槽隔离结构。具体的，对后段层间进行第二介质109填充及平坦化，形成深槽隔离结构，所述第二介质层109覆盖深槽108、浅沟槽隔离结构101、栅极102和半导体基底100，所述第二介质110的材料为BPSG、HDP或者TEOS。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims

1.一种深槽隔离结构的制造方法，其特征在于，包括：

在半导体基底上形成栅极；

2.根据权利要求1所述的深槽隔离结构的制造方法，其特征在于，采用干法刻蚀工艺在所述开口中刻蚀所述半导体基底以形成深槽。

3.根据权利要求2所述的深槽隔离结构的制造方法，其特征在于，在所述开口中刻蚀所述半导体基底以形成深槽的步骤中，所述半导体基底的刻蚀速率与所述第一介质层的刻蚀速率之比大于5:1。

4.根据权利要求2所述的深槽隔离结构的制造方法，其特征在于，在所述开口中刻蚀所述半导体基底以形成深槽的步骤中，采用的刻蚀气体为Cl₂。

5.根据权利要求1所述的深槽隔离结构的制造方法，其特征在于，形成所述开口的步骤包括：

去除所述图形化的光阻层。

6.根据权利要求5所述的深槽隔离结构的制造方法，其特征在于，采用干法刻蚀工艺刻蚀露出的所述第一介质层以及部分所述浅沟槽隔离结构。

7.根据权利要求6所述的深槽隔离结构的制造方法，其特征在于，刻蚀露出的所述第一介质层以及部分所述浅沟槽隔离结构的步骤中，采用的刻蚀气体为CF₄、C₄F₈和CHF₃中的至少一种。

8.根据权利要求1～7中任一项所述的深槽隔离结构的制造方法，其特征在于，所述第一介质层包括氧化硅层和氮化硅层中的一种或者层叠结构。

9.根据权利要求1～7中任一项所述的深槽隔离结构的制造方法，其特征在于，所述第一介质层的厚度比所述目标侧墙厚度厚500埃-2000埃。

10.根据权利要求1～7中任一项所述的深槽隔离结构的制造方法，其特征在于，所述第二介质层还覆盖所述栅极、所述侧墙结构及所述半导体基底。