CN113178483B - 一种半导体结构以及半导体结构制备方法 - Google Patents
一种半导体结构以及半导体结构制备方法 Download PDFInfo
- Publication number
- CN113178483B CN113178483B CN202110457946.0A CN202110457946A CN113178483B CN 113178483 B CN113178483 B CN 113178483B CN 202110457946 A CN202110457946 A CN 202110457946A CN 113178483 B CN113178483 B CN 113178483B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- trench isolation
- shallow trench
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000001788 irregular Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种半导体结构以及半导体结构制备方法，该半导体结构可以包括设置在基底中的浅沟槽隔离结构，以及至少部分设置在浅沟槽隔离结构上的第一栅极结构，其中，浅沟槽隔离结构的至少部分上表面低于基底的上表面，第一栅极结构可以包括第一介质层和第一导电层，并且第一导电层的顶部两端具有异形凸起。通过在浅沟槽隔离结构上设置第一栅极结构，利用第一栅极结构作为支撑或者用于后续的器件互联，可以充分利用浅沟槽隔离结构上的空间，实现了有效减小半导体结构整体尺寸的效果。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构以及半导体结构制备方法。
背景技术
浅沟槽隔离是目前大规模集成电路中用于实现器件隔离的主要方法。例如，可利用沟槽隔离结构将相邻的有源区相互隔离，从而可以避免形成在不同的有源区上的元器件相互干扰。此外，在半导体集成电路中，通常还会设置有大量的电性传导结构。随着半导体技术的不断发展，集成电路的尺寸趋于减小，即使通过缩减电性传导结构的尺寸可以实现集成电路的尺寸缩减，然而由于仍然需要为电性传导结构预留较大的空间，从而使得半导体集成电路的整体尺寸难以再进一步缩减。
发明内容
本发明要解决的技术问题是：如何有效减小半导体结构的尺寸。
为解决上述技术问题，本发明提供了一种半导体结构以及半导体结构制备方法。
本发明的第一个方面，提供了一种半导体结构，其包括：
基底；
浅沟槽隔离结构，所述浅沟槽隔离结构设置在所述基底中，所述浅沟槽隔离结构的至少部分上表面低于所述基底的上表面；
第一栅极结构，所述第一栅极结构至少部分设置于所述浅沟槽隔离结构上，所述第一栅极结构包括第一介质层和第一导电层，所述第一导电层的顶部具有异形凸起。
在一些实施例中，所述第一导电层的顶部具有异形凸起包括：所述第一导电层的顶部两端具有异形凸起。
在一些实施例中，所述第一导电层的顶部中间平坦。
在一些实施例中，所述第一导电层的底表面呈由边缘向中间凹陷的凹面型，所述第一介质层的上表面呈由边缘向中间凹陷的凹面型且所述第一介质层的上表面与所述第一导电层的底表面相嵌合。
在一些实施例中，所述半导体结构还包括：第二栅极结构，所述第二栅极结构设置于所述基底上，所述第二栅极结构包括依次沉积在所述基底上的第二介质层和第二导电层。
在一些实施例中，所述异形凸起的顶部低于所述第二导电层的顶部。
在一些实施例中，所述浅沟槽隔离结构包括至少三层绝缘层。
在一些实施例中，所述浅沟槽隔离结构包括：
第一绝缘层；
第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层的侧壁和底部；
第三绝缘层，所述第三绝缘层填充满所述第二绝缘层围成的凹槽。
在一些实施例中，所述第一栅极结构的横向尺寸小于所述第三绝缘层的横向尺寸。
在一些实施例中，所述第一栅极结构还包括：
第四绝缘层，所述第四绝缘层覆盖所述第三绝缘层的上表面以及所述第一介质层和所述第一导电层的侧壁。
在一些实施例中，所述半导体结构还包括：
遮蔽层，所述遮蔽层覆盖所述第一导电层以及至少部分所述第四绝缘层；
栅极间隔物，所述栅极间隔物覆盖所述第四绝缘层、所述遮蔽层、所述第二绝缘层和部分所述第一绝缘层的上表面。
本发明的第二个方面，提供了一种半导体结构制备方法，其包括：
提供基底；
在所述基底中形成浅沟槽隔离结构，所述浅沟槽隔离结构的至少部分上表面低于所述基底的上表面；
沉积覆盖所述基底和所述浅沟槽隔离结构上表面的介质层；
沉积覆盖所述介质层的导电层；
刻蚀所述导电层和所述介质层，以至少在所述浅沟槽隔离结构上形成第一栅极结构，所述第一栅极结构中所述导电层的顶部具有异形凸起。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明提供的半导体结构，该半导体结构可以包括设置在基底中的浅沟槽隔离结构，以及至少部分设置在浅沟槽隔离结构上的第一栅极结构，其中，浅沟槽隔离结构的至少部分上表面低于基底的上表面，第一栅极结构可以包括第一介质层和第一导电层，并且第一导电层的顶部两端具有异形凸起。通过在浅沟槽隔离结构上设置第一栅极结构，可以充分利用浅沟槽隔离结构上的空间，实现了有效减小半导体结构整体尺寸的效果。
附图说明
通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：
图1示出了本发明实施例一提供的一种半导体结构的剖面示意图；
图2示出了本发明实施例二提供的一种半导体结构的剖面示意图；
图3示出了本发明实施例提供的一种半导体结构制备方法的流程示意图；
图4至图9示出了半导体结构制备方法中各步骤对应的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本发明的实施方法，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
浅沟槽隔离是目前大规模集成电路中用于实现器件隔离的主要方法。例如，可利用沟槽隔离结构将相邻的有源区相互隔离，从而可以避免形成在不同的有源区上的元器件相互干扰。此外，在半导体集成电路中，通常还会设置有大量的电性传导结构。随着半导体技术的不断发展，集成电路的尺寸趋于减小，即使通过缩减电性传导结构的尺寸可以实现集成电路的尺寸缩减，然而由于仍然需要为电性传导结构预留较大的空间，从而使得半导体集成电路的整体尺寸难以再进一步缩减。
有鉴于此，本发明提供了一种半导体结构，该半导体结构可以包括设置在基底中的浅沟槽隔离结构，以及至少部分设置在浅沟槽隔离结构上的第一栅极结构，其中，浅沟槽隔离结构的至少部分上表面低于基底的上表面，第一栅极结构可以包括第一介质层和第一导电层，并且第一导电层的顶部两端具有异形凸起。通过在浅沟槽隔离结构上设置第一栅极结构，可以充分利用浅沟槽隔离结构上的空间，实现了有效减小半导体结构整体尺寸的效果。
实施例一
参见图1所示，图1示出了本发明实施例提供的一种半导体结构的剖面示意图，其包括：
基底10；
浅沟槽隔离结构11，浅沟槽隔离结构11设置在基底10中，浅沟槽隔离结构11的至少部分上表面低于基底10的上表面；
第一栅极结构12，第一栅极结构12至少部分设置于浅沟槽隔离结构11上，第一栅极结构12包括第一介质层121和第一导电层122，第一导电层122的顶部具有异形凸起。
其中，基底10可以采用为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon OnInsulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，基底10还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。
在一些实施例中，可以采用浅沟槽隔离工艺在基底10中形成浅沟槽隔离结构11，具体的，可以在基底10上刻蚀出多个浅沟槽，沉积绝缘材料分别填充各个浅沟槽以形成浅沟槽隔离结构11，其中，浅沟槽隔离结构11的至少部分上表面低于基底10的上表面。
在本发明实施例中，浅沟槽隔离结构11可以包括至少三层绝缘层，在一些实施例中，浅沟槽隔离结构11可以包括：第一绝缘层111、第二绝缘层112和第三绝缘层113，其中，第一绝缘层111的截面可以为“凹”型，第二绝缘层112覆盖第一绝缘层111的侧壁和底部，第三绝缘层113填充满第二绝缘层112的凹槽。由第一绝缘层111、第二绝缘层112和第三绝缘层113形成的浅沟槽隔离结构11，其上表面低于基底10的上表面，在一些实施例中，浅沟槽隔离结构11的上表面可以为由两边向中间凹陷；在另一些实施例中，也可以为第一绝缘层111、第二绝缘层112和基底10的上表面基本处于相同的平面，第三绝缘层113的上表面低于基底10的上表面，具体可参见图1所示。作为一具体示例，第一绝缘层111可以为氧化硅，第二绝缘层112可以为氮化硅，第三绝缘层113可以为氧化硅。
其中，在第一方向上，第一栅极结构12的横向尺寸可以小于或等于第三绝缘层113的横向尺寸。
在本发明实施例中，第一栅极结构12还可以包括：第四绝缘层123，第四绝缘层123覆盖第三绝缘层113的上表面以及第一介质层121和第一导电层122的侧壁。在一些实施例中，当第三绝缘层113的上表面低于基底10的上表面时，还可以设置第四绝缘层123覆盖第三绝缘层113的上表面、第二绝缘层112的部分侧壁以及第一介质层121和第一导电层122的侧壁，其中，第四绝缘层123可以包括氧化硅。
需要说明的是，在本发明实施例中，第一栅极结构12可以完全设置在浅沟槽隔离结构11上，如图1所示，在其他实施例中，第一栅极结构12也可以部分设置在浅沟槽隔离结构11上，其中设置在浅沟槽隔离结构11上的第一导电层122顶部具有异形凸起。
在一些实施例中，该半导体结构还可以包括：遮蔽层13和栅极间隔物14，遮蔽层13覆盖第一导电层122以及至少部分第四绝缘层123，栅极间隔物14覆盖第四绝缘层123、遮蔽层13、第二绝缘层112和部分第一绝缘层111的上表面。其中，遮蔽层13可以包括氮化硅，栅极间隔物14可以包括氧化硅或氮化硅。
以上为本发明实施例提供的一种半导体结构，该半导体结构可以包括设置在基底10中的浅沟槽隔离结构11，以及设置在浅沟槽隔离结构11上的第一栅极结构12，其中，浅沟槽隔离结构11的至少部分上表面低于基底10的上表面，第一栅极结构12可以包括第一介质层121和第一导电层122，并且第一导电层122的顶部两端具有异形凸起，第一导电层122的顶部中间平坦。通过在浅沟槽隔离结构11上设置第一栅极结构12，利用第一栅极结构12作为支撑或器件互联，可以充分利用浅沟槽隔离结构11上的空间，实现了有效减小半导体结构整体尺寸的效果。
在本发明实施例中，还可以设置有第二栅极结构15，具体请参见以下实施例三中的描述。
实施例二
需要说明的是，实施例二可以基于以上实施例一实现，为了简要起见，在实施例二中将主要针对实施例二与实施利一的区别进行描述。
参见图2所示，图2示出了本发明另一实施例提供的一种半导体结构的剖面示意图，其包括：
基底10；
浅沟槽隔离结构11，浅沟槽隔离结构11设置在基底10中，浅沟槽隔离结构11的至少部分上表面低于基底10的上表面；
第一栅极结构12，第一栅极结构12至少部分设置于浅沟槽隔离结构11上，第一栅极结构12包括第一介质层121和第一导电层122，第一导电层122的顶部具有异形凸起；
第二栅极结构15，第二栅极结构15设置于基底10上，第二栅极结构15包括依次沉积在基底10上的第二介质层151和第二导电层152。
其中，基底10、浅沟槽隔离结构11和第一栅极结构12可以采用和实施例一中相同的方式设置，在以下描述中将基于部分浅沟槽隔离结构11的上表面低于基底10的上表面，且第一栅极结构12完全设置在浅沟槽隔离结构11上进行描述。在一些实施例中，具体可以为浅沟槽隔离结构11中第一绝缘层111、第二绝缘层112和第三绝缘层113的上表面均低于基底10的上表面并且第三绝缘层113的上表面低于第一绝缘层111和第二绝缘层112的上表面。
在本发明实施例中，第二栅极结构15可以设置在基底10上并和第一栅极结构12间隔设置，其中，第二介质层151的上表面和第二导电层152的上表面均为基本平行的表面，参见图2中过异形凸起顶底的虚线可知，第一导电层122中异形凸起的顶部可以低于第二导电层152的顶部。另外，第一介质层121的顶部也可以低于第二介质层151顶部。在一些实施例中，第二介质层131可以和第一介质层121的材料相同，第二导电层132也可以和第一导电层122的材料相同。
在一些实施例中，第二栅极结构15还可以设置有与第一栅极结构15相同的结构，例如，第二栅极结构15还可以设置有第五绝缘层153，第五绝缘层153可以和第四绝缘层123的材料相同，第五绝缘层153覆盖基底10以及第二介质层151和第二导电层152的侧壁，在一些实施例中，该半导体结构还可以设置有覆盖第二导电层152以及至少部分第五绝缘层153的遮蔽层13，覆盖第五绝缘层153、遮蔽层13和基底10的栅极间隔物14。
以上为本发明实施例提供的一种半导体结构，该半导体结构可以包括设置在基底10中的浅沟槽隔离结构11，以及至少部分设置在浅沟槽隔离结构11上的第一栅极结构12，其中，浅沟槽隔离结构11的至少部分上表面低于基底10的上表面，第一栅极结构12可以包括第一介质层121和第一导电层122，并且第一导电层122的顶部两端具有异形凸起，第一导电层122的顶部中间平坦。另外，该半导体结构还设置有第二栅极结构15，该第二栅极结构15设置于基底10上，包括依次沉积在基底10上的第二介质层151和第二导电层152，第二介质层151的上表面和第二导电层152的上表面均为基本平行的表面。该半导体结构在实现本发明实施例一的有益效果的基础上，还可以提供更多的栅极结构用于支撑或互连。
在本发明实施例中还相应提供了一种半导体结构制备方法，具体请参见实施例三中的描述。
实施例三
参见图3至图9所示，图3示出了本发明实施例提供的一种半导体结构制备方法的流程示意图，图4至图9示出了半导体结构制备方法中各步骤对应的剖面结构示意图，半导体结构制备方法包括：
步骤S101：提供基底；
步骤S102：在:基底中形成浅沟槽隔离结构，浅沟槽隔离结构的至少部分上表面低于基底的上表面；
步骤S103：沉积覆盖基底和浅沟槽隔离结构上表面的介质层；
步骤S104：沉积覆盖介质层的导电层；
步骤S105：刻蚀导电层和介质层，以至少在浅沟槽隔离结构上形成第一栅极结构，第一栅极结构中导电层的顶部具有异形凸起。
参见图4所示，图4示出了本发明实施例提供的基底20，其中，基底20可以采用为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，基底20还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。
步骤S102可以具体为，采用浅沟槽隔离工艺在基底20中形成浅沟槽隔离结构21，具体的，可以在基底20上刻蚀出多个浅沟槽，沉积绝缘材料分别填充各个浅沟槽以形成浅沟槽隔离结构21，其中，浅沟槽隔离结构21的上表面低于基底20，具体请参见图5所示。
在另一些实施例中，浅沟槽隔离结构21还可以包括至少三层绝缘层。
步骤S103可以具体为，形成随形覆盖基底20和浅沟槽隔离结构21上表面的介质层22，参见图6所示。
步骤S104可以具体为，形成随形覆盖介质层22的导电层23，具体可参见图7所示。
步骤S105可以具体为，利用干法刻蚀或者湿法刻蚀工艺刻蚀导电层23和介质层22，以至少在浅沟槽隔离结构21上形成第一栅极结构24，第一栅极结构24中导电层23的顶部具有异形凸起，具体可参见图8所示。
其中，在第一方向上，第一栅极结构24的横向尺寸小于浅沟槽隔离结构21的横向尺寸。第一栅极结构24中导电层23的顶部具有异形凸起可以包括：第一栅极结构24中导电层23的顶部两端具有异形凸起，其中，第一栅极结构24中导电层23的顶部中间平坦。
在其他实施例中，还可以通过同步刻蚀位于浅沟槽隔离结构21和基底20上的导电层23以及介质层22，在浅沟槽隔离结构21上形成第一栅极结构24，在基底20上形成第二栅极结构25，在一些实施例中，第一栅极结构24各个部件的高度可以低于第二栅极结构25中相应部件的高度，具体可参见图9所示。
以上为本发明实施例提供的一种半导体结构制备方法，通过在基底20中形成浅沟槽隔离结构21，该浅沟槽隔离结构21的至少部分上表面低于基底20的上表面，沉积覆盖基底20和浅沟槽隔离结构21上表面的介质层22以及覆盖介质层22的导电层23，刻蚀导电层23和介质层22，从而至少在浅沟槽隔离结构21上形成第一栅极结构24，第一栅极结构24中导电层23的顶部具有异形凸起。该方法通过在浅沟槽隔离结构21上设置第一栅极结构24，利用第一栅极结构24作为支撑或者用于后续的器件互联，可以充分利用浅沟槽隔离结构21上的空间，实现了有效减小半导体结构整体尺寸的效果。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (14)
1.一种半导体结构，其特征在于，包括：
基底；
浅沟槽隔离结构，所述浅沟槽隔离结构设置在所述基底中，所述浅沟槽隔离结构的至少部分上表面低于所述基底的上表面；
第一栅极结构，所述第一栅极结构至少部分设置于所述浅沟槽隔离结构上，所述第一栅极结构包括第一介质层、第一导电层、以及覆盖所述第一介质层和所述第一导电层二者侧壁的侧壁绝缘层，所述第一导电层的顶部具有异形凸起，所述侧壁绝缘层的顶表面高度低于所述异形凸起的顶点高度
遮蔽层，所述遮蔽层位于所述异形凸起的顶点与所述侧壁绝缘层之间。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层的顶部具有异形凸起包括：所述第一导电层的顶部两端具有异形凸起。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一导电层的顶部中间平坦。
4.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层的底表面呈由边缘向中间凹陷的凹面型，所述第一介质层的上表面呈由边缘向中间凹陷的凹面型且所述第一介质层的上表面与所述第一导电层的底表面相嵌合。
5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第二栅极结构，所述第二栅极结构设置于所述基底上，所述第二栅极结构包括依次沉积在所述基底上的第二介质层和第二导电层。
6.根据权利要求5所述的半导体结构，其特征在于，所述异形凸起的顶部低于所述第二导电层的顶部。
7.根据权利要求1所述的半导体结构，其特征在于，所述浅沟槽隔离结构包括至少三层绝缘层。
8.根据权利要求7所述的半导体结构，其特征在于，所述浅沟槽隔离结构包括：
第一绝缘层；
第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层的侧壁和底部；
第三绝缘层，所述第三绝缘层填充满所述第二绝缘层围成的凹槽。
9.根据权利要求8所述的半导体结构，其特征在于，所述第一栅极结构的横向尺寸小于所述第三绝缘层的横向尺寸。
10.根据权利要求9所述的半导体结构，其特征在于，所述侧壁绝缘层还覆盖所述第三绝缘层的上表面。
11.根据权利要求10所述的半导体结构，其特征在于，
所述遮蔽层覆盖所述第一导电层以及至少部分所述侧壁绝缘层；
栅极间隔物，所述栅极间隔物覆盖所述侧壁绝缘层、所述遮蔽层、所述第二绝缘层和部分所述第一绝缘层的上表面。
12.根据权利要求1所述的半导体结构，其特征在于，所述遮蔽层完全覆盖第一导电层顶部的异形凸起部。
13.一种半导体结构制备方法，其特征在于，包括：
提供基底；
在所述基底中形成浅沟槽隔离结构，所述浅沟槽隔离结构的至少部分上表面低于所述基底的上表面；
沉积覆盖所述基底和所述浅沟槽隔离结构上表面的介质层；
沉积覆盖所述介质层的导电层；
刻蚀所述导电层和所述介质层，以至少在所述浅沟槽隔离结构上形成第一栅极结构，所述第一栅极结构中所述导电层的顶部具有异形凸起；
形成覆盖所述介质层和所述导电层二者侧壁的侧壁绝缘层，所述侧壁绝缘层的顶表面高度低于所述异形凸起的顶点高度；
形成遮蔽层，所述遮蔽层位于所述异形凸起的顶点与所述侧壁绝缘层之间。
14.一种半导体结构，其特征在于，包括：
基底；
浅沟槽隔离结构，所述浅沟槽隔离结构设置在所述基底中，所述浅沟槽隔离结构的至少部分上表面低于所述基底的上表面；
第一栅极结构，所述第一栅极结构至少部分设置于所述浅沟槽隔离结构上，所述第一栅极结构包括第一介质层、第一导电层和侧壁绝缘层；
遮蔽层，覆盖所述第一导电层以及所述侧壁绝缘层；
其中，所述侧壁绝缘层覆盖所述第一介质层和所述第一导电层二者的侧壁，所述侧壁绝缘层部分覆盖所述遮蔽层的侧壁，所述第一导电层的顶部具有异形凸起，所述侧壁绝缘层的顶表面高度低于所述异形凸起的顶点高度。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210910038.7A CN115360135A (zh) | 2021-04-27 | 2021-04-27 | 一种半导体结构以及半导体结构制备方法 |
| CN202110457946.0A CN113178483B (zh) | 2021-04-27 | 2021-04-27 | 一种半导体结构以及半导体结构制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110457946.0A CN113178483B (zh) | 2021-04-27 | 2021-04-27 | 一种半导体结构以及半导体结构制备方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210910038.7A Division CN115360135A (zh) | 2021-04-27 | 2021-04-27 | 一种半导体结构以及半导体结构制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113178483A CN113178483A (zh) | 2021-07-27 |
| CN113178483B true CN113178483B (zh) | 2022-09-02 |
Family
ID=76926495
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210910038.7A Pending CN115360135A (zh) | 2021-04-27 | 2021-04-27 | 一种半导体结构以及半导体结构制备方法 |
| CN202110457946.0A Active CN113178483B (zh) | 2021-04-27 | 2021-04-27 | 一种半导体结构以及半导体结构制备方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210910038.7A Pending CN115360135A (zh) | 2021-04-27 | 2021-04-27 | 一种半导体结构以及半导体结构制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN115360135A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117500271B (zh) * | 2024-01-03 | 2024-05-14 | 长鑫新桥存储技术有限公司 | 半导体结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102013411A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的制造方法 |
| CN109994420A (zh) * | 2019-04-30 | 2019-07-09 | 上海华虹宏力半导体制造有限公司 | 一种深槽隔离结构的制造方法 |
| CN111640703A (zh) * | 2019-07-02 | 2020-09-08 | 福建省晋华集成电路有限公司 | 半导体结构及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030054608A1 (en) * | 2001-09-17 | 2003-03-20 | Vanguard International Semiconductor Corporation | Method for forming shallow trench isolation in semiconductor device |
| US8236646B2 (en) * | 2003-11-06 | 2012-08-07 | Globalfoundries Singapore Pte. Ltd. | Non-volatile memory manufacturing method using STI trench implantation |
| US7229893B2 (en) * | 2004-06-23 | 2007-06-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for a semiconductor device with a high-k gate dielectric |
| US20100038746A1 (en) * | 2008-08-12 | 2010-02-18 | Yi-Nan Su | Semiconductor structure and method for making isolation structure therein |
| US8629008B2 (en) * | 2012-01-11 | 2014-01-14 | International Business Machines Corporation | Electrical isolation structures for ultra-thin semiconductor-on-insulator devices |
| CN105633000A (zh) * | 2014-11-05 | 2016-06-01 | 上海华力微电子有限公司 | 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法 |
-
2021
- 2021-04-27 CN CN202210910038.7A patent/CN115360135A/zh active Pending
- 2021-04-27 CN CN202110457946.0A patent/CN113178483B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102013411A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的制造方法 |
| CN109994420A (zh) * | 2019-04-30 | 2019-07-09 | 上海华虹宏力半导体制造有限公司 | 一种深槽隔离结构的制造方法 |
| CN111640703A (zh) * | 2019-07-02 | 2020-09-08 | 福建省晋华集成电路有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113178483A (zh) | 2021-07-27 |
| CN115360135A (zh) | 2022-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11521987B2 (en) | Vertical memory devices | |
| US11557645B2 (en) | Semiconductor memory device and method of forming the same | |
| KR20130037655A (ko) | 전력 반도체 소자들을 위한 에지 터미네이션 구조물 | |
| CN113178483B (zh) | 一种半导体结构以及半导体结构制备方法 | |
| CN115881534A (zh) | 半导体器件 | |
| US11804483B2 (en) | Semiconductor devices | |
| CN111463211B (zh) | 三维存储器及其制备方法 | |
| KR20030026912A (ko) | 고전압 주변부 | |
| CN113013174A (zh) | 一种三维存储器及其制备方法 | |
| CN214378440U (zh) | 一种半导体结构 | |
| CN112466878A (zh) | 一种半导体器件制作方法、半导体器件和三维存储器器件 | |
| CN114188330A (zh) | 三维存储器 | |
| US20190355813A1 (en) | Semiconductor device including device isolation layer | |
| US20230064099A1 (en) | Semiconductor device and manufacture method thereof | |
| TW201324681A (zh) | 具有加強帽蓋層之半導體結構及其製作方法 | |
| CN115799322A (zh) | 半导体结构及其制备方法 | |
| CN112490293B (zh) | 半导体器件及其制造方法 | |
| CN113906551A (zh) | 一种半导体器件及其制备方法 | |
| CN218998733U (zh) | 半导体存储装置 | |
| WO2024092867A1 (zh) | 半导体结构及其制造方法 | |
| CN219642830U (zh) | 一种接触垫结构 | |
| CN112599602B (zh) | 半导体器件及其制造方法 | |
| CN220858820U (zh) | 电子器件 | |
| CN113130491B (zh) | 存储装置及其制造方法 | |
| CN115472610A (zh) | 半导体存储装置及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |