CN110970345A - 半导体结构及制备方法 - Google Patents
半导体结构及制备方法 Download PDFInfo
- Publication number
- CN110970345A CN110970345A CN201811147153.3A CN201811147153A CN110970345A CN 110970345 A CN110970345 A CN 110970345A CN 201811147153 A CN201811147153 A CN 201811147153A CN 110970345 A CN110970345 A CN 110970345A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- groove
- trench
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 40
- 238000011049 filling Methods 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims description 147
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 42
- 235000012239 silicon dioxide Nutrition 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 238000001312 dry etching Methods 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 8
- 230000001681 protective effect Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 18
- 239000011800 void material Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005429 filling process Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种半导体结构及制备方法，制备方法包括如下步骤：1)提供半导体衬底，在半导体衬底内形成第一沟槽；2)至少在第一沟槽的侧壁形成衬垫层；3)在衬垫层的上表面形成隔离层，隔离层至少覆盖衬垫层的侧面及顶部；4)在第一沟槽内填充第一介质层；5)刻蚀去除部分第一介质层后形成第二沟槽，第二沟槽的深度小于第一沟槽的深度；6)在第二沟槽内填充第二介质层，第二介质层至少填满第二沟槽。本发明采用隔离层覆盖保护衬垫层及沟槽边缘处的介质层侧壁，避免边缘缺口缺陷的形成；采用分步填充介质层的制备方法，得到了没有空洞缺陷且具有矩形截面的半导体浅沟槽隔离结构，改善了隔离效果，提升了产品良率。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种半导体结构及制备方法。
背景技术
目前，浅沟槽隔离结构(STI)被广泛应用于0.25um及以下半导体技术节点的隔离工艺中。其中，影响浅沟槽隔离结构性能的缺陷或参数主要有边缘缺口(divot)、空洞(void)及侧壁角度等。
如图1所示，是采用现有技术得到的浅沟槽隔离结构的横截面示意图。在硅衬底101上形成的沟槽中填充二氧化硅介质层102，以形成浅沟槽隔离结构，而在后续的工艺制程中，一般还需要使用湿法刻蚀去除硅衬底表面的热氧化层，这就会同时刻蚀到沟槽中的二氧化硅介质层102，并在沟槽边缘形成边缘缺口102a。所述边缘缺口102a会在后续工艺中形成额外的漏电流通道，影响隔离效果，甚至导致器件失效。此外，现有技术下得到的浅沟槽隔离结构，其顶部宽度a1一般大于底部宽度a2，即整个浅沟槽隔离结构的截面呈倒梯形，其侧壁角度α的范围一般介于80°至89°之间。从器件间的电性隔离效果考虑，当侧壁角度α越接近90°乃至等于90°时，浅沟槽隔离结构的隔离效果越好，且侧壁角度α过于倾斜也易于使浅沟槽隔离结构在后续的化学机械研磨工艺中因应力产生缺陷。然而，限于现有介质层沉积工艺，当侧壁角度α接近90°时，二氧化硅介质层102中更易于产生空洞缺陷102b，这反而会对隔离效果造成不良影响，进而影响器件性能及产品良率。
因此，有必要提出一种新的半导体结构及制备方法，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及制备方法，用于解决现有技术中浅沟槽隔离结构的隔离效果不佳的问题。
为实现上述目的及其它相关目的，本发明提供了一种半导体结构的制备方法，包括如下步骤：
1)提供一半导体衬底，在所述半导体衬底内形成第一沟槽；
2)至少在所述第一沟槽的侧壁形成衬垫层；
3)在所述衬垫层的上表面形成隔离层，所述隔离层至少覆盖所述衬垫层的侧面及顶部；
4)在所述第一沟槽内填充第一介质层；
5)刻蚀去除部分所述第一介质层后形成第二沟槽，所述第二沟槽的深度小于所述第一沟槽的深度；及
6)在所述第二沟槽内填充第二介质层，所述第二介质层至少填满所述第二沟槽。
作为本发明的一种优选方案，在步骤1)中所形成的所述第一沟槽的截面形状包括矩形。
作为本发明的一种优选方案，在步骤5)中所形成的所述第二沟槽的截面的顶部宽度大于底部宽度。
作为本发明的一种优选方案，在步骤1)中所形成的所述第一沟槽的深度范围介于
作为本发明的一种优选方案，在步骤5)中所形成的所述第二沟槽的深度范围介于
作为本发明的一种优选方案，在步骤1)中，于所述半导体衬底内形成所述第一沟槽的步骤包括如下步骤：
1-1)依次在所述半导体衬底表面形成第一阻挡层、第二阻挡层和第三阻挡层；
1-2)对所述第一阻挡层、所述第二阻挡层和所述第三阻挡层进行图形化处理，所述第一阻挡层、所述第二阻挡层和所述第三阻挡层所形成的图形相同；
1-3)以所述第三阻挡层作为硬掩模层，通过刻蚀在所述半导体衬底内形成所述第一沟槽；
作为本发明的一种优选方案，在步骤6)后还包括如下步骤：
7)以所述第二阻挡层作为研磨停止层，使用化学机械研磨去除所述第二阻挡层上方的所述第三阻挡层和所述第二介质层；
8)以所述第一阻挡层作为刻蚀停止层，通过干法刻蚀去除所述第二阻挡层；
9)通过湿法刻蚀去除所述第一阻挡层。
作为本发明的一种优选方案，所述半导体衬底包括硅衬底，所述第一阻挡层包含二氧化硅阻挡层，所述第二阻挡层包含多晶硅阻挡层，所述第三阻挡层包括氮化硅阻挡层，所述衬垫层包含二氧化硅层；在步骤2)中形成的所述衬垫层还位于所述第二阻挡层的侧壁上，以于所述第一阻挡层的侧壁位置形成凹槽结构。
作为本发明的一种优选方案，在步骤3)中所形成的所述隔离层填满所述凹槽结构。
本发明还提供了一种半导体结构，包括：
半导体衬底；
第一沟槽，形成于所述半导体衬底内；
衬垫层，形成于所述第一沟槽的侧壁；
隔离层，位于所述第一沟槽内，且至少覆盖所述衬垫层的侧面及顶部；
第一介质层，位于所述第一沟槽内，所述第一介质层的厚度小于所述第一沟槽的深度；
第二沟槽，位于所述第一沟槽内，且位于所述第一介质层及所述隔离层的上方；及
第二介质层，位于所述第二沟槽内。
作为本发明的一种优选方案，所述第一沟槽的截面形状包括矩形。
作为本发明的一种优选方案，所述第二介质层的上表面至少与所述隔离层的顶部相平齐。
作为本发明的一种优选方案，所述第二沟槽的截面的顶部宽度大于底部宽度。
如上所述，本发明提供一种半导体结构及制备方法，具有以下有益效果：
本发明通过引入一种新的半导体浅沟槽隔离结构，采用隔离层覆盖保护衬垫层及沟槽边缘处的介质层侧壁，避免边缘缺口缺陷的形成；采用分步填充介质层的制备方法，得到了没有空洞缺陷且具有矩形截面的浅沟槽隔离结构，改善了浅沟槽隔离结构的隔离效果，提升了产品良率。
附图说明
图1显示为现有技术得到的浅沟槽隔离结构的横截面示意图。
图2显示为本发明实施例一中提供的一种半导体结构的制备方法的流程图。
图3至图13显示为本发明实施例一中提供的一种半导体结构的制备方法的各步骤的横截面示意图。
元件标号说明
101 硅衬底
102 二氧化硅介质层
102a 边缘缺口
102b 空洞缺陷
201 半导体衬底
201a 第一沟槽
201b 第二沟槽
202 衬垫层
203 隔离层
203a 保护结构
204 第一介质层
204a 空洞
205 第二介质层
206 第一阻挡层
206a 凹槽结构
207 第二阻挡层
208 第三阻挡层
209 光刻胶层
209a 抗反射涂层
a1 顶部宽度
a2 底部宽度
α 侧壁角度
S1～S6 本发明实施例一中提供的半导体结构的制备方法的步骤1)～6)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图2至图13，本发明提供了一种半导体结构的制备方法，包括如下步骤：
1)提供半导体衬底201，在所述半导体衬底201内形成第一沟槽201a；
2)在所述第一沟槽201a的侧壁形成衬垫层202；
3)在所述衬垫层202的上表面形成隔离层203，所述隔离层203至少覆盖所述衬垫层202的侧面及顶部；
4)在所述第一沟槽201a内填充第一介质层204，所述第一介质层204至少覆盖所述隔离层203；
5)刻蚀去除部分所述第一介质层204后形成第二沟槽201b，所述第二沟槽201b的深度小于所述第一沟槽201a的深度；及
6)在所述第二沟槽201b内填充第二介质层205，所述第二介质层205至少填满所述第二沟槽201b。
在步骤1)中，请参阅图2的S1步骤及图5，提供半导体衬底201，在所述半导体衬底201内形成第一沟槽201a。可选地，如图5所示，本实施例中所形成的所述第一沟槽201a的截面形状呈矩形，这可以使最终得到的浅沟槽隔离结构的截面呈矩形，进而提升浅沟槽隔离结构的隔离效果。需要指出的是，本发明中所得沟槽截面的形状呈矩形，即是指沟槽侧壁垂直，且沟槽底部平坦，并非苛求截面形状严格符合几何意义上的矩形。可选地，所述第一沟槽201a可选的深度范围介于
优选深度为
所述半导体衬底201包含硅衬底，采用干法刻蚀形成所述第一沟槽201a，所述干法刻蚀的工艺气体包含Cl2、SF6等刻蚀气体。在本实施例中，在所述半导体衬底201的表面形成第一阻挡层206、第二阻挡层207及第三阻挡层208，并对上述各层进行图形化处理，所述第一阻挡层206、所述第二阻挡层207和所述第三阻挡层208所形成的图形相同。以图形化后的所述第三阻挡层208作为硬掩模层，对所述半导体衬底201进行刻蚀，并形成所述第一沟槽201a。
在步骤2)中，请参阅图2的S2步骤及图6，至少在所述第一沟槽201a的侧壁形成衬垫层202。如图6所示，在本实施例中，在所述第一沟槽201a的侧壁及底部都形成了衬垫层202。在本发明的其他实施例中，所述衬垫层202也可以只形成于所述第一沟槽201a的侧壁。所述第一阻挡层206包含二氧化硅阻挡层，所述第二阻挡层207包含多晶硅阻挡层，所述第三阻挡层208包括氮化硅阻挡层，所述衬垫层202包含二氧化硅层，形成所述衬垫层202的方法包含热氧化工艺，在所述第一沟槽201a的侧壁形成衬垫层202时，还在所述第二阻挡层207的侧壁形成衬垫层202，并在所述第一阻挡层206的侧壁位置形成了凹槽结构206a。可选地，所述热氧化工艺为干氧氧化工艺，氧化温度为800～1100℃，所述衬垫层202的厚度范围介于
优选为
需要指出的是，在其他实施例中，所述第三阻挡层208也可包含二氧化硅层，或者包含氮化硅与二氧化硅构成的复合层。
在步骤3)中，请参阅图2的S3步骤及图7，在所述衬垫层202的上表面形成隔离层203，所述隔离层203至少覆盖所述衬垫层202的侧面及顶部。在本实施例中，所述隔离层203从侧面及顶部完全覆盖所述衬垫层202，填满了所述凹槽结构206a，同时还覆盖了所述第二阻挡层207侧壁的所述衬垫层202以及所述第三阻挡层208的顶部和侧壁；所述隔离层203包含线性氮化硅层，所述线性氮化硅层的厚度范围介于
优选为
所述线性氮化硅层通过化学气相沉积法形成。由于所述隔离层203为氮化硅层，并覆盖了由二氧化硅构成的所述衬垫层202，因此可以在后续刻蚀二氧化硅的湿法工艺中保护所述衬垫层202不被刻蚀，避免了浅沟槽隔离结构出现边缘缺口(divot)缺陷。
在步骤4)中，请参阅图2的S4步骤及图8，在所述第一沟槽201a内填充第一介质层204。可选地，所述第一介质层204包含二氧化硅层，所述二氧化硅层通过化学气相沉积法形成。从图8中可以看出，由于所述第一沟槽201a的截面为矩形，其顶部宽度和底部宽度相等，在采用化学气相沉积法填充所述第一介质层204时，由于沟槽顶部的沉积速率高于沟槽底部，会导致所述第一介质层204在填充过程中在所述第一沟槽201a的顶部提前收口，并在所述第一沟槽201a内形成空洞204a。所述空洞204a会严重影响浅沟槽隔离结构的隔离性能，因此现有技术一般无法采用截面为矩形的浅沟槽隔离结构，这也是本发明所改进克服的技术难点。
在步骤5)中，请参阅图2的S5步骤及图9，刻蚀去除部分所述第一介质层204后形成第二沟槽201b，所述第二沟槽201b的深度小于所述第一沟槽201a的深度。如图9所示，在本实施例中，通过刻蚀去除部分所述第一介质层204，同时还去除了位于所述第三阻挡层208的顶部和侧壁上的所述隔离层203，以及位于所述第二阻挡层207侧壁上的所述衬垫层202和所述隔离层203。可选地，所述刻蚀包括湿法刻蚀工艺，所述湿法刻蚀工艺所使用的刻蚀药液为氢氟酸和氟化氨的混合溶液，所述氢氟酸与所述氟化氨的体积比范围介于1:10～1:20，优选为1:20，所述混合溶液刻蚀二氧化硅对氮化硅的选择比至少为37:1。由于所述混合溶液在刻蚀二氧化硅时对氮化硅具有较高的选择比，因此在刻蚀形成所述第二沟槽201b后，在所述凹槽结构206a处的所述隔离层203不会被刻蚀去除，使其能够覆盖保护位于其下层的所述衬垫层202。至于位于所述第二阻挡层207侧壁的所述衬垫层202表面上的，以及位于所述第三阻挡层208的顶部和侧壁上的所述隔离层203，可以在刻蚀过程中去除，也可以保留，并不影响本发明保护所述衬垫层202的结构。可选地，所述第二沟槽201b的深度为所述第一沟槽201a深度的1/4～3/4，所述第二沟槽201b的深度范围介于
优选为
如果在步骤4)中，所述第一介质层204中形成有空洞204a，则需要通过刻蚀将所述空洞204a完全暴露出，以在后续的介质填充步骤中将所述空洞204a填满。在本发明的其他实施例中，也可以采用干法刻蚀工艺去除部分所述第一介质层204，同样也需要确保刻蚀二氧化硅时对氮化硅具有较高的选择比，以使所述凹槽结构206a处的所述隔离层203不会被刻蚀去除。
在步骤6)中，请参阅图2的S6步骤及图10，在所述第二沟槽201b内填充第二介质层205，所述第二介质层205至少填满所述第二沟槽201b。如图9所示，所述第二沟槽201b的截面的顶部宽度大于底部宽度，具有上宽下窄的形状，且深度较浅。因此，在图10中填充所述第二介质层205时，不会出现像图8中具有矩形截面的所述第一沟槽201a中所产生的所述空洞204a。可选地，所述第二介质层205包含二氧化硅层，所述二氧化硅层通过化学气相沉积法形成。本发明通过引入二次填充工艺，得到了截面为矩形且不含空洞(void)缺陷的浅沟槽隔离结构。在本发明的其他实施例中，如果沟槽的深宽比较高，填充工艺的次数可不限于二次，可以对填充-刻蚀的步骤进行多次循环，直至获得没有空洞缺陷的沟槽隔离结构。
作为示例，在步骤1)中，于所述半导体衬底201内形成所述第一沟槽201a的步骤包括如下步骤：
1-1)依次在所述半导体衬底201表面形成第一阻挡层206、第二阻挡层207和第三阻挡层208；
1-2)对所述第一阻挡层206、所述第二阻挡层207和所述第三阻挡层208进行图形化处理，所述第一阻挡层206、所述第二阻挡层207和所述第三阻挡层208所形成的图形相同；
1-3)以所述第三阻挡层208作为刻蚀阻挡层，通过刻蚀在所述半导体衬底201内形成所述第一沟槽；
作为示例，在步骤6)后还包括如下步骤：
7)以所述第二阻挡层207作为研磨停止层，使用化学机械研磨去除所述第二阻挡层207上方的所述第三阻挡层208和所述第二介质层205；
8)以所述第一阻挡层206作为刻蚀停止层，通过干法刻蚀去除所述第二阻挡层207；
9)通过湿法刻蚀去除所述第一阻挡层206。
在步骤1-1)中，请参阅图3，依次在所述半导体衬底201表面形成第一阻挡层206、第二阻挡层207和第三阻挡层208。可选地，所述第一阻挡层206包含二氧化硅阻挡层，所述二氧化硅阻挡层为热氧化层，由干氧氧化工艺生长得到，氧化温度为800～1100℃，所述第一阻挡层206的厚度范围介于
优选为
所述第二阻挡层207包含多晶硅阻挡层，所述多晶硅阻挡层由化学气相沉积法生长得到，厚度范围介于
优选为
所述第三阻挡层208包括氮化硅阻挡层，所述氮化硅阻挡层由化学气相沉积法生长得到，厚度范围介于
优选为
在步骤1-2)中，请参阅图3和图4，对所述第一阻挡层206、所述第二阻挡层207和所述第三阻挡层208进行图形化处理，所述第一阻挡层206、所述第二阻挡层207和所述第三阻挡层208所形成的图形相同。可选地，所述图形化处理包含光刻与刻蚀过程。依次在所述第三阻挡层208的表面涂布抗反射涂层209a与光刻胶层209，其中，所述抗反射涂层209a的厚度范围介于
所述光刻胶层209的厚度范围介于
通过曝光和显影过程获得图形化的所述光刻胶层209，如图1所示。以所述光刻胶层209作为刻蚀阻挡层，依次对所述抗反射涂层209a、所述第三阻挡层208、所述第二阻挡层207和所述第一阻挡层206进行干法刻蚀，得到图形化的所述第一阻挡层206、所述第二阻挡层207和所述第三阻挡层208。可选地，采用CF4、CHF3等作为刻蚀气体刻蚀所述第三阻挡层208；采用Cl2、SF6、HBr等作为刻蚀气体刻蚀所述第二阻挡层207；采用CF4、CHF3等作为刻蚀气体刻蚀所述第一阻挡层206。
在步骤1-3)中，请参阅图4和图5，以所述第三阻挡层208作为刻蚀阻挡层，通过刻蚀在所述半导体衬底201内形成所述第一沟槽201a。可选地，形成图形化的所述第一阻挡层206、所述第二阻挡层207和所述第三阻挡层208后，通过灰化去胶及湿法清洗步骤去除残余的所述光刻胶层209及所述抗反射涂层209a。以所述第三阻挡层208作为刻蚀阻挡层对暴露出的所述半导体衬底201进行干法刻蚀，并形成所述第一沟槽201a。所述干法刻蚀在刻蚀所述半导体衬底201时，需要对作为刻蚀阻挡层的所述第三阻挡层208保持较高选择比，且在干法刻蚀后，形成的所述第一沟槽201a的截面呈矩形。
在步骤7)中，请参阅图11，以所述第二阻挡层207作为研磨停止层，使用化学机械研磨去除所述第二阻挡层207上方的所述第三阻挡层208和所述第二介质层205。可选地，所述化学机械研磨在研磨所述第二阻挡层207、所述第三阻挡层208和所述第二介质层205时的研磨阻力不同，其产生的电机扭矩也不同。因此，可以通过电机扭矩的变化判断研磨终点，当研磨至所述第二阻挡层207时，及时终止研磨过程，并准确停止在所述第二阻挡层207上。在所述化学机械研磨后，所述第二阻挡层207的表面与所述第二沟槽201b内填充的第二介质层205的表面齐平。
在步骤8)中，请参阅图12，以所述第一阻挡层206作为刻蚀停止层，通过干法刻蚀去除所述第二阻挡层207。可选地，采用Cl2、SF6、HBr等作为刻蚀气体，通过干法刻蚀去除所述第二阻挡层207。所述干法刻蚀对于二氧化硅层具有较高选择比，因此，所述第二介质层205几乎没有被刻蚀，且所述干法刻蚀可以停止在所述第一阻挡层206上。
在步骤9)中，请参阅图13，通过湿法刻蚀去除所述第一阻挡层206。由于制备所述浅沟槽隔离结构后，还需要在所述半导体衬底201的表面形成有源区及其他器件结构，因此需要将所述半导体衬底201表面的所述第一阻挡层206彻底去除。可选地，所述第一阻挡层206包含二氧化硅阻挡层，采用湿法刻蚀去除所述第一阻挡层206，所述湿法刻蚀可采用DHF等药液。步骤3)中在所述凹槽结构206a处填充的所述隔离层203在去除所述第一阻挡层206后形成了保护结构203a，所述保护结构203a覆盖并保护了下层的所述衬垫层202以及填充于所述第二沟槽201b内的所述第二介质层205的部分侧壁，使其不会被湿法药液刻蚀，从而避免了形成边缘缺口(divot)缺陷。
实施例二
请参阅图5、图9及图13，本发明还提供了一种半导体结构，包括：
半导体衬底201；
第一沟槽201a，形成于所述半导体衬底201内；
衬垫层202，形成于所述第一沟槽201a的侧壁；
隔离层203，位于所述第一沟槽201a内，且至少覆盖所述衬垫层202的侧面及顶部；
第一介质层204，位于所述第一沟槽201a内，所述第一介质层204的厚度小于所述第一沟槽201a的深度；
第二沟槽201b，位于所述第一沟槽201a内，且位于所述第一介质层204及所述隔离层203的上方；及
第二介质层205，位于所述第二沟槽201b内。
在本实施例中，如图13所示，在半导体衬底201内形成有如图5中所标注的第一沟槽201a。所述第一沟槽201a的侧壁及底部形成有衬垫层202。所述衬垫层202的侧面及顶部覆盖有隔离层203。所述第一介质层204形成于所述第一沟槽201a内，且其厚度小于所述第一沟槽201a的深度。在所述第一介质层204及所述隔离层203的上方形成有如图9中所标注的第二沟槽201b，所述第二沟槽201b内填充有第二介质层205。
可选地，所述半导体衬底201包含硅衬底，所述衬垫层202包含二氧化硅层，所述隔离层203包含氮化硅层，所述第一介质层204及所述第二介质层205包含二氧化硅层。所述隔离层203从顶部及侧面覆盖保护其下层的所述衬垫层202以及填充于所述第二沟槽201b内的所述第二介质层205的部分侧壁，使其不会被刻蚀二氧化硅的湿法药液所腐蚀，从而避免了形成边缘缺口(divot)缺陷。
作为示例，所述第一沟槽201a的截面形状包括矩形。如图5所述，所述第一沟槽201a可以通过对所述半导体衬底201进行干法刻蚀后形成，通过引入截面形状为矩形的所述第一沟槽201a，可以使最终得到的浅沟槽隔离结构的截面呈矩形，从而提高浅沟槽隔离结构的隔离效果。
作为示例，所述第二介质层205的上表面至少与所述隔离层203的顶部相平齐。在本实施例中，所述第二介质层205的上表面高于所述隔离层203的顶部，这可以使所述第二介质层205在后续的湿法刻蚀工艺过程中留有刻蚀余量，以免所述第二介质层205的顶部及暴露的侧壁因刻蚀而产生凹陷缺陷。
作为示例，所述第二沟槽201b的截面的顶部宽度大于底部宽度。在本实施例中，通过刻蚀及填充工艺先后形成了所述第一沟槽201a及所述第二沟槽201b。由于现有的介质层填充工艺易于在矩形沟槽结构内形成空洞缺陷，因此通过引入具有上宽下窄截面结构的所述第二沟槽201b，确保所述第二介质层205填充后，在所述第二沟槽201b没有空洞缺陷。
综上所述，本发明提供了一种半导体结构及制备方法，制备方法包括：1)提供一半导体衬底，在所述半导体衬底内形成第一沟槽；2)至少在所述第一沟槽的侧壁形成衬垫层；3)在所述衬垫层的上表面形成隔离层，所述隔离层至少覆盖所述衬垫层的侧面及顶部；4)在所述第一沟槽内填充第一介质层；5)刻蚀去除部分所述第一介质层后形成第二沟槽，所述第二沟槽的深度小于所述第一沟槽的深度；6)在所述第二沟槽内填充第二介质层，所述第二介质层至少填满所述第二沟槽。本发明还提供了一种半导体结构，包括：半导体衬底；第一沟槽，形成于所述半导体衬底内；衬垫层，形成于所述第一沟槽的侧壁；隔离层，位于所述第一沟槽内，且至少覆盖所述衬垫层的侧面及顶部；第一介质层，位于所述第一沟槽内，所述第一介质层的厚度小于所述第一沟槽的深度；第二沟槽，位于所述第一沟槽内，且位于所述第一介质层及所述隔离层的上方；第二介质层，位于所述第二沟槽内。本发明通过采用隔离层覆盖保护衬垫层及沟槽边缘处的介质层侧壁，避免边缘缺口缺陷的形成；采用分步填充介质层的制备方法，得到了没有空洞缺陷且具有矩形截面的浅沟槽隔离结构，改善了隔离效果，提升了产品良率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
1)提供半导体衬底，在所述半导体衬底内形成第一沟槽；
2)至少在所述第一沟槽的侧壁形成衬垫层；
3)在所述衬垫层的上表面形成隔离层，所述隔离层至少覆盖所述衬垫层的侧面及顶部；
4)在所述第一沟槽内填充第一介质层，所述第一介质层至少覆盖所述隔离层；
5)刻蚀去除部分所述第一介质层后形成第二沟槽，所述第二沟槽的深度小于所述第一沟槽的深度；及
6)在所述第二沟槽内填充第二介质层，所述第二介质层至少填满所述第二沟槽。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在步骤1)中所形成的所述第一沟槽的截面形状包括矩形。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，在步骤5)中所形成的所述第二沟槽的截面的顶部宽度大于底部宽度。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，在步骤1)中所形成的所述第一沟槽的深度范围介于
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，在步骤5)中所形成的所述第二沟槽的深度范围介于
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，在步骤1)中，于所述半导体衬底内形成所述第一沟槽的步骤包括如下步骤：
1-1)依次在所述半导体衬底表面形成第一阻挡层、第二阻挡层和第三阻挡层；
1-2)对所述第一阻挡层、所述第二阻挡层和所述第三阻挡层进行图形化处理，所述第一阻挡层、所述第二阻挡层和所述第三阻挡层所形成的图形相同；
1-3)以所述第三阻挡层作为硬掩模层，通过刻蚀在所述半导体衬底内形成所述第一沟槽。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，在步骤6)后还包括如下步骤：
7)以所述第二阻挡层作为研磨停止层，使用化学机械研磨去除所述第二阻挡层上方的所述第三阻挡层和所述第二介质层；
8)以所述第一阻挡层作为刻蚀停止层，通过干法刻蚀去除所述第二阻挡层；
9)通过湿法刻蚀去除所述第一阻挡层。
8.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述半导体衬底包括硅衬底，所述第一阻挡层包含二氧化硅阻挡层，所述第二阻挡层包含多晶硅阻挡层，所述第三阻挡层包括氮化硅阻挡层，所述衬垫层包含二氧化硅层；在步骤2)中形成的所述衬垫层还位于所述第二阻挡层的侧壁上，以于所述第一阻挡层的侧壁位置形成凹槽结构。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，在步骤3)中所形成的所述隔离层填满所述凹槽结构。
10.一种半导体结构，其特征在于，包括：
半导体衬底；
第一沟槽，形成于所述半导体衬底内；
衬垫层，形成于所述第一沟槽的侧壁；
隔离层，位于所述第一沟槽内，且至少覆盖所述衬垫层的侧面及顶部；
第一介质层，位于所述第一沟槽内，所述第一介质层的厚度小于所述第一沟槽的深度；
第二沟槽，位于所述第一沟槽内，且位于所述第一介质层及所述隔离层的上方；及第二介质层，位于所述第二沟槽内。
11.根据权利要求10所述的半导体结构，其特征在于，所述第一沟槽的截面形状包括矩形。
12.根据权利要求10所述的半导体结构，其特征在于，所述第二介质层的上表面至少与所述隔离层的顶部相平齐。
13.根据权利要求10所述的半导体结构，其特征在于，所述第二沟槽的截面的顶部宽度大于底部宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811147153.3A CN110970345A (zh) | 2018-09-29 | 2018-09-29 | 半导体结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811147153.3A CN110970345A (zh) | 2018-09-29 | 2018-09-29 | 半导体结构及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110970345A true CN110970345A (zh) | 2020-04-07 |
Family
ID=70027976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811147153.3A Pending CN110970345A (zh) | 2018-09-29 | 2018-09-29 | 半导体结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110970345A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933571A (zh) * | 2020-10-10 | 2020-11-13 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
| CN113192841A (zh) * | 2021-04-27 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
| WO2022147986A1 (zh) * | 2021-01-05 | 2022-07-14 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| US11881428B2 (en) | 2021-01-05 | 2024-01-23 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
| WO2024026967A1 (zh) * | 2022-08-01 | 2024-02-08 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228727B1 (en) * | 1999-09-27 | 2001-05-08 | Chartered Semiconductor Manufacturing, Ltd. | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess |
| US6406975B1 (en) * | 2000-11-27 | 2002-06-18 | Chartered Semiconductor Manufacturing Inc. | Method for fabricating an air gap shallow trench isolation (STI) structure |
| US20040058549A1 (en) * | 2002-09-23 | 2004-03-25 | Nanya Technology Corporation | Method for forming shallow trench isolation |
| US7022583B1 (en) * | 2004-11-26 | 2006-04-04 | Grace Semiconductor Manufacturing Corporation | Method of forming a shallow trench isolation device to prevent kick effect |
| CN104867860A (zh) * | 2014-02-20 | 2015-08-26 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构的制作方法 |
| CN208738211U (zh) * | 2018-09-29 | 2019-04-12 | 长鑫存储技术有限公司 | 半导体结构 |
-
2018
- 2018-09-29 CN CN201811147153.3A patent/CN110970345A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228727B1 (en) * | 1999-09-27 | 2001-05-08 | Chartered Semiconductor Manufacturing, Ltd. | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess |
| US6406975B1 (en) * | 2000-11-27 | 2002-06-18 | Chartered Semiconductor Manufacturing Inc. | Method for fabricating an air gap shallow trench isolation (STI) structure |
| US20040058549A1 (en) * | 2002-09-23 | 2004-03-25 | Nanya Technology Corporation | Method for forming shallow trench isolation |
| US7022583B1 (en) * | 2004-11-26 | 2006-04-04 | Grace Semiconductor Manufacturing Corporation | Method of forming a shallow trench isolation device to prevent kick effect |
| CN104867860A (zh) * | 2014-02-20 | 2015-08-26 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构的制作方法 |
| CN208738211U (zh) * | 2018-09-29 | 2019-04-12 | 长鑫存储技术有限公司 | 半导体结构 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933571A (zh) * | 2020-10-10 | 2020-11-13 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
| CN111933571B (zh) * | 2020-10-10 | 2021-02-19 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
| WO2022147986A1 (zh) * | 2021-01-05 | 2022-07-14 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| US11881428B2 (en) | 2021-01-05 | 2024-01-23 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
| CN113192841A (zh) * | 2021-04-27 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
| CN113192841B (zh) * | 2021-04-27 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
| WO2024026967A1 (zh) * | 2022-08-01 | 2024-02-08 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110970345A (zh) | 半导体结构及制备方法 | |
| US9478462B1 (en) | SAV using selective SAQP/SADP | |
| US7141486B1 (en) | Shallow trench isolation structures comprising a graded doped sacrificial silicon dioxide material and a method for forming shallow trench isolation structures | |
| US9443929B2 (en) | Shallow trench isolation structure having a nitride plug | |
| US8685831B2 (en) | Trenches with reduced silicon loss | |
| KR100761466B1 (ko) | 반도체장치의 소자분리구조 형성방법 | |
| CN110211919B (zh) | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 | |
| CN111192850B (zh) | 隔离结构的制作方法 | |
| US8178417B2 (en) | Method of forming shallow trench isolation structures for integrated circuits | |
| US7041573B2 (en) | Method for fabricating semiconductor device having trench isolation | |
| US8216944B2 (en) | Methods of forming patterns in semiconductor devices | |
| CN208738211U (zh) | 半导体结构 | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| US10192777B2 (en) | Method of fabricating STI trench | |
| CN109994420A (zh) | 一种深槽隔离结构的制造方法 | |
| US7339251B2 (en) | Shallow trench isolation structure and formation method thereof | |
| KR100967667B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| CN111863705B (zh) | 半导体器件的隔离的形成方法 | |
| KR101078720B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100935760B1 (ko) | 반도체 소자의 제조 방법 | |
| CN111384151B (zh) | 半导体基底及其制备方法 | |
| CN108807267B (zh) | 半导体装置及其制造方法 | |
| CN107958868B (zh) | 隔离结构的制造方法 | |
| KR100536805B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |