CN105514041A

CN105514041A - 晶体管的形成方法

Info

Publication number: CN105514041A
Application number: CN201410505488.3A
Authority: CN
Inventors: 赵杰
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-09-26
Filing date: 2014-09-26
Publication date: 2016-04-20
Anticipated expiration: 2034-09-26
Also published as: CN105514041B

Abstract

一种晶体管的形成方法，包括：提供衬底；在衬底表面形成栅极层，所述栅极层表面具有掩膜层；在靠近所述栅极层顶部的侧壁表面形成保护层，所述保护层与所述掩膜层相接触；在所述保护层表面以及栅极层的侧壁表面形成侧墙；在所述侧墙、保护层和栅极层两侧的衬底内形成应力层。所形成的晶体管形貌良好、性能改善。

Description

晶体管的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件正朝着更高的元件密度以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高载流子迁移率来提高半导体器件性能。当载流子的迁移率提高，晶体管的驱动电流提高，则晶体管中的漏电流减少，而提高载流子迁移率的一个关键要素是提高晶体管沟道区中的应力，因此提高晶体管沟道区的应力可以极大地提高晶体管的性能。

现有技术提高晶体管沟道区应力的一种方法为：在晶体管的源区和漏区形成应力层。其中，PMOS晶体管的应力层材料为硅锗(SiGe)，由于硅锗和硅具有相同的晶格结构，即“金刚石”结构，而且在室温下，硅锗的晶格常数大于硅的晶格常数，因此硅和硅锗之间存在晶格失配，使应力层能够向沟道区提供压应力，从而提高PMOS晶体管沟道区的载流子迁移率性能。相应地，NMOS晶体管的应力层材料为碳化硅(SiC)，由于在室温下，碳化硅的晶格常数小于硅的晶格常数，因此硅和碳化硅之间存在晶格失配，能够向沟道区提供拉应力，从而提高NMOS晶体管的性能。

然而，对于现有的在源区和漏区形成有应力层的晶体管，所形成的晶体管形貌不良、性能不稳定。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，所形成的晶体管形貌良好、性能改善。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底；在衬底表面形成栅极层，所述栅极层表面具有掩膜层；在靠近所述栅极层顶部的侧壁表面形成保护层，所述保护层与所述掩膜层相接触；在所述保护层表面以及栅极层的侧壁表面形成侧墙；在所述侧墙、保护层和栅极层两侧的衬底内形成应力层。

可选的，还包括：所述保护层完全覆盖所述栅极层的侧壁表面。

可选的，在形成所述保护层之前，对所述栅极层的侧壁进行减薄；在对所述栅极层的侧壁进行减薄之后，在所述栅极层的侧壁表面形成保护层。

可选的，对所述栅极层进行减薄的工艺为各向同性的刻蚀工艺。

可选的，形成所述保护层的工艺包括：在所述衬底表面、栅极层的侧壁表面和掩膜层表面形成保护膜；回刻蚀所述保护膜直至暴露出衬底表面以及掩膜层的顶部表面为止，形成保护层。

可选的，所述保护层的形成方法包括：在所述衬底表面形成牺牲层，所述牺牲层覆盖所述栅极层的侧壁表面，且所述牺牲层的表面低于所述栅极层的顶部表面；在所述牺牲层表面、高于牺牲层的栅极层侧壁表面、以及掩膜层表面形成保护膜；回刻蚀所述保护膜直至暴露出所述牺牲层表面以及掩膜层的顶部表面为止，在高于牺牲层的栅极层侧壁表面、以及掩膜层侧壁表面形成所述保护层；在形成所述保护层之后，去除所述牺牲层。

可选的，所述牺牲层的材料与所述衬底表面的材料以及所述保护层的材料不同。

可选的，所述保护层的材料为SiN、SiON、SiOBN、SiOCN、SiO₂中的一种或多种；所述保护层的厚度为20埃～200埃。

可选的，所述侧墙的形成工艺包括：在衬底表面、栅极层的侧壁表面、保护层表面以及掩膜层表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出衬底表面以及掩膜层的顶部表面为止，形成侧墙。

可选的，所述应力层的形成工艺包括：在所述侧墙和栅极层两侧的衬底内形成第一开口；采用选择性外延沉积工艺在所述第一开口内形成应力层。

可选的，所述应力层的材料为硅锗或碳化硅。

可选的，所述应力层的材料为硅锗，所述应力层内掺杂有P型离子；所述应力层的材料为碳化硅，所述应力层内掺杂有N型离子。

可选的，所述栅极层的材料为无定形硅或多晶硅。

可选的，还包括：在所述栅极层和衬底之间形成栅介质层，所述栅介质层的材料包括氧化硅。

可选的，在形成所述应力层之后，在所述衬底表面形成介质层，所述介质层的表面齐平于或高于所述栅极层的顶部表面；去除所述掩膜层和栅极层，并暴露出衬底表面，在所述介质层内形成第二开口；在所述第二开口底部的侧壁表面形成高K栅介质层；在所述高K栅介质层表面形成填充满所述第二开口的金属栅。

可选的，所述衬底为平面基底。

可选的，所述衬底包括：基底；基底表面的鳍部；位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁表面，且所述隔离层的表面低于所述鳍部的顶部表面。

可选的，所述栅极层横跨于所述鳍部上，且所述栅极层位于部分隔离层表面、以及鳍部的侧壁和顶部表面。

可选的，所述衬底包括第一区域和第二区域。

可选的，在第一区域的保护层表面以及栅极层的侧壁表面形成侧墙之后，在第一区域的侧墙、保护层和栅极层两侧的衬底内形成应力层；在第一区域形成应力层之后，在第二区域的保护层及栅极层的侧壁表面形成侧墙；在第二区域形成侧墙之后，在第二区域的侧墙、保护层和栅极层两侧的衬底内形成应力层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的形成方法中，在靠近栅极层顶部的侧壁表面形成保护层，所述保护层能够在后续形成侧墙的过程中，避免所形成的侧墙暴露出栅极层靠近顶部的侧壁表面，使得所述保护层和掩膜层能够保护所述栅极层的顶部的顶角，避免所述栅极层顶部的顶角在形成侧墙之后被暴露。因此，在形成侧墙之后，形成应力层的过程中，能够避免在所述栅极层顶部的顶角处形成外延颗粒，使得所形成的栅极层的形貌良好，而且能够避免了所形成的栅极层顶部产生漏电流的问题，使所形成的晶体管性能稳定。

进一步，在形成所述保护层之前，对所述栅极层的侧壁进行减薄；在对所述栅极层的侧壁进行减薄之后，所述栅极层的侧壁表面形成保护层，且所述保护层完全覆盖所述栅极层的侧壁表面。由于在形成保护层之前，对所述栅极层的侧壁进行了减薄，因此所述栅极层的侧壁相对于掩膜层的侧壁凹陷，从而能够使所形成的保护层表面相对于掩膜层的侧壁表面齐平、凹陷或突出，则所述保护层的顶部能够由所述掩膜层覆盖，在后续形成侧墙的过程中，不会造成所述保护层的顶部被损耗，从而保证了在形成侧墙之后，所述栅极层靠近顶部的侧壁、以及顶部的顶角不被暴露出，以此避免在所述栅极层顶部的顶角处形成外延颗粒。

进一步，在所述衬底表面形成牺牲层，所述牺牲层覆盖所述栅极层的侧壁表面，且所述牺牲层的表面低于所述栅极层的顶部表面，在高于所述牺牲层的栅极层和掩膜层的侧壁表面形成保护层。由于所述保护层除了覆盖栅极层靠近顶部的侧壁表面，还覆盖所述掩膜层的侧壁表面，因此在后续去除牺牲层之后，形成所述侧墙的工艺无法完全消耗位于掩膜层侧壁表面的保护层，因此能够保证在形成侧墙之后，所述栅极层顶部的顶角依旧能够由保护层和掩膜层覆盖，从而能够避免在后续形成应力层的过程中，在栅极层的顶部顶角处形成外延颗粒的问题。

附图说明

图1和图2是本发明实施例的晶体管剖面结构示意图；

图3至图11是本发明一实施例的晶体管的形成过程的剖面结构示意图；

图12至图14是本发明另一实施例的晶体管的形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，在晶体管的源区和漏区形成应力层之后，容易造成晶体管的形貌不良、性能不稳定。

经过研究发现，请参考图1和图2，图1和图2是本发明一种在源区和漏区形成应力层的晶体管实施例的剖面结构示意图，图2是图1沿AA’方向的剖面结示意图，包括：衬底100；位于衬底100表面的栅极结构110，所述栅极结构110包括：位于衬底100表面的栅介质层111，位于所述栅介质层表面的栅极层112，位于所述栅极层112表面的掩膜层113，以及位于所述栅介质层111、栅极层112和掩膜层113侧壁表面的侧墙114；位于所述栅极结构110两侧衬底内的应力层120。所述栅极层112的材料为多晶硅，所述栅极层112能够作为晶体管的栅极，也能够是作为伪栅极，而所述伪栅极用于为后续需要形成的金属栅占据空间位置。

其中，所述应力层120的形成工艺包括：在衬底100表面形成栅极结构110之后，在所述栅极结构110两侧的衬底100内形成开口；采用选择性外延沉积工艺在所述开口内形成应力层120。

在本实施例中，衬底100具有第一区域101和第二区域102，所述第一区域101用于形成PMOS晶体管，所述第二区域102用于形成NMOS晶体管，因此第一区域101和第二区域102所形成的应力层120的材料不同。在第一区域101形成的应力层120材料为硅锗，在第二区域102形成的应力层120材料为碳化硅。

随着半导体器件尺寸的缩小，用于形成所述开口和应力层120的掩膜除了暴露出栅极结构110两侧需要形成应力层120的衬底100表面之外，还会暴露出所述栅极结构110，而所述栅极层112表面具有掩膜层113进行保护，所述栅极层112的侧壁表面具有侧墙114进行保护。所述掩膜暴露出的区域面积较大，能够确保形成掩膜的光刻工艺精确度，使所述掩膜暴露出的区域尺寸和形状精确。

然而，在采用选择性外延沉积工艺形成应力层120的过程中，由于所述掩膜会暴露出所述栅极结构110，而随着半导体器件尺寸的缩小，所述掩膜层113和侧墙114的厚度也随之减薄；尤其是在采用回刻蚀工艺形成侧墙114时，容易使侧墙114顶部暴露出所述栅极层112顶部的顶角，导致形成所述应力层120的工艺气体容易在所述栅极层112顶部的顶角处发生反应，因此，所述选择性外延沉积工艺除了在开口内形成应力层112之外，还会在栅极层112顶部的顶角处表面形成外延颗粒130(EPIparticle，或称为蘑菇形缺陷Mushroomdefect)。由于所述外延颗粒130的材料与所形成的应力层120材料一致，即半导体材料，因此所述外延颗粒130容易导致所述栅极层112顶部、或后续形成的金属栅顶部产生漏电，导致所形成的晶体管的性能不稳定、可靠性变差、良率下降。

为了解决上述问题，本发明提出一种晶体管的形成方法。其中，在靠近栅极层顶部的侧壁表面形成保护层，所述保护层能够在后续形成侧墙的过程中，避免所形成的侧墙暴露出栅极层靠近顶部的侧壁表面，使得所述保护层和掩膜层能够保护所述栅极层的顶部的顶角，避免所述栅极层顶部的顶角在形成侧墙之后被暴露。因此，在形成侧墙之后，形成应力层的过程中，能够避免在所述栅极层顶部的顶角处形成外延颗粒，使得所形成的栅极层的形貌良好，而且能够避免了所形成的栅极层顶部产生漏电流的问题，使所形成的晶体管性能稳定。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图11是本发明实施例的晶体管的形成过程的剖面结构示意图。

请参考图3，提供衬底200，所述衬底200具有第一区域I和第二区域II。

本实施例中，所述第一区域I用于形成PMOS晶体管，所述第二区域II用于形成NMOS晶体管。在其它实施例中，所述第一区域I用于形成核心器件，所述第二区域II用于形成外围器件，例如输入输出(I/O)器件。

在本实施例中，所述衬底200包括：基底210；基底210表面的鳍部211；位于基底210表面的隔离层212，所述隔离层212覆盖部分鳍部211的侧壁表面，且所述隔离层212的表面低于所述鳍部211的顶部表面。

在一实施例中，所述基底210和鳍部211由半导体衬底刻蚀形成；所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底；通过刻蚀部分所述半导体衬底，能够在所述半导体衬底内形成若干沟槽，相邻沟槽之间的半导体衬底形成鳍部211，而且位于鳍部211底部的半导体衬底形成基底210。

在另一实施例中，所述鳍部211还能够通过外延工艺形成于基底210表面；所述基底210为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底；所述鳍部的材料为硅、硅锗、锗或碳化硅；所述鳍部211的材料为硅、锗、碳化硅或硅锗，所述鳍部211的材料与基底210的材料相同或不同。在一实施例中，所述鳍部211的形成工艺包括：在基底210表面外延鳍部层；刻蚀所述鳍部层直至暴露出所述基底210表面，在鳍部层内形成若干沟槽，相邻沟槽之间的鳍部层形成鳍部211。在另一实施例中，所述鳍部211的形成工艺包括：在基底210表面形成隔离层；刻蚀所述隔离层直至暴露出所述基底210表面为止，在隔离层内形成沟槽；在所述沟槽内外延形成鳍部211；在形成鳍部之后，回刻蚀所述隔离层，使隔离层212的表面低于所述鳍部211的顶部表面。

在其它实施例中，所述衬底为平面基底，所述平面基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。

请参考图4和图5，图5是图4沿BB’方向的剖面结构示意图，在衬底200表面形成栅极层201，所述栅极层201表面具有掩膜层202。

在本实施例中，由于所述衬底200包括：基底210、位于基底210表面的鳍部211、以及位于基底210表面并覆盖鳍部211部分侧壁表面的隔离层，所形成的栅极层210横跨于所述鳍部211上，且所述栅极层201位于部分隔离层212表面、以及鳍部211的侧壁和顶部表面。

所述栅极层201的材料为无定形硅(amorphouspoly)或多晶硅(crystalpoly)；所述栅极层201的厚度为500埃～1500埃。本实施例中，所述栅极层201和衬底200之间形成栅介质层203，所述栅介质层203的材料包括氧化硅，在其它实施例中，所述栅介质层203的材料还能够为氮化硅或氮氧化硅。

在本实施例中，所形成的晶体管为高K金属栅结构晶体管，后续所需形成的栅极材料为金属，则所述栅极层201用于作为伪栅极层，所述栅极层201用于为后续形成的栅极空间和位置，后续需要去除所述栅极层201，并以金属材料的栅极替代。由于所述无定形硅或多晶硅易于被刻蚀、保型性良好、且易于被去除的材料，因此以所述无定形硅或多晶硅为材料形成栅极层201，能够使所形成的栅极层201的形貌良好、结构稳定、易于被去除。而且，所述栅极层201的厚度决定了后续所形成的栅极层的厚度。

所述栅极层201和栅介质层203的形成工艺包括：在隔离层212表面以及鳍部211的侧壁和顶部表面形成栅介质膜；在所述栅介质膜表面形成栅极膜；在所述栅极膜的部分表面形成掩膜层202，所述掩膜层202横跨于所述鳍部211上方，且所述掩膜层202覆盖了需要形成栅极层211的对应位置和区域；以所述掩膜层202为掩膜，刻蚀所述栅极膜，直至暴露出栅介质膜表面为止，形成栅极层201。

所述栅介质膜的形成工艺为热氧化工艺或化学气相沉积工艺，厚度为5埃～30埃；所述栅极膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺，厚度为500埃～1500埃。刻蚀所述栅极膜的工艺为干法刻蚀工艺、湿法刻蚀工艺、或干法刻蚀工艺和湿法刻蚀工艺组合进行；刻蚀所述栅极膜的工艺能够停止于所述栅介质膜表面，所述栅介质膜能够在所述刻蚀工艺中保护所述隔离层212表面、以及鳍部211的侧壁和顶部表面。在刻蚀所述栅极膜之后，能够刻蚀所述栅介质膜，并暴露出隔离层212表面、以及鳍部211的侧壁和顶部表面，以形成栅介质层203；或者，在刻蚀所述栅极膜之后，也能够不刻蚀所述栅介质膜，则以所述栅介质膜作为栅介质层203。

在另一实施例中，所述栅介质层203和栅极层201之间还形成有高K介质层，所述高K介质层用于作为高K金属栅结构晶体管的栅介质，则在刻蚀所述栅极膜之后，刻蚀所述高K介质层，直至暴露出所述栅介质膜表面为止；在后续去除栅极层201之后，在所述高K介质层表面形成金属材料的栅极。

在本实施例中，在后续形成应力层之后，再去除所述掩膜层202，所述掩膜层202能够用于保护所述栅极层201的顶部表面，避免后续形成应力层的过程中，在所述栅极层201的顶部表面形成外延颗粒。

所述掩膜层202的材料为SiN、SiON、SiOCN、SiOBN、SiO₂中的一种或多种组合，厚度为50埃～500埃；所述掩膜层202的形成工艺包括：在所述栅极膜表面形成掩膜材料膜；在所述掩膜材料膜表面形成图形化层，所述图形化层覆盖需要形成栅极层201的对应区域；以所述图形化层为掩膜，刻蚀所述掩膜材料膜，直至暴露出栅极膜表面为止，形成掩膜层202。

其中，所述掩膜材料膜的形成工艺为原子层沉积工艺或化学气相沉积工艺；所述图形化层能够为图形化的光刻胶层，也能够为采用多重图形掩膜工艺形成的掩膜，例如自对准双重图形(Self-AlignedDoublePatterning，简称SADP)掩膜。

由于所述掩膜层202需要在后续形成侧墙以及应力层的过程中，用于保护栅极层201的顶部表面，而且，在后续形成侧墙的过程中，需要采用无掩膜的回刻蚀工艺，因此，所述掩膜层202的厚度不宜过薄，否则所述侧墙容易在后续形成侧墙的过程中被消耗减薄，容易导致掩膜层202的保护能力变容，则所述栅极层201的顶部表面容易生长外延颗粒；而所述掩膜层202的厚度也不宜过厚，否则容易造成刻蚀形成的栅极层201的形貌不良，尤其会对栅极层201的侧壁形貌造成不良影响，因此，本实施例中，所述掩膜层202的厚度为50埃～500埃。

在另一实施例中，所述栅极层201和栅介质层203直接用于形成晶体管，则后续在所述栅极层201两侧的衬底200内形成源区和漏区，即能够形成晶体管。

请参考图6，图6与图5的剖面方向一致，对所述栅极层201的侧壁进行减薄。

对所述栅极层201的侧壁进行减薄之后，能够使所述栅极层201的侧壁相对于掩膜层202的侧壁表面凹陷，则后续在所述栅极层201的侧壁表面形成保护层之后，所述掩膜层202能够覆盖于所述保护层的顶部表面，即所形成的保护层能够与所述掩膜层202连接，使得所述栅极层201顶部的顶角处完全由所述保护层和掩膜层202覆盖，则后续在形成侧墙之后，不易使所述栅极层201顶部的顶角被暴露，而且在后续形成应力层的过程中，不会在所述栅极层201的顶部，尤其是所述栅极层201顶部的顶角表面形成外延颗粒。因此，在形成应力层之后，能够保证所述栅极层201的形貌良好，避免了所述栅极层201的顶部产生漏电流，使得所形成的晶体管性能稳定。

对所述栅极层201的侧壁进行减薄的厚度为20埃～200埃，所述减薄的厚度决定了后续形成于栅极层201侧壁表面的保护层厚度，继而决定了后续形成的保护层对栅极层201侧壁的保护能力。

对所述栅极层201进行减薄的工艺为各向同性的刻蚀工艺，所述各向同性的刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，所述栅极层201的材料为无定形硅或多晶硅，对所述栅极层201的侧壁进行减薄的工艺为湿法刻蚀工艺；所述湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵，刻蚀液的温度为10℃～70℃；由于所述刻蚀液的温度决定了刻蚀速率，即刻蚀液的温度越高，刻蚀速率越快，因此，基于调控刻蚀速率的目的，本实施例中的刻蚀速率为30℃；当刻蚀液的温度为30℃时，即能够精确控制刻蚀厚度，又具有足够大的刻蚀速率，不会导致减薄栅极层201侧壁的时间过长的问题。

在其它实施例中，对所述栅极层210的侧壁进行减薄的工艺为干法刻蚀工艺，所述干法刻蚀的气体包括CH₄、CHF₃、CH₃F、CH₂F₂、Cl₂、HBr中的一种或两种；所述干法刻蚀工艺能够为等离子体刻蚀工艺，且等离子体源功率1000瓦，偏置功率小于100瓦，使得等离子体的自由程较大，使得所述等离子体能够以垂直于栅极层201侧壁表面的方向进行刻蚀；具体的，所述干法刻蚀工艺能够为远程等离子体刻蚀工艺。

请参考图7，图7与图6的剖面方向一致，在对所述栅极层201的侧壁进行减薄之后，在所述栅极层201的侧壁表面形成保护层204，所述保护层204与所述掩膜层202相接触，所述保护层204完全覆盖所述栅极层201的侧壁表面。

在一实施例中，形成所述保护层204的工艺包括：在所述衬底200表面、栅极层201的侧壁表面和掩膜层202表面形成保护膜；回刻蚀所述保护膜直至暴露出衬底200表面以及掩膜层202的顶部表面为止，形成保护层204。

所述保护层204的材料为SiN、SiON、SiOBN、SiOCN、SiO₂中的一种或多种；所述保护层204的厚度为20埃～200埃；所述保护膜的形成工艺为原子层沉积工艺、化学气相沉积工艺。本实施例中，所述保护膜形成于隔离层212表面、鳍部211的侧壁和顶部表面、栅极层的侧壁表面、以及掩膜层202的表面；所述回刻蚀工艺用于去除隔离层212表面、鳍部211的侧壁和顶部表面、以及掩膜层202表面的保护膜。

所述保护层204的厚度即前序工艺对所述栅极层201侧壁进行减薄的厚度，而所述保护层204的厚度决定了在后续形成侧墙和应力层的过程中，所述保护层204的保护能力。所述保护层204的厚度不宜过薄，否则容易使所述保护层204的保护能力不足，容易在后续工艺中被消耗而暴露出栅极层201的侧壁表面；所述保护层204的厚度也不宜过厚，否则会导致栅极层201的尺寸减小，容易引起短沟道效应，导致所形成的晶体管性能不良。

在本实施例中，由于在形成所述保护层204之前，对是栅极层201的侧壁进行了刻蚀，使所述栅极层201的侧壁相对于掩膜层202的侧壁表面凹陷，则形成于栅极层201侧壁表面的保护层204的顶部能够与所述掩膜层202的底部相连接，使得所述保护层204与掩膜层202能够完全覆盖所述栅极层201的侧壁和顶部表面；而且，在后续形成侧墙的过程中，所形成的侧墙也仅能够暴露出栅极层201侧壁表面的保护层，而不会使栅极层201表面直接暴露，因此能够避免在后续形成应力层的过程中，在栅极层201顶部的顶角表面形成外延颗粒的问题，使所形成的栅极层201形貌良好，而且减少了用于形成应力层的工艺气体浪费。

而且，形成所述保护膜的原子层沉积工艺或化学气相沉积工艺具有良好覆盖能力，能够使所形成的保护膜紧密地贴合于掩膜层202的表面以及栅极层201的侧壁表面。而在后续回刻蚀的过程中，所述刻蚀工艺仅能够对掩膜层202表面、以及衬底200表面的部分保护膜进行刻蚀，而位于掩膜层202底部的部分保护膜由于受到所述掩膜层202的保护，而不会受到刻蚀，因此，能够保留位于栅极层201侧壁表面的部分保护膜，并使所形成的保护层204顶部与所述掩膜层202的底部表面相连接。

在另一实施例中，所述保护层204的材料为SiO₂，所述保护层204的形成工艺包括：采用氧化工艺在所述栅极层201的侧壁表面、以及鳍部211的侧壁和顶部表面形成保护膜；回刻蚀所述保护膜直至暴露出鳍部211的侧壁和顶部表面为止，形成保护层204。所述氧化工艺能够为热炉氧化工艺或化学氧化工艺。

所述氧化工艺形成的保护膜紧密地贴合于栅极层201的侧壁表面，在后续的回刻蚀中，所述刻蚀工艺仅能够刻蚀衬底200表面的部分保护膜，位于掩膜层202底部的部分保护膜受到所述掩膜层202的保护而不会受到刻蚀，因此，能够保留位于栅极层201侧壁表面的部分保护膜，并使所形成的保护层204顶部与所述掩膜层202的底部表面相连接。

请参考图8，图8与图7的剖面方向一致，在衬底200、保护层204和掩膜层202的表面形成侧墙膜205。

所述侧墙膜205用于形成侧墙，所述侧墙用于定义源区或漏区到所述栅极层201的距离。所述侧墙膜205的材料为SiN、SiON、SiOCN、SiOBN中的一种或多种组合；所述侧墙膜205的厚度为20埃～200埃；所述侧墙膜205的形成工艺为原子层沉积工艺、化学气相沉积工艺或热炉工艺。

请参考图9和图10，图10是图9沿BB’方向的剖面结构示意图，回刻蚀所述第一区域I的侧墙膜205，在第一区域I的保护层204表面形成侧墙205a；在第一区域I的侧墙205a、保护层204和栅极层201两侧的衬底200内形成应力层206。

在回刻蚀所述第一区域I的侧墙膜205之前，在第二区域II的侧墙膜205表面形成图形化层(未示出)，所述图形化层作为在第一区域I形成侧墙205a以及应力层206的掩膜。在本实施例中，所述图形化层为光刻胶层，所述光刻胶层的形成工艺包括：在侧墙膜205表面涂布光刻胶膜；采用曝光显影工艺图形化所述光刻胶膜，并暴露出第一区域I的侧墙膜205，形成光刻胶层。

在形成所述图形化层之后，对所述第一区域I的侧墙膜205进行回刻蚀，所述回刻蚀工艺进行至暴露出鳍部211的侧壁和顶部表面、以及隔离层212表面为止。在另一实施例中，所述鳍部211和隔离层212表面具有栅介质层203覆盖时，所述回刻蚀工艺进行至暴露出所述栅介质层203表面为止，所述栅介质层203能够用于保护所述鳍部211的表面。

所述回刻蚀工艺为各向异性的干法刻蚀工艺，由于刻蚀方向垂直于所述栅极层201的侧壁表面，因此能够在所述栅极层201的侧壁表面保留部分侧墙膜205以形成侧墙205a。

在所述回刻蚀工艺之后，暴露出侧墙205a和栅极层201两侧的鳍部211表面，则能够在所述栅极层201两侧暴露出的鳍部211内形成应力层206，所述应力层206用于提高鳍部211内的沟道区应力，以提高沟道区的载流子迁移率。所述应力层206的形成工艺包括：在所述侧墙205a和栅极层201两侧的衬底200内形成第一开口；采用选择性外延沉积工艺在所述第一开口内形成应力层206。

在本实施例中，所述第一区域I用于形成PMOS晶体管，因此，第一区域I形成的应力层206材料为硅锗，且所述应力层内需要掺杂P型离子可以形成源区和漏区。

在本实施例中，所述第一区域I的第一开口的侧壁与鳍部211的顶部表面呈“Σ”(Sigma，西格玛)形，所述第一区域I的第一开口侧壁具有顶角，所述顶角向栅极层201底部的鳍部211内延伸。形成于所述第一开口内的应力层206到栅极层201的距离较小，能够使栅极层201底部的沟道区获得更大的应力，有利于提高载流子迁移率提高，使所形成的晶体管的性能提高。

所述第一区域I的第一开口形成工艺包括：采用各向异性的干法刻蚀工艺在栅极层201和侧墙205a两侧的鳍部211内形成开口，所述开口侧壁相对于鳍部211的顶部表面垂直；在所述各向异性的干法刻蚀工艺之后，采用各向异性的湿法刻蚀工艺刻蚀所述开口的侧壁和底部，形成第一开口，使形成的第一开口侧壁与鳍部211的顶部表面呈“Σ”形。

其中，所述各向异性的干法刻蚀工艺为：刻蚀气体包括氯气、溴化氢或氯气和溴化氢的混合气体，溴化氢的流量为200标准毫升每分钟～800标准毫升每分钟，氯气的流量为20标准毫升每分钟～100标准毫升每分钟，惰性气体的流量为50标准毫升每分钟～1000标准毫升每分钟，刻蚀腔室的压力为2毫托～200毫托，刻蚀时间为15秒～60秒。

所述各向异性的湿法刻蚀工艺为：刻蚀液包括碱性溶液，所述碱性溶液为氢氧化钾(KOH)、氢氧化钠(NaOH)、氢氧化锂(LiOH)、氨水(NH₄OH)或四甲基氢氧化铵(TMAH)中的一种或多种组合。

在本实施例中，所述鳍部211顶部表面晶向为<100>或<110>，而所述各向异性的湿法刻蚀速率在垂直以及平行于鳍部211顶部表面的方向上较快，而在晶向<111>的方向上刻蚀速率最慢，因此，能够使所形成的开口侧壁与衬底200表面呈“Σ”形。

在第一区域I的应力层206材料为硅锗，所述应力层206的形成工艺为选择性外延沉积工艺，所述选择性外延沉积工艺包括：温度为500摄氏度～800摄氏度，气压为1托～100托，工艺气体包括硅源气体(SiH₄或SiH₂Cl₂)和锗源气体(GeH₄)，所述硅源气体或锗源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，所述工艺气体还包括HCl和H₂，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟，H₂的流量为0.1标准升/分钟～50标准升/分钟。

在一实施例中，在采用所述选择性外延沉积工艺形成应力层206时，还能够以原位掺杂工艺在应力层206内掺杂P型离子。在另一实施例中，在形成应力层206之后，采用离子注入工艺在所述栅极层201两侧的应力层206和部分鳍部211内形成源区和漏区，所注入的掺杂离子为P型离子。

在本实施例中，由于所述栅极层201的侧壁表面具有保护层204覆盖，且所述保护层204顶部和栅极层201顶部具有掩膜层202覆盖，因此所述掩膜层202和保护层204完全覆盖所述栅极层201，因此，在形成所述侧墙205a的回刻蚀工艺中，所形成侧墙205a至多仅能够暴露出所述保护层204表面，而不会暴露出所述栅极层201表面，从而，在形成所述应力层206的过程中，能够避免在所述栅极层201的表面形成外延颗粒，从而保证了在形成应力层206之后，所述栅极层201的形貌依旧优良。

请参考图11，图11与图10的剖面方向一致，回刻蚀所述第二区域II的侧墙膜205(如图8所示)，在第二区域II的保护层204表面形成侧墙205a；在第二区域II的侧墙205a、保护层204和栅极层201两侧的衬底200内形成应力层206。

在回刻蚀所述第二区域II的侧墙膜205之前，在第一区域I的侧墙膜205表面形成图形化层(未示出)，所述图形化层作为在第二区域II形成侧墙205a以及应力层206的掩膜。在本实施例中，所述图形化层为光刻胶层，所述光刻胶层的形成工艺与图10相关说明相同，在此不作赘述。

在形成所述图形化层之后，对所述第二区域II的侧墙膜205进行回刻蚀，所述回刻蚀工艺为各向异性的干法刻蚀工艺，所述回刻蚀工艺进行至暴露出鳍部211的侧壁和顶部表面、以及隔离层212表面为止。在另一实施例中，所述鳍部211和隔离层212表面具有栅介质层203覆盖时，所述回刻蚀工艺进行至暴露出所述栅介质层203表面为止，所述栅介质层203能够用于保护所述鳍部211的表面。

在本实施例中，所述第二区域II用于形成NMOS晶体管，因此，第二区域IE形成的应力层206材料为碳化硅，且所述应力层内需要掺杂N型离子可以形成源区和漏区。

在本实施例中，由于NMOS晶体管的载流子为电子，而电子具有较强的电迁移能力，因此，在所述第二区域II的第一开口的侧壁垂直于鳍部211的顶部表面。在所述第二区域II的第一开口形成工艺包括为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺为：刻蚀气体包括氯气、溴化氢或氯气和溴化氢的混合气体，溴化氢的流量为200标准毫升每分钟～800标准毫升每分钟，氯气的流量为20标准毫升每分钟～100标准毫升每分钟，惰性气体的流量为50标准毫升每分钟～1000标准毫升每分钟，刻蚀腔室的压力为2毫托～200毫托，刻蚀时间为15秒～60秒。

在第二区域II的应力层206材料为碳化硅，所述应力层206的形成工艺为选择性外延沉积工艺，所述选择性外延沉积工艺包括：温度为500摄氏度～800摄氏度，气压为1托～100托，工艺气体包括硅源气体(SiH₄或SiH₂Cl₂)和碳源气体(CH₄、CH₃Cl或CH₂Cl₂)，所述硅源气体和碳源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，所述工艺气体还包括HCl和H₂，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟，H₂的流量为0.1标准升/分钟～50标准升/分钟。

在一实施例中，在采用所述选择性外延沉积工艺形成应力层206时，以原位掺杂工艺在应力层206内掺杂N型离子。在另一实施例中，在形成应力层206之后，采用离子注入工艺在所述栅极层201两侧的应力层206和部分鳍部211内形成源区和漏区，所注入的掺杂离子为N型离子。

在一实施例中，在形成所述应力层206之后，在所述衬底200表面形成介质层，所述介质层的表面齐平于或高于所述栅极层201的顶部表面；去除所述掩膜层202和栅极层201，并暴露出衬底200表面，在所述介质层内形成第二开口；在所述第二开口底部的侧壁表面形成高K栅介质层；在所述高K栅介质层表面形成填充满所述第二开口的金属栅。

在图4和图5的基础上，请参考图12，图12与图5的剖面方向一致，在所述衬底200表面形成牺牲层207，所述牺牲层207覆盖所述栅极层201的侧壁表面，且所述牺牲层201的表面低于所述栅极层201的顶部表面。

在本实施例中，后续所形成的保护层位于栅极层201靠近顶部的部分侧壁表面以及掩膜层202表面，而所述牺牲层207用于定义需要形成保护层的部分栅极层201侧壁表面，后续形成的保护层位于所述牺牲层207表面，则能够使所述保护层位于靠近栅极层201顶部的侧壁表面。

而所述牺牲层207的材料与所述衬底200表面的材料不同，使得牺牲层207与衬底200表面之间的刻蚀选择比较大，则在后续去除牺牲层207时，对衬底200表面的损伤较小。在本实施例中，所述牺牲层207的材料与鳍部211和隔离层212表面的材料不同。而且，所述牺牲层207的材料需要选用易于去除，且不易产生副产物残留的材料。

所述牺牲层207的形成工艺包括：在衬底200表面、栅极层201的侧壁表面以及掩膜层202表面形成牺牲膜；回刻蚀所述牺牲膜直至暴露出掩膜层202表面以及部分栅极层201的侧壁表面，形成牺牲层207，使所形成的牺牲层207表面低于栅极层201的顶部表面。

所述牺牲层207的材料为无定形硅、无定形碳或氧化硅。所述牺牲膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；当所述牺牲层207的材料为氧化硅时，所述牺牲膜还能够采用深紫外光吸收氧化(DUO，DeepUVLightAbsorbingOxide)工艺形成。所述回刻蚀工艺为干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺和湿法刻蚀工艺的组合；且所述干法刻蚀工艺能够为各向异性的刻蚀工艺或各向同性的刻蚀工艺。

在本实施例中，所述牺牲膜位于所述隔离层212表面、鳍部211的侧壁和底部表面、栅极层211的侧壁表面以及掩膜层202表面；形成所述牺牲膜的工艺需要具有较好的沟槽填充能力，例如流体化学气相沉积(FCVD)工艺，使得形成牺牲膜易于填充于相邻鳍部211之间的沟槽、以及相邻栅极层201之间的沟槽内，而且能够使所形成的牺牲膜表面较为平坦，使经过回刻蚀之后的牺牲层207表面平坦。

所述牺牲层207的表面到所述栅极层201顶部表面的距离为50埃～300埃；由于后续形成的保护层位于高于所述牺牲层207的栅极层201侧壁表面，因此所述牺牲层207的表面到所述栅极层201表面的距离决定了后续形成的保护层覆盖的范围。

请参考图13，图13与图12的剖面方向一致，在高于牺牲层207的栅极层201侧壁表面、以及掩膜层202侧壁表面形成所述保护层204，所述保护层204与所述掩膜层202相接触。

所述保护层204的形成方法包括：在所述牺牲层207表面、高于牺牲层207的栅极层201侧壁表面、以及掩膜层202表面形成保护膜；回刻蚀所述保护膜直至暴露出所述牺牲层207表面以及掩膜层202的顶部表面为止，形成所述保护层204。

所述牺牲层207的材料与所述保护层204的材料不同。

所述保护层204的材料为SiN、SiON、SiOBN、SiOCN、SiO₂中的一种或多种；所述保护层204的厚度为20埃～200埃；所述保护膜的形成工艺为原子层沉积工艺、化学气相沉积工艺。本实施例中，所述保护膜形成于牺牲层207表面、栅极层201的侧壁表面以及掩膜层202表面；所述回刻蚀工艺用于去除牺牲层207表面以及掩膜层202顶部表面的保护膜。

所述保护层204的厚度不宜过薄，否则容易使所述保护层204的保护能力不足，容易在后续工艺中被消耗而暴露出栅极层201的侧壁表面；所述保护层204的厚度也不宜过厚，否则会导致栅极层201和保护层204的总尺寸过大，从而增大了晶体管的尺寸。

在本实施例中，所述保护层204形成于高于牺牲层207的栅极层201侧壁表面和掩膜层202侧壁表面，所述保护层204与掩膜层202能够完全覆盖所述栅极层201顶部的顶角，在后续形成侧墙的过程中，所形成的侧墙也仅能够暴露出栅极层201和掩膜层202侧壁表面的保护层，而不会使栅极层201表面直接暴露，因此能够避免在后续形成应力层的过程中，在栅极层201顶部的顶角表面形成外延颗粒的问题，使所形成的栅极层形貌良好，而且减少了用于形成应力层的工艺气体浪费。

请参考图14，图14是图13的剖面方向一致，在所述保护层204表面以及栅极层201的侧壁表面形成侧墙205a；在所述侧墙205a、保护层204和栅极层201两侧的衬底200内形成应力层206。

在形成所述保护层204之后，去除所述牺牲层207(如图13所示)；在去除所述牺牲层207之后，在衬底200表面、栅极层201的侧壁表面、保护层204表面以及掩膜层202表面形成侧墙膜。

回刻蚀所述第一区域I的侧墙膜，在第一区域I的保护层204表面以及栅极层201的侧壁表面形成侧墙205a；在第一区域I的侧墙205a、保护层204和栅极层201两侧的衬底200内形成应力层206。

回刻蚀所述第二区域II的侧墙膜，在第二区域II的保护层表面以及栅极层的侧壁表面形成侧墙205a；在第二区域II的侧墙205a、保护层204和栅极层201两侧的衬底200内形成应力层206。

所述侧墙205a和应力层的形成工艺与图8至图11所示及相关描述相同，在此不做赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种晶体管的形成方法，其特征在于，包括：

提供衬底；

在衬底表面形成栅极层，所述栅极层表面具有掩膜层；

在靠近所述栅极层顶部的侧壁表面形成保护层，所述保护层与所述掩膜层相接触；

在所述保护层表面以及栅极层的侧壁表面形成侧墙；

在所述侧墙、保护层和栅极层两侧的衬底内形成应力层。

2.如权利要求1所述的晶体管的形成方法，其特征在于，还包括：所述保护层完全覆盖所述栅极层的侧壁表面。

3.如权利要求2所述的晶体管的形成方法，其特征在于，在形成所述保护层之前，对所述栅极层的侧壁进行减薄；在对所述栅极层的侧壁进行减薄之后，在所述栅极层的侧壁表面形成保护层。

4.如权利要求3所述的晶体管的形成方法，其特征在于，对所述栅极层进行减薄的工艺为各向同性的刻蚀工艺。

5.如权利要求3所述的晶体管的形成方法，其特征在于，形成所述保护层的工艺包括：在所述衬底表面、栅极层的侧壁表面和掩膜层表面形成保护膜；回刻蚀所述保护膜直至暴露出衬底表面以及掩膜层的顶部表面为止，形成保护层。

6.如权利要求1所述的晶体管的形成方法，其特征在于，所述保护层的形成方法包括：在所述衬底表面形成牺牲层，所述牺牲层覆盖所述栅极层的侧壁表面，且所述牺牲层的表面低于所述栅极层的顶部表面；在所述牺牲层表面、高于牺牲层的栅极层侧壁表面、以及掩膜层表面形成保护膜；回刻蚀所述保护膜直至暴露出所述牺牲层表面以及掩膜层的顶部表面为止，在高于牺牲层的栅极层侧壁表面、以及掩膜层侧壁表面形成所述保护层；在形成所述保护层之后，去除所述牺牲层。

7.如权利要求6所述的晶体管的形成方法，其特征在于，所述牺牲层的材料与所述衬底表面的材料以及所述保护层的材料不同。

8.如权利要求1所述的晶体管的形成方法，其特征在于，所述保护层的材料为SiN、SiON、SiOBN、SiOCN、SiO₂中的一种或多种；所述保护层的厚度为20埃～200埃。

9.如权利要求1所述的晶体管的形成方法，其特征在于，所述侧墙的形成工艺包括：在衬底表面、栅极层的侧壁表面、保护层表面以及掩膜层表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出衬底表面以及掩膜层的顶部表面为止，形成侧墙。

10.如权利要求1所述的晶体管的形成方法，其特征在于，所述应力层的形成工艺包括：在所述侧墙和栅极层两侧的衬底内形成第一开口；采用选择性外延沉积工艺在所述第一开口内形成应力层。

11.如权利要求1所述的晶体管的形成方法，其特征在于，所述应力层的材料为硅锗或碳化硅。

12.如权利要求11所述的晶体管的形成方法，其特征在于，所述应力层的材料为硅锗，所述应力层内掺杂有P型离子；所述应力层的材料为碳化硅，所述应力层内掺杂有N型离子。

13.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅极层的材料为无定形硅或多晶硅。

14.如权利要求13所述的晶体管的形成方法，其特征在于，还包括：在所述栅极层和衬底之间形成栅介质层，所述栅介质层的材料包括氧化硅。

15.如权利要求13所述的晶体管的形成方法，其特征在于，在形成所述应力层之后，在所述衬底表面形成介质层，所述介质层的表面齐平于或高于所述栅极层的顶部表面；去除所述掩膜层和栅极层，并暴露出衬底表面，在所述介质层内形成第二开口；在所述第二开口底部的侧壁表面形成高K栅介质层；在所述高K栅介质层表面形成填充满所述第二开口的金属栅。

16.如权利要求1所述的晶体管的形成方法，其特征在于，所述衬底为平面基底。

17.如权利要求1所述的晶体管的形成方法，其特征在于，所述衬底包括：基底；基底表面的鳍部；位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁表面，且所述隔离层的表面低于所述鳍部的顶部表面。

18.如权利要求17所述的晶体管的形成方法，其特征在于，所述栅极层横跨于所述鳍部上，且所述栅极层位于部分隔离层表面、以及鳍部的侧壁和顶部表面。

19.如权利要求1所述的晶体管的形成方法，其特征在于，所述衬底包括第一区域和第二区域。

20.如权利要求19所述的晶体管的形成方法，其特征在于，在第一区域的保护层表面以及栅极层的侧壁表面形成侧墙之后，在第一区域的侧墙、保护层和栅极层两侧的衬底内形成应力层；在第一区域形成应力层之后，在第二区域的保护层及栅极层的侧壁表面形成侧墙；在第二区域形成侧墙之后，在第二区域的侧墙、保护层和栅极层两侧的衬底内形成应力层。