CN110544620A - 硅外延生长方法及半导体结构 - Google Patents

硅外延生长方法及半导体结构 Download PDF

Info

Publication number
CN110544620A
CN110544620A CN201910842905.6A CN201910842905A CN110544620A CN 110544620 A CN110544620 A CN 110544620A CN 201910842905 A CN201910842905 A CN 201910842905A CN 110544620 A CN110544620 A CN 110544620A
Authority
CN
China
Prior art keywords
silicon epitaxial
sidewall
silicon
opening
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910842905.6A
Other languages
English (en)
Inventor
宋洋
马雁飞
叶康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910842905.6A priority Critical patent/CN110544620A/zh
Publication of CN110544620A publication Critical patent/CN110544620A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种硅外延生长方法及半导体结构，通过在侧墙侧的半导体衬底中形成开口，将所述开口作为硅生长窗口；在所述开口中进行硅外延生长工艺，形成硅外延层。使得在硅外延生长工艺时，硅外延层能够位于所述开口中，能够灵活的控制硅外延生长的厚度，从而给后续工艺提供更加宽的制程窗口；进一步的，由于硅外延层能够在所述开口中均匀生长，能够提供一定的拉应力或压应力。

Description

硅外延生长方法及半导体结构
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种硅外延生长方法及半导体结构。
背景技术
在半导体集成电路制造工艺中，SOI(Silicon-On-Insulator，即绝缘衬底上的硅)结构是一种常用结构，SOI结构是在顶层硅和硅衬底之间引入了一层埋氧化层，但SOI结构的一个缺点是由于顶层硅和内层埋氧化层的厚度的限制，对ESD未形成有效的保护。整合SOI和基体硅的混合结构，即FDSOI(全耗尽绝缘体上硅)技术，是一个很有效的解决方案。FDSOI技术，因其高速，极低能耗以及相对温和的成本，已经被证明是极有前景的下一代CMOS之一。近期的一些研究表明结合FDSOI和HKMG技术已经引起了全球范围内的广泛关注，特别是低能耗的特点。而且，FDSOI技术中通过使用背压的方式，可以更好地控制晶体管的阈值电压(Vt)。
FDSOI生产技术中：SOI硅片表面含有一层硅，但是在工艺过程中会造成一定的缺失，导致SOI层厚度偏薄，在硅外延工艺时会出现钻石型结构。即无法很好的控制外延硅的生长方向，很难将外延硅层产生的压应力或者拉应力在半导体衬底的沟槽上传递，影响器件的性能。在现有技术中，通过调节外延生长机台中的气体参数配比，降低外延层的生长速度，增加外延层的生长时间，但是这种方案很容易导致源漏外延层厚度太高。从而导致在接下来的化学机械抛光(chemical mechanical polishing,CMP)制程中，很容易接触到源漏外延层表面的镍硅结构，造成镍硅结构的缺失，既对制程的污染程度造成了影响，又可能增大接触电阻。所以，偏薄的SOI层使得源漏外延层的生长的制程窗口相当有限，需要找到一种方法可以很好地外延生长源漏区结构，同时将应力有效施加到沟道中。
发明内容
本发明的目的在于提供一种硅外延生长方法及半导体结构，以解决硅外延生长时厚度无法控制以及硅外延层产生压应力或拉应力传递困难的问题。
为解决上述技术问题，本发明提供一种硅外延生长方法，所述硅外延生长方法包括：
提供半导体衬底，在所述半导体衬底上形成栅极结构；
在所述栅极结构侧形成侧墙；
在所述侧墙侧的半导体衬底中形成开口，所述开口作为硅生长窗口；
在所述开口中进行硅外延生长工艺，形成硅外延层。
可选的，在所述硅外延生长方法中，在所述的所述半导体衬底表面形成有氧化层。
可选的，在所述硅外延生长方法中，所述开口的底部位于所述半导体衬底中，所述开口的底部与所述氧化层的下表面的距离为5～10nm。
可选的，在所述硅外延生长方法中，所述侧墙包括覆盖所述栅极结构的侧壁的第一侧墙和覆盖所述第一侧墙的第二侧墙。
可选的，在所述硅外延生长方法中，所述第一侧墙通过原子层沉积氮化硅形成，所述第一侧墙厚度为4～6nm。
可选的，在所述硅外延生长方法中，所述第二侧墙通过空心阴极离子镀沉积氮化硅栅极形成，所述第二侧墙厚度为4～8nm。
可选的，在所述硅外延生长方法中，通过干法刻蚀工艺形成所述开口，所述干法刻蚀工艺采用的刻蚀气体为氯气、溴化氢、三氯化硼和氩气中的一种或组合。
可选的，在所述硅外延生长方法中，所述硅外延层的厚度为15～30nm。
基于同一发明构思，本发明还提供一种半导体结构，所述半导体结构包括：
半导体衬底，所述半导体衬底上形成有栅极结构和侧墙，所述侧墙覆盖所述栅极结构的侧壁；
所述侧墙侧的所述半导体衬底中形成有开口，所述开口中形成有硅外延层。
可选的，在所述半导体结构中，所述侧墙结构包括覆盖所述栅极结构的侧壁的第一侧墙和覆盖第一侧墙的第二侧墙。
在本发明提供的硅外延生长方法及半导体结构中，通过在在所述侧墙侧的半导体衬底中形成开口，所述开口作为硅生长窗口；在所述开口中进行硅外延生长工艺，形成硅外延层。使得在硅外延生长工艺时，硅外延层能够位于所述开口中，能够灵活的控制硅外延层生长的厚度，从而给后续工艺提供更加宽的制程窗口；进一步的，由于硅外延能够在所述开口中均匀生长，能够更加有效地给沟道提供一定的拉应力或压应力。
附图说明
图1是本发明实施例提供的硅外延生长方法的流程示意图；
图2-4是发明实施例提供的半导体结构示意图；
图5是本发明实施例提供的硅外延生长示意图；
其中，附图标记说明如下：
110-半导体衬底；111-氧化层；120-栅极结构；130-侧墙；131-第一侧墙；132-第二侧墙；140-硅外延层。
具体实施方式
以下结合附图和具体实施例对本发明提出的硅外延生长方法及半导体结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明的核心思想在于：提供一种硅外延生长方法及半导体结构，在本发明提供的硅外延生长方法及半导体结构中，通过在在所述侧墙侧的半导体衬底中形成开口，所述开口作为硅生长窗口；在所述开口中进行硅外延生长工艺，形成硅外延层。使得在硅外延生长工艺时，硅外延层位于所述开口中，能够灵活的控制硅外延层生长的厚度，从而给后续工艺提供更加宽的制程窗口；进一步的，由于硅外延层能够在所述开口中均匀生长，能够提供一定的拉应力或压应力。
接下去，结合实施例对本发明作进一步说明。
请参考图1，图1是本发明实施例提供的硅外延生长方法的流程示意图，本发明一实施例提供一种硅外延生长的方法，包括以下步骤：
S1:提供半导体衬底，在所述半导体衬底上形成栅极结构；
S2:在所述栅极结构侧形成侧墙；
S3:在所述侧墙侧的半导体衬底中形成开口，所述开口作为硅生长窗口；
S4:在所述开口中进行硅外延生长工艺，形成硅外延层。
在步骤S1中，所述半导体衬底110为硅衬底或者绝缘体上硅。所述半导体衬底表面形成有氧化层111，所述氧化层为氧化硅层。所述半导体衬底110上形成有栅极结构，所述栅极结构可以包括金属栅极。
请参考图2和图3，在步骤S2中，所述栅极结构侧形成侧墙131，具体包括：
通过沉积工艺形成第一侧墙131，所述第一侧墙131通过原子层沉积氮化硅形成，所述第一侧墙131覆盖所述栅极结构120的侧壁，所述第一侧墙131的厚度为4～6nm。通过沉积工艺形成第二侧墙132，所述第二侧墙132通过空心阴极离子镀沉积氮化硅形成，所述第二侧墙厚度为4～8nm。所述侧墙130能够避免后续工艺中因大剂量的源漏注入过于接近沟道以致可能发生的源漏穿通。
请参考图4，在步骤S3中，通过刻蚀工艺在所述侧墙130侧的半导体衬底110中形成开口，所述开口的底部位于所述半导体衬底110中，所述开口的底部与所述氧化层111的下表面的距离为5～10nm。具体包括：在部分所述半导体衬底110上旋涂光刻胶，形成光刻胶层，以保护后续蚀刻工艺中的部分半导体衬底110不被蚀刻；进行曝光和显影工艺，以形成图形化的光刻胶层，所述图形化的光刻胶层暴露出所述半导体衬底110和所述氧化层111位于所述侧墙130外侧的部分；接着，进行蚀刻工艺，在蚀刻机中，蚀刻掉暴露出的部分氧化层111和半导体衬底110，以形成开口。在此，所述开口贯穿所述氧化层111并且延伸至在所述半导体衬底110中。
在本实施例的刻蚀工艺中，所述半导体衬底110和氧化层111蚀刻工艺在压强10-500mT之间进行。所述刻蚀工艺为干法刻蚀，干法刻蚀具有良好的刻蚀选择性，能够避免过刻蚀。优选的，所述干法刻蚀工艺采用的刻蚀气体为氯气、溴化氢、三氯化硼和氩气中的一种或组合，不限于此。
请参考图5，在步骤S4中，在在所述开口中进行硅外延生长工艺，形成硅外延层140。所述硅外延层140位于所述开口中，所述硅外延层140的厚度可以通过工艺参数的调整来控制。可以通过工艺参数控制所述外延硅在所述开口中均匀生长，由于开口的存在，外延硅会沿所述开口的底部向上生长，因此可以控制硅外延的生长方向和厚度，给沟道提供一定的拉应力或压应力。根据器件的不同，所述硅外延层140的材料也不同。如果是N型器件则外延硅为硅材料，如果是P型器件则外延硅为硅锗材料。所述硅外延层140的厚度为15～30nm。
请继续参考图5，基于同一发明构思，本发明一实施例还提供一种半导体结构，所述半导体结构包括：半导体衬底110，栅极结构120，侧墙130，硅外延层140。
半导体衬底110，能够起到电气性能和支撑的作用，在本实施例中，所述半导体衬底可以是硅衬底或者绝缘体上硅。
所述半导体衬底110上形成有栅极结构120和侧墙130，所述侧墙130覆盖所述栅极结构120的侧壁。所述侧墙结构包括覆盖所述栅极结构120的侧壁的第一侧墙131和覆盖第一侧墙的第二侧墙132。
在本实施例中，所述第一侧墙131和所述第二侧墙13均采用沉积工艺形成，所述第一侧墙131余所述第二侧墙132材料不同。具体的，所述第一侧墙131通过原子层沉积氮化硅形成，所述第一侧墙覆盖所述栅极结构120的侧壁，所述第一侧墙厚度为4～6nm。形成第二侧墙132，所述第二侧墙通过空心阴极离子镀沉积氮化硅栅极形成，所述第二侧墙厚度为4～8nm。所述侧墙能够防止防止更大剂量的源漏注入过于接近沟道以致可能发生的源漏穿通。所述侧墙侧的所述半导体衬底100中形成有开口，所述开口中形成有硅外延层140。较佳的，所述硅外延层的厚度为15～30nm。
较佳的，本发明在40nm及小于40nm的集成电路加工工艺中效果尤为明显，但不限于此。
如上所述，本发明通过在硅外延生长工艺前，通过刻蚀工艺在所述侧墙侧的半导体衬底中形成开口；使得在硅外延生长工艺时，硅外延层能够位于所述开口中，能够灵活的控制硅外延层生长的厚度，从而给后续工艺提供更加宽的制程窗口；进一步的，由于硅外延能够在所述开口中均匀生长，能够更加有效地给沟道提供一定的拉应力或压应力。由此，本发明能够有效的解决硅外延生长时厚度无法控制以及硅外延层产生压应力或拉应力传递困难的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种硅外延生长方法，其特征在于，所述硅外延生长的方法包括：
提供半导体衬底，在所述半导体衬底上形成栅极结构；
在所述栅极结构侧形成侧墙；
在所述侧墙侧的半导体衬底中形成开口，所述开口作为硅生长窗口；
在所述开口中进行硅外延生长工艺，形成硅外延层。
2.如权利要求1所述的硅外延生长方法，其特征在于，所述半导体衬底表面形成有氧化层。
3.如权利要求1所述的硅外延生长方法，其特征在于，所述开口的底部位于所述半导体衬底中，所述开口的底部与所述氧化层的下表面的距离为5～10nm。
4.如权利要求1所述的硅外延生长方法，其特征在于，所述侧墙包括覆盖所述栅极结构的侧壁的第一侧墙和覆盖所述第一侧墙的第二侧墙。
5.如权利要求4所述的硅外延生长方法，其特征在于，所述第一侧墙通过原子层沉积氮化硅形成，所述第一侧墙厚度为4～6nm。
6.如权利要求5所述的硅外延生长方法，其特征在于，所述第二侧墙通过空心阴极离子镀沉积氮化硅栅极形成，所述第二侧墙厚度为4～8nm。
7.如权利要求1所述的硅外延生长方法，其特征在于，通过干法刻蚀工艺形成所述开口，所述干法刻蚀工艺采用的刻蚀气体为氯气、溴化氢、三氯化硼和氩气中的一种或组合。
8.如权利要求1所述的硅外延生长方法，其特征在于，所述硅外延层的厚度为15～30nm。
9.一种半导体结构，其特征在于，所述半导体结构包括：
半导体衬底，所述半导体衬底上形成有栅极结构和侧墙，所述侧墙覆盖所述栅极结构的侧壁；
所述侧墙侧的所述半导体衬底中形成有开口，所述开口中形成有硅外延层。
10.如权利要求9所述的半导体结构，其特征在于，所述侧墙结构包括覆盖所述栅极结构的侧壁的第一侧墙和覆盖第一侧墙的第二侧墙。
CN201910842905.6A 2019-09-06 2019-09-06 硅外延生长方法及半导体结构 Pending CN110544620A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910842905.6A CN110544620A (zh) 2019-09-06 2019-09-06 硅外延生长方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910842905.6A CN110544620A (zh) 2019-09-06 2019-09-06 硅外延生长方法及半导体结构

Publications (1)

Publication Number Publication Date
CN110544620A true CN110544620A (zh) 2019-12-06

Family

ID=68712957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910842905.6A Pending CN110544620A (zh) 2019-09-06 2019-09-06 硅外延生长方法及半导体结构

Country Status (1)

Country Link
CN (1) CN110544620A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001891A1 (en) * 2000-06-21 2002-01-03 Kim Tae Kyun Method for fabricating MOSFET device
US20120091469A1 (en) * 2010-10-13 2012-04-19 Park Keum-Seok Semiconductor Devices Having Shallow Junctions
US20130334571A1 (en) * 2012-06-19 2013-12-19 International Business Machines Corporation Epitaxial growth of smooth and highly strained germanium
CN103681344A (zh) * 2012-09-26 2014-03-26 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN103871887A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 Pmos晶体管、nmos晶体管及其各自的制作方法
CN104064468A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105514041A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105575815A (zh) * 2014-11-05 2016-05-11 上海华力微电子有限公司 半导体器件的形成方法
CN107785313A (zh) * 2016-08-26 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108565287A (zh) * 2018-06-07 2018-09-21 上海华力集成电路制造有限公司 一种半导体结构及其制造方法
CN105655383B (zh) * 2014-11-10 2019-01-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001891A1 (en) * 2000-06-21 2002-01-03 Kim Tae Kyun Method for fabricating MOSFET device
US20120091469A1 (en) * 2010-10-13 2012-04-19 Park Keum-Seok Semiconductor Devices Having Shallow Junctions
US20130334571A1 (en) * 2012-06-19 2013-12-19 International Business Machines Corporation Epitaxial growth of smooth and highly strained germanium
CN103681344A (zh) * 2012-09-26 2014-03-26 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN103871887A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 Pmos晶体管、nmos晶体管及其各自的制作方法
CN104064468A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105514041A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105575815A (zh) * 2014-11-05 2016-05-11 上海华力微电子有限公司 半导体器件的形成方法
CN105655383B (zh) * 2014-11-10 2019-01-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107785313A (zh) * 2016-08-26 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108565287A (zh) * 2018-06-07 2018-09-21 上海华力集成电路制造有限公司 一种半导体结构及其制造方法

Similar Documents

Publication Publication Date Title
US11393727B2 (en) Structure and formation method of fin-like field effect transistor
US11948977B2 (en) Silicon on insulator device with partially recessed gate
US10037921B2 (en) Structure and formation method of fin-like field effect transistor
US8658507B2 (en) MOSFET structure and method of fabricating the same using replacement channel layer
TWI545761B (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
US10170475B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
US9711417B2 (en) Fin field effect transistor including a strained epitaxial semiconductor shell
US10038075B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
CN108122976B (zh) 半导体结构及其形成方法、以及sram
CN113257921B (zh) 半导体结构
CN104517901B (zh) Cmos晶体管的形成方法
CN114864697A (zh) 制造鳍式场效晶体管的方法及半导体装置
CN106558493B (zh) 鳍式场效应管的形成方法
US20130302954A1 (en) Methods of forming fins for a finfet device without performing a cmp process
US20150001628A1 (en) Semiconductor structure with improved isolation and method of fabrication to enable fine pitch transistor arrays
CN110544620A (zh) 硅外延生长方法及半导体结构
CN114256336A (zh) 一种半导体器件及其制造方法
CN104465377B (zh) Pmos晶体管及其形成方法
CN108074870A (zh) 晶体管及其形成方法
CN103594374B (zh) 半导体器件制造方法
CN105826232A (zh) 半导体结构的形成方法
CN100578812C (zh) 半导体器件以及半导体器件的制造方法
CN113745111B (zh) 半导体器件及其形成方法
CN104465752B (zh) Nmos晶体管结构及其制造方法
TW202336870A (zh) 半導體裝置與其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191206