CN105826232A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN105826232A CN105826232A CN201510005047.1A CN201510005047A CN105826232A CN 105826232 A CN105826232 A CN 105826232A CN 201510005047 A CN201510005047 A CN 201510005047A CN 105826232 A CN105826232 A CN 105826232A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- oxide layer
- groove
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成沟槽；在所述沟槽内壁表面形成半导体层；对所述半导体层进行氧化处理，形成氧化层；在所述氧化层表面形成填充满所述沟槽的隔离层。上述方法可以提高形成的浅沟槽隔离结构的隔离性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺进入深亚微米时代，0.18微米以下的元件(例如CMOS集成电路的有源区之间)大多采用浅沟槽隔离结构(STI)进行横向隔离来制作。集成电路包括许多形成在半导体衬底上的晶体管，一般来说，晶体管是通过绝缘或隔离结构而彼此间隔开。通常用来形成隔离结构的工艺是浅沟槽隔离(shallowtrenchisolation，简称STI)工艺。
随着集成电路的集成度提高，器件尺寸逐渐减小，晶体管的短沟道效应愈发明显，为了改善晶体管的短沟道效应，现有经常采用嵌入应力源漏工艺形成晶体管的源极和漏极，具体包括：在晶体管的栅极结构两侧的半导体衬底内形成凹槽，然后再在所述凹槽内填充具有应力的半导体材料，作为源极和漏极。所述源极和漏极能够对晶体管的沟道区域施加应力，提高晶体管的沟道区域的载流子的迁移率，从而改善晶体管的短沟道效应，提高晶体管的性能。
而由于所述晶体管通常形成在由浅沟槽隔离结构包围的有源区表面，由于集成电路的集成度较高，所述晶体管栅极结构两侧的凹槽通常会暴露出部分浅沟槽隔离结构侧侧壁，而使得所述浅沟槽隔离结构的侧壁容易受到损伤，影响隔离性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，避免在浅沟槽隔离结构两侧的半导体衬底内形成凹槽时，对浅沟槽隔离结构造成横向刻蚀损伤。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成沟槽；在所述沟槽内壁表面形成半导体层；对所述半导体层进行氧化处理，形成氧化层；在所述氧化层表面形成填充满所述沟槽的隔离层。
可选的，还包括：在形成半导体层之前，对所述沟槽内壁表面进行初始氧化处理，形成初始氧化层，所述氧化层位于初始氧化层表面。
可选的，所述初始氧化层的厚度为
可选的，所述初始氧化处理采用的方法包括：快速热氧化工艺、原位水汽生成氧化工艺、炉管热氧化工艺、紫外氧化工艺或等离子体氧化工艺。
可选的，所述半导体层的材料为非晶硅、多晶硅或单晶硅。
可选的，所述半导体层的厚度为
可选的，所述氧化处理还包括将半导体层下方的部分厚度的沟槽内壁进行氧化。
可选的，所述氧化层的厚度为
可选的，所述氧化处理采用的方法包括：快速热氧化工艺、原位水汽生成氧化工艺、炉管热氧化工艺、紫外氧化工艺或等离子体氧化工艺。
可选的，形成所述沟槽的方法包括：在所述半导体衬底表面形成具有开口的掩膜层；沿所述开口刻蚀半导体衬底，在所述半导体衬底内形成沟槽。
可选的，所述掩膜层包括位于半导体衬底表面的衬垫氧化层和位于所述衬垫氧化层表面的氮化硅层。
可选的，所述半导体层还覆盖掩膜层表面。
可选的，所述氧化层还覆盖掩膜层表面。
可选的，形成所述隔离层的方法包括：在所述沟槽内以及掩膜层表面形成隔离材料层，所述隔离材料层填充满所述沟槽以及掩膜层开口；以所述掩膜层为停止层，对所述隔离材料层和氧化层进行平坦化，形成隔离层。
可选的，所述沟槽两侧的半导体衬底作为有源区，还包括在所述有源区上形成晶体管。
可选的，形成所述晶体管的方法包括：在所述有源区表面形成覆盖部分有源区的栅极结构；在所述栅极结构两侧，位于栅极结构与隔离层之间的有源区内形成凹槽；对所述凹槽进行预清洗后在所述凹槽内填充具有掺杂离子的应力层，形成源漏极。
可选的，所述凹槽具有Σ形侧壁。
可选的，所述凹槽的侧壁暴露出沟槽内壁表面的氧化层。
可选的，所述应力层的材料为SiGe或SiC。
可选的，还包括：在所述应力层表面形成金属硅化物层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在半导体衬底内形成沟槽之后，在沟槽的内壁表面形成半导体层，然后对所述半导体层进行氧化处理，形成氧化层，然后再在所述氧化层表面形成填充满所述沟槽的隔离层。所述氧化层和隔离层构成浅沟槽隔离结构，所述氧化层作为浅沟槽隔离结构的衬垫氧化层，可以通过提高所述半导体层的厚度提高所述氧化层的厚度，而不需要耗费更多的半导体衬底面积，从而在不减小半导体衬底有源区的面积的前提下，所述氧化层的厚度提高，可以提高所述浅沟槽隔离结构的隔离性能，所述氧化层能够对隔离层起到更好的保护作用。
进一步的，在形成所述半导体层之前，可以对所述沟槽内壁表面进行初始氧化处理，形成初始氧化层，然后再在所述初始氧化层表面形成半导体层，然后再在所述初始氧化层表面形成半导体层，再对所述半导体层进行氧化处理，形成氧化层，使所述氧化层位于初始氧化层表面。对所述沟槽内壁表面进行初始氧化处理，可以修复所述沟槽内壁表面的刻蚀损伤，从而提高后续形成的半导体层的沉积质量，进而提高后续形成的氧化层的质量。所述氧化层和初始氧化层共同作为最终形成的浅沟槽隔离结构的衬垫氧化层，由于部分厚度的衬垫氧化层通过半导体层氧化而成，从而可以在提高所述衬垫氧化层的基础上，不增加或者减少对沟槽两侧的半导体衬底的有源区的消耗。
进一步的，可以在沟槽两侧的有源区上形成晶体管，包括：在所述有源区表面形成覆盖部分有源区的栅极结构；在所述栅极结构两侧，位于栅极结构与隔离层之间的有源区内形成凹槽；对所述凹槽进行预清洗后在所述凹槽内填充具有掺杂离子的应力层，形成源漏极。所述凹槽位于栅极结构与隔离层之间的有源区内，并且，所述凹槽的侧壁暴露出沟槽内壁表面的氧化层。所述预清洗采用的溶液为氢氟酸溶液，但是由于所述氧化层的厚度较大，在预清洗过程中，凹槽侧壁的氧化层不会被完全去除，所以，不会对隔离层造成损伤。后续在应力层表面形成所述金属硅化物的过程中，金属层原子不会随着隔离层内的缺陷向下扩散，而导致晶体管的源漏极之间发生短路。
附图说明
图1至图3是本发明的一个实施例的半导体结构的形成过程的结构示意图；
图4至图14是本发明的另一实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的浅沟槽隔离结构容易受到损伤，隔离效果不好。
请参考图1至3，为一个实施例中，半导体结构的形成过程的示意图。
请参考图1，在所述浅沟槽隔离结构之间的半导体衬底10上形成栅极结构。所述浅沟槽隔离结构包括沟槽内壁表面的衬垫氧化层11和位于所述衬垫氧化层11表面填充满沟槽的隔离层12；所述栅极结构包括栅介质层21、位于栅介质层21表面的栅极，以及位于栅介质层21和栅极22侧壁表面的侧墙23。在所述栅极结构和浅沟槽隔离结构之间的半导体衬底内形成凹槽31，所述凹槽31暴露出部分浅沟槽隔离结构的侧壁表面。本实施例中，所述凹槽31具有Σ形侧壁，可以提高后续在凹槽31内形成的应力层对晶体管沟槽区域的应力作用。
请参考图2，对所述凹槽31进行预清洗之后，在所述凹槽内填充应力层32，以提高形成的应力层32的质量。由于通常采用氢氟酸溶液对凹槽31进行清洗，所述氢氟酸溶液对所述衬垫氧化层11和隔离层12具有腐蚀作用。并且，由于现有半导体器件的集成度比较高，为了确保有源区面积，所述衬垫氧化层11的厚度一般较薄，很容易就被氢氟酸去除，进而导致所述隔离层12被腐蚀，从而影响所述浅沟槽隔离结构的隔离效果。所述隔离层12靠近应力层部分有凹陷，和孔洞出现，暴露出应力层32甚至部分半导体衬底10的部分侧壁。
请参考图3，在所述应力层32表面形成金属硅化物层33。
形成金属硅化物层33的方法包括：在所述应力层32表面沉积金属层之后，进行退火处理，使所述金属层与应力层32发生反应，形成金属硅化物层33，然后去除剩余未反应的金属层。由于所述浅沟槽隔离结构具有凹陷，暴露出应力层33的部分表面，所以，所述金属原子会渗入应力层表面下方，所述金属硅化物33不仅形成在应力层32表面，还形成在所述应力层32的部分侧壁表面，并且，由于所述浅沟槽隔离结构包围形成晶体管的有源区，所以，所述金属层能够与浅沟槽隔离结构与有源区界面上的半导体衬底发生反应，导致在晶体管的源极和漏极之间形成连续的金属硅化物层，从而导致晶体管的源极和漏极之间短路(请参考图4)。从而影响形成的晶体管的性能。
本实施例中，在所述半导体衬底内形成沟槽之后，在所述沟槽内壁表面形成半导体层之后，对所述半导体层进行氧化处理，形成氧化层，可以通过所述半导体层的厚度调整氧化层的厚度，然后再在所述氧化层表面形成填充满沟槽的隔离层。所述氧化层的厚度较大，能够对所述隔离层起到较好的保护作用，可以提高所述浅沟槽隔离结构的隔离性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图5，提供半导体衬底100。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为硅。
后续在所述半导体衬底100内形成浅沟槽隔离结构，用于定义所述半导体衬底100内用于形成半导体器件的有源区，使所述浅沟槽隔离结构包围有源区，作为有源区之间的隔离结构。
请参考图6，在所述半导体衬底100表面形成具有开口的掩膜层。
本实施例中，所述掩膜层包括位于半导体衬底100表面的衬垫氧化层201和位于所述衬垫氧化层201表面的氮化硅层202。
所述衬垫氧化层201为后续形成的氮化硅层202提供缓冲层。如果氮化硅层202直接形成在所述半导体衬底100表面，由于应力较大会在半导体衬底100表面造成位错，而衬垫氧化层201形成在半导体衬底100和氮化硅层202之间，避免了直接在半导体衬底100上形成氮化硅层202会产生位错的缺点。可以采用热氧化工艺形成所述衬垫氧化层201。
所述氮化硅层202可以采用化学气相沉积工艺形成，所述氮化硅层202既作为掩膜层，还可以作为后续化学机械研磨工艺的停止层，所述氮化硅层202的厚度为
具体的，形成所述掩膜层的方法包括：在半导体衬底100表面依次形成衬垫氧化层201、氮化硅层202之后，在所述氮化硅层202表面形成图形化光刻胶层，以所述图形化光刻胶层为掩膜，刻蚀所述氮化硅层202和衬垫氧化层201至半导体衬底100表面，形成具有开口的掩膜层。
所述开口限定了后续形成的沟槽的位置和尺寸。所述开口的宽度可以为5nm～100nm，所述开口201的位置定义了后续形成的浅沟槽隔离结构的位置。相邻开口之间的距离以及开口的宽度，可以根据实际电路的集成度以及电路的密度分布来调整。
本发明的其他实施例中，所述掩膜层的材料还可以是其他材料，例如无定形碳、氮氧化硅、光刻胶等。
请参考图7，以所述掩膜层为掩膜，沿所述开口刻蚀半导体衬底100，在所述半导体衬底100内形成沟槽101。
采用干法刻蚀工艺，沿所述开口202刻蚀所述半导体衬底100，形成沟槽101。所述干法刻蚀工艺采用的刻蚀气体可以包括Cl2、HBr和O2。
本实施例中，采用等离子体刻蚀工艺刻蚀所述半导体衬底100。所述沟槽101的深度可以为10nm～200nm，后续在所述沟槽101内填充介质材料，形成浅沟槽隔离结构。
本实施例中，由于在沟槽101顶部的刻蚀气体交换速率较快，刻蚀速率较大，形成侧壁倾斜的沟槽101；在本发明的其他实施例中，可以通过调整刻蚀工艺的参数，形成侧壁垂直的沟槽，或者具有Σ形侧壁的沟槽。
请参考图8，在所述沟槽101内壁表面形成半导体层102。
所述半导体层102可以采用化学气相沉积工艺、等离子体增强化学气相沉积工艺、原子层沉积工艺等方法形成。
本实施例中，所述半导体层102的材料为硅，所述半导体层102可以是无定形硅、多晶硅或者单晶硅。形成所述半导体层102采用的反应气体包括SiH4、S2H6、SiH2Cl2等含硅类气体中的一种或几种，反应气体的流量为20sccm～2000sccm，另外还包括辅助气体N2、Ar或H2，辅助气体的流量为20sccm～2000sccm，反应温度为300℃～800℃。当反应温度较低时，可以形成无定形硅、当温度升高，形成的半导体层102的形态从多晶向单晶硅过渡。
所述半导体层102的厚度为所述半导体层102后续用于形成氧化层，作为浅沟槽隔离结构中的衬垫氧化层。
所述半导体层102位于沟槽101内壁表面还覆盖掩膜层表面，从而使得后续对所述半导体层102进行氧化形成的氧化层也覆盖掩膜层表面以及沟槽101内壁表面。
请参考图9，对所述半导体层102(请参考图8)进行氧化处理，形成氧化层103。
采用氧化工艺进行上述氧化处理，包括：快速热氧化工艺、原位水汽生成氧化工艺、炉管热氧化工艺、紫外氧化工艺或等离子体氧化工艺。
本实施例中，采用炉管热氧化工艺对所述半导体层102进行氧化处理。具体的，所述炉管热氧化工艺在含氧气氛中进行，所述含氧气氛包括：O2、O3、H2O或H2等气体中的一种或几种，所述氧化工艺温度为500℃～1000℃，时间为5s～120s，可以根据待形成的氧化层的厚度调整上述氧化处理的时间。
在本发明的其他实施例中，所述氧化处理不仅将所述半导体层102氧化，还可以将所述半导体层102覆盖的沟槽101内壁部分厚度的半导体衬底100氧化，以进一步提高所述氧化层103的厚度。与不在沟槽101内壁表面形成半导体层，而直接对所述沟槽101进行氧化处理形成氧化层相比，形成相同的厚度的氧化层103，本实施例中，可以不消耗或者消耗更少的沟槽101两侧的有源区面积，从而避免有源区面积消耗过大而导致形成的半导体器件的集成度下降。所述氧化层103的厚度可以为
在本发明的其他实施例中，也可以在形成半导体层102之前，对所述沟槽101内壁表面进行初始氧化处理，形成初始氧化层，然后再在所述初始氧化层表面形成半导体层102，再对所述半导体层102进行氧化处理，形成氧化层103，使所述氧化层103位于初始氧化层表面。
对所述沟槽101内壁表面进行初始氧化处理，可以修复所述沟槽101内壁表面的刻蚀损伤，从而提高后续形成的半导体层102的沉积质量，进而提高后续形成的氧化层102的质量。
所述氧化层103和初始氧化层共同作为最终形成的浅沟槽隔离结构的衬垫氧化层，由于部分厚度的衬垫氧化层通过半导体层氧化而成，从而可以在提高所述衬垫氧化层的基础上，不增加或者减少对沟槽101两侧的半导体衬底100的有源区的消耗。
进行所述初始氧化处理的方法包括：快速热氧化工艺、原位水汽生成氧化工艺、炉管热氧化工艺、紫外氧化工艺或等离子体氧化工艺。具体的，可以采用炉管热氧化工艺对所述沟槽101内壁表面进行初始氧化处理。具体的，所述炉管热氧化工艺在含氧气氛中进行，所述含氧气氛包括：N2O、O2、O3或H2O等含氧气体中的一种或几种气体，所述初始氧化处理的工艺温度为500℃～1000℃。所述初始氧化层的厚度可以为
请参考图10，在所述氧化层103表面形成填充满所述沟槽101(请参考图9)的隔离层104。
形成所述隔离层104的方法包括：在所述沟槽101内以及掩膜层表面形成隔离材料层，所述隔离材料层填充满所述沟槽101以及掩膜层开口；以所述掩膜层为停止层，对所述隔离材料层和氧化层103进行平坦化，形成位于氧化层103表面的隔离层104。本实施例中，所述隔离材料层的材料为氧化硅，采用化学机械研磨工艺，对所述隔离材料层和氧化层103进行平坦化，去除位于掩膜层表面的氧化层103和隔离材料层，由于所述隔离材料层和氧化层的掩膜速率较快，本实施例中，所述隔离层104的表面略低于氮化硅层202的表面。在本发明的其他实施例中，也可以通过调整化学机械研磨的研磨液等，使形成的隔离层104的表面与氮化硅层202的表面齐平。
本实施例中，在形成隔离层之前，在沟槽的内壁表面形成半导体层，然后对所述半导体层进行氧化处理，形成氧化层，作为最终形成的浅沟槽隔离结构的衬垫氧化层，可以通过提高所述半导体层的厚度提高所述氧化层的厚度，而不需要耗费更多的半导体衬底面积。所述氧化层的厚度提高，可以提高所述浅沟槽隔离结构的隔离性能，所述氧化层能够对隔离层起到更好的保护作用。
在本发明的另一实施例中，还包括在所述沟槽两侧的半导体衬底上形成晶体管。
请参考图11，采用上述实施例的方法，在所述半导体衬底100内形成沟槽之后，在所述沟槽内形成浅沟槽隔离结构，所述浅沟槽隔离结构包括位于沟槽内壁表面的氧化层103和填充满所述沟槽的隔离层104。并去除所述半导体衬底100表面的掩膜层。
所述沟槽两侧的半导体衬底100作为有源区，本实施例中，以被浅沟槽隔离结构包围的有源区作为示例。
本实施例中，对所述隔离层104和氧化层103进一步平坦化，使所述隔离层104和氧化层103的表面与半导体衬底100表面齐平。在本发明的其他实施例中，所述隔离层104和氧化层103的表面也可以略高于所述半导体衬底100的表面。
请参考图12，在所述浅沟槽隔离结构之间的有源区上形成覆盖部分有源区的栅极结构，并且在所述栅极结构两侧的半导体衬底100内形成凹槽304。
所述栅极结构包括栅介质层301、位于栅介质层表面的栅极302，以及位于所述栅介质层301和栅极302侧壁表面的侧墙303。所述栅介质层301的材料为氧化硅、氮氧化硅或高K介质材料，所述栅极302的材料可以为多晶硅或金属。所述侧墙303的材料为氮化硅，所述侧墙在后续工艺中保护所述栅极302和栅介质层301。
形成所述栅极结构之后，在所述栅极结构两侧的有源区内形成凹槽304，所述凹槽304，所述凹槽304位于栅极结构与隔离层104之间的有源区内，并且，所述凹槽304的侧壁暴露出沟槽内壁表面的氧化层103。
本实施例中，所述凹槽304具有Σ形侧壁，使得凹槽304侧壁的面积增大，后续在所述凹槽304内填充应力层之后，可以提高所述应力层对晶体管沟槽区域施加的应力。在本发明的其他实施例中，所述凹槽304也可以具有垂直或倾斜的侧壁。
请参考图13，对所述凹槽304(请参考图12)进行预清洗后在所述凹槽304内填充具有掺杂离子的应力层305，形成源漏极。
为了在凹槽304内形成的应力层305的沉积质量，在形成所述应力层305之前对所述凹槽304进行预清洗，去除所述凹槽304内壁表面的杂质。
所述预清洗采用的溶液为氢氟酸溶液，所述氢氟酸溶液对于凹槽304内壁表面的氧化层103具有腐蚀作用，但是由于所述氧化层103的厚度较大，在预清洗过程中，凹槽304侧壁的氧化层103不会被完全去除，所以，不会对隔离层104造成损伤。
然后采用选择性沉积工艺在所述凹槽304内沉积应力材料，形成应力层304。若所述待形成的晶体管为PMOS晶体管，则所述应力层304的材料为SiGe，可以对晶体管的沟道区域施加压应力，提高空穴的迁移率；若所述待形成的晶体管为NMOS晶体管，则所述应力层304的材料为SiC，对晶体管的沟道区域施加张应力，提高电子的迁移率。
在沉积所述应力材料的同时，可以在沉积气体中加入具有N型或P型掺杂离子的气体，使形成的应力层内具有与晶体管类型一致的N型或P型离子。
请参考图14，在所述应力层305表面形成金属硅化物层306。
在形成所述金属硅化物层306的过程中，首先在应力层305表面形成金属层，然后通过退火处理，使所述金属层与应力层104发生反应，在所述应力层305表面形成金属硅化物层306。
由于所述氧化层103的厚度较大，在预清洗的过程中能够保护所述隔离层104，所以，所述隔离层104内不会形成凹陷和空洞等缺陷。所以，在形成所述金属硅化物层306的过程中，所述金属层原子不会随着隔离层104内的缺陷向下扩散，而导致晶体管的源漏极之间发生短路。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底内形成沟槽；
在所述沟槽内壁表面形成半导体层；
对所述半导体层进行氧化处理，形成氧化层；
在所述氧化层表面形成填充满所述沟槽的隔离层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成半导体层之前，对所述沟槽内壁表面进行初始氧化处理，形成初始氧化层，所述氧化层位于初始氧化层表面。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述初始氧化层的厚度为
4.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述初始氧化处理采用的方法包括：快速热氧化工艺、原位水汽生成氧化工艺、炉管热氧化工艺、紫外氧化工艺或等离子体氧化工艺。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体层的材料为非晶硅、多晶硅或单晶硅。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体层的厚度为
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化处理还包括将半导体层下方的部分厚度的沟槽内壁进行氧化。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化层的厚度为
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化处理采用的方法包括：快速热氧化工艺、原位水汽生成氧化工艺、炉管热氧化工艺、紫外氧化工艺或等离子体氧化工艺。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述沟槽的方法包括：在所述半导体衬底表面形成具有开口的掩膜层；沿所述开口刻蚀半导体衬底，在所述半导体衬底内形成沟槽。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述掩膜层包括位于半导体衬底表面的衬垫氧化层和位于所述衬垫氧化层表面的氮化硅层。
12.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述半导体层还覆盖掩膜层表面。
13.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述氧化层还覆盖掩膜层表面。
14.根据权利要求13所述的半导体结构的形成方法，其特征在于，形成所述隔离层的方法包括：在所述沟槽内以及掩膜层表面形成隔离材料层，所述隔离材料层填充满所述沟槽以及掩膜层开口；以所述掩膜层为停止层，对所述隔离材料层和氧化层进行平坦化，形成隔离层。
15.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述沟槽两侧的半导体衬底作为有源区，还包括在所述有源区上形成晶体管。
16.根据权利要求15所述的半导体结构的形成方法，其特征在于，形成所述晶体管的方法包括：在所述有源区表面形成覆盖部分有源区的栅极结构；在所述栅极结构两侧，位于栅极结构与隔离层之间的有源区内形成凹槽；对所述凹槽进行预清洗后在所述凹槽内填充具有掺杂离子的应力层，形成源漏极。
17.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述凹槽具有Σ形侧壁。
18.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述凹槽的侧壁暴露出沟槽内壁表面的氧化层。
19.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述应力层的材料为SiGe或SiC。
20.根据权利要求16所述的半导体结构的形成方法，其特征在于，还包括：在所述应力层表面形成金属硅化物层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510005047.1A CN105826232B (zh) | 2015-01-06 | 2015-01-06 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510005047.1A CN105826232B (zh) | 2015-01-06 | 2015-01-06 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105826232A true CN105826232A (zh) | 2016-08-03 |
| CN105826232B CN105826232B (zh) | 2019-05-28 |
Family
ID=56513675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510005047.1A Active CN105826232B (zh) | 2015-01-06 | 2015-01-06 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105826232B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110943033A (zh) * | 2018-09-25 | 2020-03-31 | 长鑫存储技术有限公司 | 一种浅沟槽隔离结构衬垫的制备方法 |
| CN112349649A (zh) * | 2019-08-06 | 2021-02-09 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020230A (en) * | 1998-04-22 | 2000-02-01 | Texas Instruments-Acer Incorporated | Process to fabricate planarized deep-shallow trench isolation having upper and lower portions with oxidized semiconductor trench fill in the upper portion and semiconductor trench fill in the lower portion |
| US20050199980A1 (en) * | 2004-03-09 | 2005-09-15 | Hirokazu Fujimaki | Semiconductor device and method of manufacturing same |
| KR20080084256A (ko) * | 2007-03-15 | 2008-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 ｓｔｉ 형성공정 |
| CN104183491A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
-
2015
- 2015-01-06 CN CN201510005047.1A patent/CN105826232B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020230A (en) * | 1998-04-22 | 2000-02-01 | Texas Instruments-Acer Incorporated | Process to fabricate planarized deep-shallow trench isolation having upper and lower portions with oxidized semiconductor trench fill in the upper portion and semiconductor trench fill in the lower portion |
| US20050199980A1 (en) * | 2004-03-09 | 2005-09-15 | Hirokazu Fujimaki | Semiconductor device and method of manufacturing same |
| KR20080084256A (ko) * | 2007-03-15 | 2008-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 ｓｔｉ 형성공정 |
| CN104183491A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110943033A (zh) * | 2018-09-25 | 2020-03-31 | 长鑫存储技术有限公司 | 一种浅沟槽隔离结构衬垫的制备方法 |
| CN112349649A (zh) * | 2019-08-06 | 2021-02-09 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN112349649B (zh) * | 2019-08-06 | 2023-09-26 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105826232B (zh) | 2019-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10566417B2 (en) | Self-forming spacers using oxidation | |
| TWI545761B (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| US8450166B2 (en) | Method of fabricating semiconductor devices | |
| US20080064176A1 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
| US20170338327A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN105470132A (zh) | 鳍式场效应管的形成方法 | |
| US9570589B2 (en) | FINFET semiconductor device and fabrication method | |
| CN103107198A (zh) | 用于具有高k和金属栅极结构的mosfet的结构和方法 | |
| US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
| CN105280639A (zh) | 鳍式场效应晶体管的结构和形成方法 | |
| CN108511523B (zh) | 半导体结构及其形成方法 | |
| CN110797262B (zh) | 半导体器件及其形成方法 | |
| CN103545212A (zh) | 半导体器件制造方法 | |
| CN104733314B (zh) | 半导体结构及其形成方法 | |
| US9627269B2 (en) | Transistor and fabrication method thereof | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| WO2014153942A1 (zh) | 制备源漏准soi多栅结构器件的方法 | |
| CN105448730A (zh) | 半导体结构及其形成方法 | |
| CN104517901A (zh) | Cmos晶体管的形成方法 | |
| CN106952818A (zh) | 半导体结构的形成方法 | |
| CN105226021A (zh) | 半导体结构及其形成方法 | |
| CN105226022A (zh) | 半导体结构的形成方法 | |
| CN105514158A (zh) | 半导体结构和测试结构的形成方法、测试方法 | |
| CN109148296B (zh) | 半导体结构及其形成方法 | |
| CN105826232A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |