CN105448730A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供半导体衬底，包括NFET区域和PFET区域，形成有第一鳍部和第二鳍部，半导体衬底上还具有隔离层，在隔离层上形成介质层，介质层内具有第一凹槽和第二凹槽，第一凹槽暴露出部分第一鳍部和第一鳍部两侧的部分隔离层，第二凹槽暴露出部分第二鳍部和第二鳍部两侧的部分隔离层；在第一凹槽底部的第一鳍部表面形成第一界面层，在第二凹槽底部的第二鳍部表面形成第二界面层；对第一界面层进行缺陷修复离子掺杂；对第一界面层进行缺陷修复离子注入之后，在第一凹槽内形成第一栅极结构、在第二凹槽内形成第二栅极结构。上述方法可以提高形成的半导体结构的性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(FinFET)作为一种多栅器件得到了广泛的关注。

现有技术中一般采用都是晶面为(100)的晶圆作为形成晶体管的半导体衬底，晶面(100)的晶圆表面界面态密度较小，缺陷较少。而鳍式场效应晶体管的鳍部一般通过刻蚀半导体衬底形成，在刻蚀所述晶面为(100)的晶圆形成鳍部后，所述鳍部的侧壁与半导体衬底表面垂直或接近垂直，使得所述鳍部的侧壁晶面为(110)晶面。所述鳍式场效应晶体管的栅极结构横跨所述鳍部，覆盖部分鳍部的顶部表面以及侧壁，从而使得鳍部的部分侧壁以及顶部表面作为鳍式场效应晶体管的沟道区域。

现有技术采用晶面为(100)的半导体衬底形成的N型鳍式场效应晶体管的开关速率较低，工作频率降低，所述N型鳍式场效应晶体管的性能有待进一步的提高。

发明内容

本发明解决的问题是提供半导体结构及其形成方法，提高形成的N型鳍式场效应晶体管的性能。

为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供半导体衬底，所述半导体衬底包括NFET区域和PFET区域，所述NFET区域上形成有第一鳍部，PFET区域上形成有第二鳍部，所述半导体衬底上还形成有隔离层，所述隔离层表面低于第一鳍部、第二鳍部的顶部表面，且覆盖第一鳍部的部分侧壁、第二鳍部的部分侧壁，在隔离层上形成覆盖部分第一鳍部和部分第二鳍部的介质层，所述介质层的表面高于第一鳍部和第二鳍部的顶部表面，所述介质层内具有位于NFET区域上的第一凹槽和位于PFET区域上的第二凹槽，所述第一凹槽暴露出部分第一鳍部和第一鳍部两侧的部分隔离层，所述第二凹槽暴露出部分第二鳍部和第二鳍部两侧的部分隔离层；在所述第一凹槽底部的第一鳍部表面形成第一界面层，在第二凹槽底部的第二鳍部表面形成第二界面层；对所述第一界面层进行缺陷修复离子掺杂；在第一凹槽内的第一界面层表面形成第一栅极结构、在第二凹槽内的第二界面层表面形成第二栅极结构。

可选的，所述缺陷修复离子为N。

可选的，采用去耦等离子体氮化工艺对所述第一界面层进行缺陷修复离子掺杂。

可选的，所述缺陷修复离子位于第一界面层与第一鳍部界面处。

可选的，所述缺陷修复离子的掺杂浓度为1E12atom/cm³～1E13atom/cm³。

可选的，所述第一界面层的材料为氧化硅，所述第二界面层的材料为氧化硅，，所述半导体衬底的晶面为(100)。

可选的，采用热氧化工艺同时形成所述第一界面层和第二界面层。

可选的，所述第一栅极结构包括：第一栅介质层、位于第一栅介质层表面的第一栅极；所述第二栅极结构包括：第二栅介质层、位于第二栅介质层表面的P型功函数层、位于所述P型功函数层表面的第二栅极。

可选的，所述第一栅极结构还包括位于第一栅介质层与第一栅极之间的第一盖帽层，所述第二栅极结构还包括位于第二栅介质层与P型功函数层之间的第二盖帽层。

可选的，形成所述第一栅极结构和第二栅极结构的方法包括：形成所述第一界面层和第二界面层之后，在所述第一凹槽内壁表面、第二凹槽内壁表面以及介质层表面依次形成栅介质材料层、位于栅介质材料层表面的盖帽材料层、位于盖帽材料层表面的P型功函数材料层；去除介质层表面的P型功函数材料层、盖帽材料层和栅介质材料层，形成位于第一凹槽内的第一栅介质层、第一盖帽层、P型功函数层，位于第二凹槽内的第二栅介质层、第二盖帽层、P型功函数层；形成填充满所述第二凹槽并覆盖PFET区域上的介质层的掩膜层，以所述掩膜层为掩膜，去除第一凹槽内的P型功函数层；去除所述掩膜层之后，形成填充满所述第一凹槽的第一栅极和填充满第二凹槽的第二栅极。

可选的，所述栅介质材料层的材料为氧化铪、氧化锆、硅氧化铪、铝硅氧化铪或氧化铝，所述盖帽材料层的材料为氮化钛或钛，所述P型功函数材料层的材料为氮化钛或氮化钽，所述第一栅极和第二栅极的材料为铝、钨、钛、钽、氮化钛、金、铜或银。

可选的，在去除第一凹槽内的P型功函数层之前，以所述掩膜层为掩膜，对所述第一凹槽内的第一界面层进行缺陷修复离子掺杂。

可选的，在去除第一凹槽内的P型功函数层之后，去除所述掩膜层之前，对所述第一凹槽内的第一界面层进行缺陷修复离子掺杂。

可选的，所述掩膜层的材料为光刻胶。

可选的，在对所述第一界面层进行缺陷修复离子掺杂之后，进行退火处理。

可选的，去除所述掩膜层之后，形成第一栅极和第二栅极之前，进行退火处理。

可选的，所述退火处理采用炉管退火、快速热退火、激光尖峰退火或闪光退火工艺。

可选的，所述退火处理的温度为600℃～1200℃。

可选的，形成所述介质层、第一凹槽和第二凹槽的方法包括：形成横跨第一鳍部的第一伪栅结构和横跨第二鳍部的第二伪栅结构，所述第一伪栅结构覆盖部分隔离层，以及第一鳍部顶部和侧壁、所述第二伪栅结构覆盖部分隔离层、第二鳍部顶部和侧壁；在所述隔离层上形成介质层，所述介质层覆盖第一鳍部和第二鳍部，且所述介质层的表面与第一伪栅结构、第二伪栅结构的顶部表面齐平；去除所述第一伪栅结构和第二伪栅结构，在NFET区域上形成第一凹槽，在PFET区域上形成第二凹槽。

为解决上述问题，本发明的实施例还提供一种采用上述方法形成的半导体结构，包括：包括：半导体衬底，所述半导体衬底包括NFET区域和PFET区域，所述NFET区域上形成有第一鳍部，PFET区域上形成有第二鳍部，所述半导体衬底上还形成有隔离层，所述隔离层表面低于第一鳍部、第二鳍部的顶部表面，且覆盖第一鳍部的部分侧壁、第二鳍部的部分侧壁；位于隔离层上的覆盖部分第一鳍部和部分第二鳍部的介质层，所述介质层的表面高于第一鳍部和第二鳍部的顶部表面，所述介质层内具有位于NFET区域上的第一凹槽和位于PFET区域上的第二凹槽，所述第一凹槽暴露出部分第一鳍部和第一鳍部两侧的部分隔离层，所述第二凹槽暴露出部分第二鳍部和第二鳍部两侧的部分隔离层；位于所述第一凹槽底部的第一鳍部表面的第一界面层，在第二凹槽底部的第二鳍部表面的第二界面层，所述第一界面层内掺杂有缺陷修复离子；位于所述第一凹槽内的第一界面层表面的第一栅极结构、位于第二凹槽内的第二界面层表面的第二栅极结构。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，所述半导体衬底上具有第一鳍部和第二鳍部，所述半导体衬底上还具有隔离层，所述隔离层表面低于第一鳍部和第二鳍部的顶部表面；在隔离层上形成介质层，所述介质层具有暴露出部分第一鳍部的第一凹槽和暴露部分第二鳍部的第二凹槽；在所述第一凹槽底部的第一鳍部表面形成第一界面层，在第二凹槽底部的第二鳍部表面形成第二界面层。然后，对所述第一界面层进行缺陷修复离子掺杂。所述缺陷修复离子可以修复所述第一界面层与第一鳍部界面上的缺陷，降低所述第一界面层与第一鳍部界面上的界面态密度，从而提高所述第一鳍部内的电子载流子迁移率，进而提高形成的N型鳍式场效应晶体管的性能。

进一步的，所述缺陷修复离子为N离子，采用去耦等离子体氮化工艺对所述第一界面层进行所述缺陷修复离子掺杂，由于所述去耦等离子体氮化工艺中，氮等离子体的能量较弱，在氮化过程中，对第一界面层不会造成损伤。

进一步的，在所述第一界面层上依次形成第一栅介质层、第一盖帽层和P型功函数层，在第二界面上依次形成第二栅介质层、第二盖帽层和P型功函数层之后，在所述PFET区域上形成掩膜层，以所述掩膜层为掩膜，对所述第一界面层进行缺陷修复离子注入，并且以所述掩膜层为掩膜，去除第一界面层上的P型功函数层。所述缺陷修复离子注入可以与去除第一界面层上的P型功函数层采用同一掩膜层，不需要额外形成掩膜层，可以节约工艺步骤，节约工艺成本。

本发明的技术方案的半导体结构中，所述第一鳍部表面的第一界面层内具有缺陷修复离子，所述缺陷修复离子能够修复所述第一界面层与第一鳍部界面上的缺陷，减少界面态，从而提高所述第一鳍部内的电子迁移率，从而提高所述NFET区域上形成的N型鳍式场效应晶体管的性能，从而提高N型鳍式场效应晶体管与P型鳍式场效应晶体管构成的CMOS晶体管性能。

附图说明

图1至图14是本发明的实施例的半导体结构的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有技术形成的N型鳍式场效应晶体管的性能有待进一步的提高。

由于现有基本半导体技术中，多采用晶面为(100)的晶圆作为形成晶体管的半导体衬底。而刻蚀所述晶面为(100)的晶圆形成的鳍部的侧壁为(110)晶面，(110)晶面上电子的有效质量较大，在(110)晶面上电子的迁移率下降，并且(110)晶面上存在较多的晶格位错、表面粗糙度较高，使得(110)晶面上的界面态密度较大，容易捕获电子，从而导致电子的迁移率下降，从而影响N型鳍式场效应晶体管的性能。

由于鳍式场效应晶体管的沟道区域中，侧壁占据的比例较大，并且，随着鳍式场效应晶体管的鳍部尺寸进一步下降，侧壁占据的比例更大，从而N型鳍式场效应晶体管的性能会受到更大的影响。

本实施例提供一种半导体结构极其形成方法，在N型鳍式场效应晶体管的沟道区域表面的界面层内进行缺陷修复离子掺杂，从而修复所述N型鳍式场效应晶体管的表面缺陷，提高N型鳍式场效应晶体管的载流子迁移率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图1和图2，提供半导体衬底100，所述半导体衬底包括NFET区域和PFET区域，所述NFET区域上形成有第一鳍部101，PFET区域上形成有第二鳍部102。其中，图1为所述半导体衬底100以及其表面的第一鳍部101、第二鳍部102的俯视示意图；图2为沿图1中割线AA’的剖面示意图。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为单晶硅，且所述半导体衬底100的表面晶面为(100)。在本发明的其他实施例中，也可以采用表面为其他晶面的半导体衬底。

所述半导体衬底100包括NFET区域和PFET区域，所述NFET区域用于形成N型鳍式场效应晶体管，所述PFET区域用于形成P型鳍式场效应晶体管。所述NFET区域和PFET区域可以相邻或不相邻，本实施例中，所述NFET区域和PFET区域为相邻区域。

本实施例中，通过刻蚀半导体衬底100在NFET区域上形成所述第一鳍部101、在PFET区域上形成第二鳍部102。在本发明的其他实施例中，还可以在半导体衬底100上形成外延层之后，刻蚀所述外延层形成所述第一鳍部101和第二鳍部102。所述第一鳍部101和第二鳍部102中根据形成的鳍式场效应晶体管的类型不同可以掺杂有不同类型的杂质离子，所述杂质离子的类型与晶体管的类型相反。

所述第一鳍部101和第二鳍部102的数量大于或等于一个，本实施例中，以一个第一鳍部101、一个第二鳍部102作为示例。

本实施例中，所述第一鳍部101和第二鳍部102的宽度相同。形成所述第一鳍部101和第二鳍部102的方法包括：采用自对准双重图形工艺，在所述半导体衬底100表面形成若干掩膜图形，所述掩膜图形的宽度相同；以所述掩膜图形为掩膜，刻蚀所述半导体衬底，形成所述第一鳍部101和第二鳍部102。

所述第一鳍部101和第二鳍部102的侧壁与半导体衬底100的表面垂直，由于本实施例中，所述半导体衬底100的表面晶面为(100)，则所述第一鳍部101、第二鳍部102的侧壁晶面为(110)，由于(110)晶面缺陷较多，界面态密度较高，(110)晶面上电子的迁移率较低。

请参考图3，在所述半导体衬底100上形成隔离层200，所述隔离层200表面低于第一鳍部101、第二鳍部102的顶部表面，且覆盖第一鳍部101的部分侧壁、第二鳍部102的部分侧壁。图3以及后续附图除非特别说明，都是在图2剖面图基础上的示意图。

所述隔离层200的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料，所述隔离层200作为相邻鳍部之间的隔离结构，以及后续形成的栅极结构与半导体衬底100之间的隔离结构。

形成所述隔离层200的方法包括：采用化学气相沉积工艺或旋涂工艺，在所述半导体衬底100表面形成隔离材料层，所述隔离材料层覆盖第一鳍部101和第二鳍部102；对所述隔离材料层进行平坦化，使所述隔离材料层的表面与第一鳍部101和第二鳍部102的顶面齐平；回刻蚀所述隔离材料层，形成隔离层200，使所述隔离层200的表面低于第一鳍部101和第二鳍部102的顶面，暴露出第一鳍部101以及第二鳍部102的顶面和部分侧壁。

本实施例中，在形成所述隔离层200之前，还可以先形成一层垫氧化层。

请参考图4和图5，形成横跨第一鳍部101的第一伪栅结构310和横跨第二鳍部102的第二伪栅结构320，所述第一伪栅结构310覆盖部分隔离层200，以及第一鳍部101顶部和侧壁、所述第二伪栅结构320覆盖部分隔离层200、第二鳍部102顶部和侧壁。图5，为形成所述第一伪栅结构310和第二伪栅结构320之后的俯视示意图。

本实施例中，所述第一伪栅结构310包括位于第一鳍部101表面的第一伪栅介质层301和位于所述第一伪栅介质层301表面的第一伪栅极302，所述第二伪栅结构320包括：位于第二鳍部102表面的第二伪栅介质层303和位于所述第二伪栅介质层303表面的第二伪栅极304。所述第一伪栅介质层301和第二伪栅介质层303的材料为氧化硅，所述第一伪栅极302和第二伪栅极304的材料为多晶硅，后续采用后栅工艺，在第一鳍部101和第二鳍部102上分别形成金属栅极结构以取代所述第一伪栅结构310和第二伪栅结构320。

形成所述第一伪栅结构310和第二伪栅结构320之后，还可以在所述第一伪栅结构310和第二伪栅结构320侧壁表面形成侧墙305，以在后续工艺中保护所述第一伪栅结构310和第二伪栅结构320。所述侧墙305的材料可以是氧化硅、氮化硅或者氧化硅与氮化硅的叠层结构。

在形成所述第一伪栅结构310、第二伪栅结构320之后，以所述第一伪栅结构310和第二伪栅结构320为掩膜，对第一伪栅结构310两侧的第一鳍部101内进行N型离子注入，以形成N型鳍式场效应晶体管的源极和漏极；对第二伪栅结构320两侧的第二鳍部102内进行P型离子注入，以形成P型鳍式场效应晶体管的源极和漏极。

请参考图6，在所述隔离层200上形成介质层400，所述介质层400覆盖第一鳍部101和第二鳍部102，且所述介质层的400表面与第一伪栅结构310、第二伪栅结构320的顶部表面齐平。

本实施例中，在形成所述介质层400之前，在所述隔离层200、第一鳍部101、第二鳍部102、第一伪栅结构310、第二伪栅结构320以及侧墙305表面形成阻挡层306，然后再在所述阻挡306表面形成介质材料层，所述介质材料层的表面高于第一伪栅结构310、第二伪栅结构320的顶部表面；然后，以所述第一伪栅结构310、第二伪栅结构320作为停止层，对所述介质材料层和阻挡层306进行平坦化，形成介质层400。在本发明的其他实施例中，也可以不形成所述阻挡层306，直接在所述隔离层200上形成所述介质层400。

所述阻挡层306的材料为氮化硅，采用化学气相沉积工艺形成所述阻挡层306，所述阻挡层306可以作为后续刻蚀介质层400形成源极和漏极表面的通孔时的阻挡层。所述阻挡层306还可以具有应力，所述阻挡层306下方的晶体管为N型鳍式场效应晶体管时，所述阻挡层306具有拉伸应力，所述阻挡层306下方的晶体管为P型鳍式场效应晶体管时，所述阻挡层306具有压缩应力。

所述介质层400的材料为氧化硅、掺磷氧化硅、掺硼氧化硅等介质材料，也可以为低K介质材料或超低K介质材料，例如无定形碳、含硅气凝胶等。可以采用化学气相沉积工艺形成所述介质层400。后续可以在所述介质层400内形成连接晶体管源极和漏极的插塞。

请参考图7，去除所述第一伪栅结构310(请参考图6)和第二伪栅结构320(请参考图6)，在NFET区域上形成第一凹槽401，在PFET区域上形成第二凹槽402。

可以采用湿法刻蚀工艺去除所述第一伪栅结构310和第二伪栅结构320。具体的由于所述第一伪栅极302和第二伪栅极304的材料为多晶硅，可以采用四甲基氢氧化氨(TMAH)溶液作为第一伪栅极302和第二伪栅极304的刻蚀剂，所述TMAH溶液的体积浓度为10％～30％。在本发明的其他实施例中，所述刻蚀溶液可以是KOH溶液。然后采用氢氟酸溶液或其他对氧化硅具有较高选择性的刻蚀溶液去除所述第一伪栅介质层301和第二伪栅介质层303。

在本发明的其他实施例中，也可以采用干法刻蚀工艺或者干法、湿法结合的刻蚀工艺去除所述第一伪栅结构310和第二伪栅结构320，形成所述第一凹槽401和第二凹槽402。

所述第一凹槽401暴露出部分第一鳍部101和第一鳍部101两侧的部分隔离层200，所述第二凹槽402暴露出部分第二鳍部102和第二鳍部102两侧的部分隔离层200。

请参考图8，在所述第一凹槽401底部的第一鳍部101表面形成第一界面层411，在第二凹槽402底部的第二鳍部102表面形成第二界面层421。

所述第一界面层411和第二界面层421的材料为氧化硅。形成所述第一界面层411和第二界面层421可以避免后续形成的作为第一栅介质层和第二栅介质层与第一鳍部101、第二鳍部102表面直接接触而产生晶格失配的问题，减少第一栅介质层和第二栅介质层中缺陷，第一栅介质层和第二栅介质层在第一界面层411和第二界面层421表面生长的质量更好，并且，形成所述第一界面层411和第二界面层421还可以同时减少最终形成的N型鳍式场效应晶体管、P型鳍式场效应晶体管的漏电流。

本实施例中，采用热氧化工艺同时形成所述第一界面层411和第二界面层421，所述第一界面层411和第二界面层421的厚度可以是0.5nm～2nm。

在本发明的其他实施例中，也可以通过化学气相沉积或原子层沉积工艺覆盖第一凹槽401底部及侧壁表面的第一界面层411、覆盖第二凹槽402底部及侧壁表面的第二界面层421。

请参考图9，形成所述第一界面层411、第二界面层421之后，在所述第一凹槽401内壁表面、第二凹槽402内壁表面以及介质层400表面依次形成栅介质材料层403、位于栅介质材料层403表面的盖帽材料层404、位于盖帽材料层404表面的P型功函数材料层405。

所述栅介质材料层403可以采用化学气相沉积或原子层沉积工艺形成，所述栅介质材料层403的材料为高K介质材料，例如：氧化铪、氧化锆、硅氧化铪、铝硅氧化铪或氧化铝中的一种或多种材料。

所述盖帽材料层404的材料为氮化钛或钛等致密度较高的金属材料，用于保护所述栅介质材料层403，可以采用原子层沉积工艺或射频物理气相沉积工艺(RFPVD)形成所述盖帽材料层404。本实施例中，采用射频物理气相沉积工艺形成所述盖帽材料层404，具体的，所述射频物理气相沉积(RFPVD)采用Ti靶，在反应腔内通入Ar和N₂，其中Ar的流速为100sccm～1000sccm，所述N₂的流速为50sccm～500sccm，射频功率为30W～500W，工作压强为3E-4Pa～4E-4Pa，温度为20℃～300℃。所述盖帽材料层404的厚度为0.5nm～5nm。在本发明的其他实施例中，也可以不形成所述盖帽材料层404。

所述P型功函数材料层405的材料为氮化钛或氮化钽，用于调节PFET区域上形成的P型鳍式场效应晶体管的功函数。为了避免影响在NFET区域上形成的N型鳍式场效应晶体管的功函数，后续需要去除NFET区域上的P型功函数材料层。

请参考图10，去除介质层400表面的P型功函数材料层405(请参考图9)、盖帽材料层404(请参考图9)和栅介质材料层403(请参考图9)，形成位于第一凹槽401内的第一栅介质层413、第一盖帽层414、P型功函数层415，位于第二凹槽402内的第二栅介质层423、第二盖帽层424、P型功函数层425。

本实施例中，以所述介质层400作为停止层，采用化学机械研磨工艺去除所述介质层400表面的P型功函数材料层405、盖帽材料层404和栅介质材料层403，暴露出介质层400的表面。

请参考图11，形成填充满所述第二凹槽402(请参考图10)并覆盖PFET区域上的介质层400的掩膜层500，以所述掩膜层500为掩膜，对所述第一凹槽401内的第一界面层411(请参考图10)进行缺陷修复离子掺杂，形成掺杂后的第一界面层411a。

本实施例中，所述掩膜层500的材料可以是光刻胶。所述掩膜层500覆盖PFET区域，在后续工艺中保护所述PFET区域。

所述缺陷修复离子用于修复所述第一界面层411、以及第一界面层411与第一鳍部101界面上的缺陷，降低界面态密度，从而提高所述第一鳍部101内的电子的载流子迁移率。

本实施例中，所述缺陷修复离子为N。可以采用去耦等离子体氮化工艺对所述第一界面层411进行缺陷修复离子掺杂。所述去耦等离子体氮化工艺中，采用的氮气的流量为200sccm～500sccm，氮等离子体的能量为100ev～1Kev，所述氮等离子体的能量较弱，在氮化过程中，对第一界面层411、第一栅介质层413、第一盖帽层414不会造成损伤，可以通过所述去耦等离子体氮化的时间控制所述氮化后的第一界面层411a内的N的掺杂浓度。所述缺陷修复离子的掺杂浓度为1E12atom/cm³～1E13atom/cm³，可以起到较好的缺陷修复效果。

通过调整所述缺陷修复离子的能量，控制所述缺陷修复离子的掺杂深度，使所述缺陷修复离子位于所述第一界面层41a1内。本实施例中，所述第一界面层411a内被完全掺杂。在本发明的其他实施例中，所述第一界面层411a中，仅靠近第一鳍部101表面的部分厚度被掺杂所述缺陷修复离子。在本发明的其他实施例中，所述第一鳍部101表面也被掺杂有所述缺陷修复离子。

所述第一鳍部101与第一界面层411a界面上的缺陷修复离子能够修复所述第一鳍部101表面的缺陷，减少所述第一鳍部101与第一界面层411a界面上的悬挂键等，从而可以减少所述考第一鳍部101表面的势阱，从而提高所述第一鳍部101的沟道区域内的电子的迁移率，从而提高所述NFET区域上形成的N型鳍式场效应晶体管的性能。

本实施例中，在所述第一界面层411上形成第一栅介质材料层413、第一盖帽层414以及P型功函数层415之后，对所述第一界面层411进行所述缺陷修复离子掺杂，后续再去除所述第一凹槽内的P型功函数层415。进行所述缺陷修复离子掺杂以及去除所述第一凹槽内的P型功函数层415都可以采用所述掩膜层500作为掩膜，不需要再额外形成掩膜层，可以节约工艺步骤和工艺成本。并且，在进行所述缺陷修复离子掺杂过程中，本实施例中，所述缺陷修复离子为N离子，所述第一栅介质层413内也可以掺杂部分所述缺陷修复离子，所述缺陷修复离子可以提高所述第一栅介质层413的介电系数，从而降低形成的N型鳍式场效应晶体管的漏电流。

在本发明的其他实施例中，可以在形成所述第一界面层411之后，在PFET区域上形成掩膜层之后，对所述第一界面层411进行缺陷修复离子掺杂之后，再去除PFET区域上的掩膜层，然后继续采用本实施例中的方法，形成第一凹槽401内的第一栅介质层413、第一盖帽层414及P型功函数层415，以及形成位于第二凹槽402内的第二栅介质层423、第二盖帽层424及P型功函数层425。

请参考图12，继续以所述掩膜层500为掩膜，去除第一凹槽401内的P型功函数层415(请参考图11)。

采用湿法刻蚀工艺去除所述第一凹槽401内的P型功函数层415，所述司法湿法刻蚀工艺可以选择对所述P型功函数层415具有较高刻蚀选择性的刻蚀溶液，例如，硫酸和双氧水的混合溶液(SPM溶液)或氨水与双氧水的混合溶液(SC1溶液)等。刻蚀通过控制刻蚀时间使所述第一凹槽401内的P型功函数层415被完全去除。

由于在去除所述第一凹槽401内的P型功函数层415的过程中，所述PFET区域上形成有掩膜层500，可以保护所述PFET区域上的P型功函数层425不受损伤。由于所述NFET区域上后续形成N型鳍式场效应晶体管，去除所述第一凹槽401内的P型功函数层415，可以提高后续形成的N型鳍式场效应晶体管的栅极功函数的准确性。

在本发明的其他实施例中，在形成所述掩膜层500之后，可以先去除所述第一凹槽401内的P型功函数层415之后，再继续以所述掩膜层500为掩膜，对所述第一界面层411(请参考图10)进行缺陷修复离子掺杂，形成掺杂后的第一界面层411a。

请参考图13，去除所述掩膜层500(请参考图12)，进行退火处理。

可以采用湿法刻蚀工艺去除所述掩膜层500。本实施例中，所述掩膜层500的材料为光刻胶，可以采用显影液去除所述掩膜层500，并且不会对其他材料层造成损伤。

去除所述掩膜层500之后，进行退火处理，激活所述第一界面层411a内的缺陷修复离子。所述退火处理采用炉管退火、快速热退火、激光尖峰退火或闪光退火工艺。所述退火处理的温度为600℃～1200℃，用于激活所述缺陷修复离子。并且，所述退火处理还可以进一步修复所述第一凹槽401和第二凹槽402内的各种材料层的缺陷，提高各个材料层的质量，进而提高最终形成的N型鳍式场效应晶体管以及P型鳍式场效应晶体管的性能。

在本发明的其他实施例中，还可以在进行所述缺陷修复离子掺杂，形成第一界面层411a之后，随即进行所述退火处理。

请参考图14，形成填充满所述第一凹槽401(请参考图13)的第一栅极416和填充满第二凹槽402(请参考图13)的第二栅极426。

形成所述第一栅极416和第二栅极426的方法包括：形成填充满所述第一凹槽401、第二凹槽402以及覆盖所述介质层400的栅极材料层，然后，以所述介质层400作为停止层，采用化学机械研磨工艺对所述栅极材料层进行平坦化，暴露出所述介质层400的表面，形成填充满所述第一凹槽401的第一栅极416，以及填充满第二凹槽402的第二栅极426。所述栅极材料层的材料为铝、钨、钛、钽、氮化钛、金、铜或银。

所述NFET区域上的第一栅介质层413、位于第一栅介质层413表面的第一盖帽层414、位于所述第一盖帽层414表面的第一栅极416构成所述NFET区域上的N型鳍式场效应晶体管的第一栅极结构；所述PFET区域上的第二栅介质层423、位于第二栅介质层423表面的第二盖帽层424、位于所述第二盖帽层424表面的P型功函数层425、位于P型功函数层425表面的第二栅极426构成所述PFET区域上的P型鳍式场效应晶体管的第二栅极结构。

本实施例，在所述NFET区域的第一鳍部表面形成第一界面层之后，对所述第一界面层进行缺陷修复离子掺杂，所述缺陷修复离子可以修复所述第一界面层与第一鳍部界面上的缺陷，降低所述第一界面层与第一鳍部界面上的界面态密度，从而提高所述第一鳍部内的电子载流子迁移率，进而提高在所述NFET区域上形成的N型鳍式场效应晶体管的性能。

并且，所述缺陷修复离子掺杂工艺，与去除NFET区域上的P型功函数层采用同一掩膜层，不需要针对所述缺陷修复离子掺杂工艺额外形成掩膜层，可以节约工艺步骤，节约工艺成本。

本实施例还提供一种采用上述方法形成的半导体结构。

请参考图14，所述半导体结构包括：半导体衬底100，所述半导体衬底100包括NFET区域和PFET区域，所述NFET区域上形成有第一鳍部101，PFET区域上形成有第二鳍部102，所述半导体衬底100上还形成有隔离层200，所述隔离层200表面低于第一鳍部101、第二鳍部102的顶部表面，且覆盖第一鳍部101的部分侧壁、第二鳍部102的部分侧壁；位于隔离层200上的覆盖部分第一鳍部101和部分第二鳍部102的介质层400，所述介质层400的表面高于第一鳍部101和第二鳍部102的顶部表面，所述介质层400内具有位于NFET区域上的第一凹槽和位于PFET区域上的第二凹槽，所述第一凹槽暴露出部分第一鳍部101和第一鳍部101两侧的部分隔离层200，所述第二凹槽暴露出部分第二鳍部102和第二鳍部102两侧的部分隔离层200；位于所述第一凹槽底部的第一鳍部101表面的第一界面层411a，在第二凹槽底部的第二鳍部102表面的第二界面层421，所述第一界面层411a内掺杂有缺陷修复离子；位于所述第一凹槽内的第一界面层411a表面的第一栅极结构、位于第二凹槽内的第二界面层421表面的第二栅极结构。

所述第一栅极结构包括：第一栅介质层413、位于第一栅介质层413表面的第一盖帽层414、位于所述第一盖帽层414表面的第一栅极416；所述第二栅极结构包括：第二栅介质层423、位于第二栅介质层423表面的第二盖帽层424、位于所述第二盖帽层424表面的P型功函数层425、位于P型功函数层425表面的第二栅极426。

所述第一界面层411a内掺杂有缺陷修复离子，所述缺陷修复离子能够修复所述第一界面层411a与第一鳍部101界面上的缺陷，减少界面态，从而提高所述第一鳍部101内的电子迁移率，从而提高所述NFET区域上形成的N型鳍式场效应晶体管的性能，从而提高N型鳍式场效应晶体管与P型鳍式场效应晶体管构成的CMOS晶体管性能。本实施例中，所述缺陷修复离子可以是N离子，掺杂浓度为1E12atom/cm³～1E13atom/cm³，可以起到较好的缺陷修复效果。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括NFET区域和PFET区域，所述NFET区域上形成有第一鳍部，PFET区域上形成有第二鳍部，所述半导体衬底上还形成有隔离层，所述隔离层表面低于第一鳍部、第二鳍部的顶部表面，且覆盖第一鳍部的部分侧壁、第二鳍部的部分侧壁；

在隔离层上形成覆盖部分第一鳍部和部分第二鳍部的介质层，所述介质层的表面高于第一鳍部和第二鳍部的顶部表面，所述介质层内具有位于NFET区域上的第一凹槽和位于PFET区域上的第二凹槽，所述第一凹槽暴露出部分第一鳍部和第一鳍部两侧的部分隔离层，所述第二凹槽暴露出部分第二鳍部和第二鳍部两侧的部分隔离层；

在所述第一凹槽底部的第一鳍部表面形成第一界面层，在第二凹槽底部的第二鳍部表面形成第二界面层；

对所述第一界面层进行缺陷修复离子掺杂；

在第一凹槽内形成位于第一界面层表面第一栅极结构、在第二凹槽内位于第二界面层表面的第二栅极结构。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述缺陷修复离子为N。

3.根据权利要求2所述的半导体结构的形成方法，其特征在于，采用去耦等离子体氮化工艺对所述第一界面层进行缺陷修复离子掺杂。

4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述缺陷修复离子位于第一界面层与第一鳍部界面处。

5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述缺陷修复离子的掺杂浓度为1E12atom/cm³～1E13atom/cm³。

6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一界面层的材料为氧化硅，所述第二界面层的材料为氧化硅，所述半导体衬底的晶面为(100)。

7.根据权利要求6所述的半导体结构的形成方法，其特征在于，采用热氧化工艺同时形成所述第一界面层和第二界面层。

8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一栅极结构包括：第一栅介质层、位于第一栅介质层表面的第一栅极；所述第二栅极结构包括：第二栅介质层、位于第二栅介质层表面的P型功函数层、位于所述P型功函数层表面的第二栅极。

9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述第一栅极结构还包括位于第一栅介质层与第一栅极之间的第一盖帽层，所述第二栅极结构还包括位于第二栅介质层与P型功函数层之间的第二盖帽层。

10.根据权利要求8所述的半导体结构的形成方法，其特征在于，形成所述第一栅极结构和第二栅极结构的方法包括：形成所述第一界面层和第二界面层之后，在所述第一凹槽内壁表面、第二凹槽内壁表面以及介质层表面依次形成栅介质材料层、位于栅介质材料层表面的盖帽材料层、位于盖帽材料层表面的P型功函数材料层；去除介质层表面的P型功函数材料层、盖帽材料层和栅介质材料层，形成位于第一凹槽内的第一栅介质层、第一盖帽层、P型功函数层，位于第二凹槽内的第二栅介质层、第二盖帽层、P型功函数层；形成填充满所述第二凹槽并覆盖PFET区域上的介质层的掩膜层，以所述掩膜层为掩膜，去除第一凹槽内的P型功函数层；去除所述掩膜层之后，形成填充满所述第一凹槽的第一栅极和填充满第二凹槽的第二栅极。

11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述栅介质材料层的材料为氧化铪、氧化锆、硅氧化铪、铝硅氧化铪或氧化铝，所述盖帽材料层的材料为氮化钛或钛，所述P型功函数材料层的材料为氮化钛或氮化钽，所述第一栅极和第二栅极的材料为铝、钨、钛、钽、氮化钛、金、铜或银。

12.根据权利要求10所述的半导体结构的形成方法，其特征在于，在去除第一凹槽内的P型功函数层之前，以所述掩膜层为掩膜，对所述第一凹槽内的第一界面层进行缺陷修复离子掺杂。

13.根据权利要求10所述的半导体结构的形成方法，其特征在于，在去除第一凹槽内的P型功函数层之后，去除所述掩膜层之前，对所述第一凹槽内的第一界面层进行缺陷修复离子掺杂。

14.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为光刻胶。

15.根据权利要求1所述的半导体结构的形成方法，其特征在于，在对所述第一界面层进行缺陷修复离子掺杂之后，进行退火处理。

16.根据权利要求10所述的半导体结构的形成方法，其特征在于，去除所述掩膜层之后，形成第一栅极和第二栅极之前，进行退火处理。

17.根据权利要求15或16所述的半导体结构的形成方法，其特征在于，所述退火处理采用炉管退火、快速热退火、激光尖峰退火或闪光退火工艺。

18.根据权利要求17所述的半导体结构的形成方法，其特征在于，所述退火处理的温度为600℃～1200℃。

19.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介质层、第一凹槽和第二凹槽的方法包括：形成横跨第一鳍部的第一伪栅结构和横跨第二鳍部的第二伪栅结构，所述第一伪栅结构覆盖部分隔离层，以及第一鳍部顶部和侧壁、所述第二伪栅结构覆盖部分隔离层、第二鳍部顶部和侧壁；在所述隔离层上形成介质层，所述介质层覆盖第一鳍部和第二鳍部，且所述介质层的表面与第一伪栅结构、第二伪栅结构的顶部表面齐平；去除所述第一伪栅结构和第二伪栅结构，在NFET区域上形成第一凹槽，在PFET区域上形成第二凹槽。

20.一种根据权利要求1至19任一权利要求所述的方法形成的半导体结构，其特征在于，包括：

半导体衬底，所述半导体衬底包括NFET区域和PFET区域，所述NFET区域上形成有第一鳍部，PFET区域上形成有第二鳍部，所述半导体衬底上还形成有隔离层，所述隔离层表面低于第一鳍部、第二鳍部的顶部表面，且覆盖第一鳍部的部分侧壁、第二鳍部的部分侧壁；

位于隔离层上的覆盖部分第一鳍部和部分第二鳍部的介质层，所述介质层的表面高于第一鳍部和第二鳍部的顶部表面，所述介质层内具有位于NFET区域上的第一凹槽和位于PFET区域上的第二凹槽，所述第一凹槽暴露出部分第一鳍部和第一鳍部两侧的部分隔离层，所述第二凹槽暴露出部分第二鳍部和第二鳍部两侧的部分隔离层；

位于所述第一凹槽底部的第一鳍部表面的第一界面层，在第二凹槽底部的第二鳍部表面的第二界面层，所述第一界面层内掺杂有缺陷修复离子；

位于所述第一凹槽内的第一界面层表面的第一栅极结构、位于第二凹槽内的第二界面层表面的第二栅极结构。