CN105336620A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供半导体衬底；形成覆盖部分半导体衬底表面的栅极结构；在所述栅极结构两侧的半导体衬底内分别形成源极和漏极；在所述半导体衬底上形成介质层，所述介质层的表面高于栅极结构的顶部表面；在所述介质层内形成通孔，所述通孔暴露出源极和漏极的表面；在所述通孔底部的源极和漏极表面形成氧化层；在所述氧化层表面形成金属材料层；进行退火处理，所述金属材料层与氧化层反应，形成金属氧化物层和位于所述金属氧化物层表面的金属半导体化合物层。上述方法形成的半导体结构的源极和漏极与金属半导体化合物层的接触电阻较小。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸不断缩小。随着半导体器件的尺寸缩小，MOS晶体管的接触电阻对于MOS晶体管以及整个半导体芯片的性能影响越来越大。为了提高半导体芯片的性能，需要降低MOS晶体管的接触电阻。而MOS晶体管的接触电阻中，由于源极、漏极的面积较小，与金属插塞之间的接触电阻较大，对MOS晶体管的性能影响较大，使得半导体器件的运行速度大大下降。

自对准硅化物的形成工艺在源极和漏极表面形成金属硅化物可以有效的降低源极、漏极与金属插塞之间的接触电阻。现有技术中自对准硅化物的形成工艺主要是通过蒸发或者溅射工艺在多晶硅表面形成金属层；然后进行退火处理，金属与衬底材料反应生成金属硅化物；然后去除未反应金属层。

随着FinFET技术的出现，晶体管的尺寸进一步缩小，源极、漏极与金属插塞之间的接触电阻对于FinFE晶体管的性能影响更大，需要进一步降低源极、漏极与金属插塞之间的接触电阻。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，降低所述半导体结构的接触电阻。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；形成覆盖部分半导体衬底表面的栅极结构；在所述栅极结构两侧的半导体衬底内分别形成源极和漏极；在所述半导体衬底上形成介质层，所述介质层的表面高于栅极结构的顶部表面；在所述介质层内形成通孔，所述通孔暴露出源极和漏极的表面；在所述通孔底部的源极和漏极表面形成氧化层；在所述氧化层表面形成金属材料层；进行退火处理，所述金属材料层与氧化层反应，形成金属氧化物层和位于所述金属氧化物层表面的金属半导体化合物层。

可选的，所述氧化层的厚度为

可选的，采用湿法氧化工艺形成所述氧化层。

可选的，所述湿法氧化工艺采用的氧化溶液为臭氧的水溶液或氢氧化铵与过氧化氢的混合水溶液。

可选的，所述氧化层的材料为氧化硅。

可选的，所述金属材料层的材料为Ti、Al、La、Zn或Ni。

可选的，采用蒸镀、溅射、原子层沉积工艺或化学气相沉积工艺形成所述金属材料层。

可选的，所述金属氧化物层的材料为钛氧化合物、铝氧化合物、镧氧化合物、锌氧化合物或镍氧化合物。

可选的，所述金属材料层还覆盖介质层的表面。

可选的，所述退火处理的退火温度为250℃～800℃，退火时间为30s～90s。

可选的，在形成所述栅极结构之后，对所述半导体衬底和栅极结构表面进行氧化处理，形成修复层；然后形成所述源极和漏极。

可选的，在形成所述通孔之后，去除通孔底部的源极和漏极表面的修复层；再形成所述氧化层。

可选的，采用湿法清洗工艺去除所述修复层。

可选的，所述湿法清洗工艺的清洗溶液为氢氟酸溶液。

可选的，还包括：去除未反应的金属材料层，然后在所述金属半导体化合物层表面形成填充满所述通孔的金属层，所述金属层的表面与介质层表面齐平。

可选的，所述金属层的材料为W、Al、Cu或Au。

可选的，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域之间通过浅沟槽隔离结构隔离；所述栅极结构包括覆盖部分第一区域的第一栅极结构和覆盖部分第二区域的第二栅极结构；所述源极和漏极包括：分别位于第一栅极结构两侧的第一区域内的第一源极和第一漏极，分别位于第二栅极结构两侧的第二区域内的第二源极和第二漏极。

为了解决上述问题，本发明的技术方案还提供一种采用上述方法形成的半导体结构，包括：半导体衬底；覆盖部分半导体衬底表面的栅极结构；分别位于所述栅极结构两侧的半导体衬底内的源极和漏极；位于所述半导体衬底上的介质层，所述介质层的表面高于栅极结构的顶部表面；位于所述介质层内的通孔，所述通孔暴露出源极和漏极的表面；位于所述通孔底部的源极和漏极表面的金属氧化物层和位于所述金属氧化物层表面的金属半导体化合物层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案在半导体衬底上形成栅极结构、以及位于栅极结构两侧的半导体衬底内的源极和漏极之后，在半导体衬底上形成介质层，所述介质层的表面高于栅极结构的顶部表面，然后在所述介质层内形成暴露出源极和漏极表面的通孔。在所述通孔底部表面的源极、漏极表面形成氧化层，所述氧化层与源极、漏极之间具有较高的界面质量，可以修复源极和漏极表面的缺陷；后续在所述氧化层表面形成金属材料层，并进行退火，使所述金属材料层与氧化层反应形成金属氧化物层和位于所述金属氧化物层表面的金属半导体化合物层。由于氧化层与源极、漏极之间具有较高的界面质量，从而使得形成的金属氧化物层与源极、漏极之间也具有良好的界面质量，并且在退火形成金属氧化物层的过程中，还可以进一步修复源极、漏极与金属氧化物层界面上的缺陷，从而能够有效缓解源极、漏极的费米能级钉扎效应，并且所述金属氧化物层还可以降低所述金属半导体化合物层与源极、漏极之间的应力，从而使得源极、漏极与金属半导体化合物层之间的肖特基势垒降低，电子隧穿通过金属氧化物层的电阻较低，从而可以降低金属半导体化合物层与源极、漏极之间的接触电阻，提高晶体管的工作性能。

进一步，所述氧化物层的厚度为所述氧化物层的厚度较小，使得最终形成的金属氧化物层的厚度也较小，避免由于所述金属氧化物层厚度过大而导致金属半导体化合物层与源极、漏极之间的电阻增大。

进一步，采用湿法氧化工艺形成所述氧化层，由于所述湿法氧化工艺的氧化剂浓度易于控制，从而可以对氧化速率进行较为准确的控制。可以降低所述氧化剂的浓度，使得氧化速率较低，并且，在所述氧化层的厚度到达一定厚度后，所述氧化层能够阻挡氧化溶液渗透进入氧化层与源极、漏极交界面，对源极、漏极表面进行进一步的氧化，从而使得所述氧化层的厚度不会再增加，从而可以较为准确的调整所述氧化层的厚度，形成厚度较低的氧化层。湿法氧化工艺可以同时修复所述源极、漏极表面的损伤，使形成的氧化层与源极、漏极的表面之间具有较高的界面质量。

本发明的技术方案提供的上述方法形成的半导体结构中，所述半导体结构的源极、漏极与金属半导体化合物层之间具有金属氧化物层，所述金属氧化物层的厚度较低，使得电子隧穿进入金属半导体化合物层内的隧穿电阻较小。并且，所述金属氧化物层与源极、漏极表面之间具有较低的界面缺陷，可以缓解源极、漏极的费米能级钉扎效应，从而降低源极、漏极与金属半导体化合物层之间的肖特基势垒，从而降低金属半导体化合物层与源极、漏极之间的接触电阻，进而提高晶体管的性能。

附图说明

图1至图10是本发明的实施例的半导体结构的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有技术形成的晶体管的接触电阻需要进一步降低，由于晶体管的源漏极与金属插塞之间的接触电阻占晶体管的接触电阻的主要部分，所以，可以通过进一步降低源漏极与金属插塞之间的接触电阻来降低晶体管的接触电阻。

研究发现，直接在源漏极表面形成金属硅化物层时，由于金属硅化物层的电阻较低，并且与源漏极之间的功函数差较小，从而使得金属硅化物层与源漏极之间具有较低的肖特基势垒，从而可以降低金属硅化物层与源漏极之间的接触电阻。但是，在实际的器件中，源漏极表面具有较多的缺陷，例如悬挂键、晶界等，形成的金属硅化物层与源漏极之间的界面质量较差，具有较高的界面态密度，使得源漏极会存在严重的费米能级钉扎效应，导致源漏极与金属硅化物层之间接触的肖特基势垒大于两者的功函数差，从而使得金属硅化物层与源漏极之间依旧具有较高的接触电阻。

本实施例中，在源极、漏极以及金属半导体化合物之间形成一层金属氧化物层，可以改善界面质量，降低源极、漏极与金属半导体化合物层之间的肖特基势垒，从而降低源极、漏极与金属源漏极化合物层之间接触电阻，从而降低源极、漏极与金属插塞的接触电阻。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图1，提供半导体衬底100。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料，也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100为单晶硅衬底。

本实施例中，所述半导体衬底100包括第一区域I和第二区域II，所述半导体衬底100内还形成有位于所述第一区域I和第二区域II之间的浅沟槽隔离结构101，所述第一区域I和第二区域II之间通过浅沟槽隔离结构101隔离。后续分别在第一区域I和第二区域II上各形成一个晶体管。在本发明的其他实施例中，所述半导体衬底100也可以包括一个或多个区域。

请参考图2，形成覆盖部分半导体衬底100表面的栅极结构，所述栅极结构包括覆盖部分第一区域I的第一栅极结构110和覆盖部分第二区域II的第二栅极结构120。

本实施例中，所述第一栅极结构110包括位于半导体衬底100表面的第一栅介质层111、位于所述第一栅介质层111表面的第一栅极112；所述第二栅极结构120包括位于半导体衬底100表面的第二栅介质层121、位于所述第二栅介质层121表面的第二栅极122。所述第一栅极112和第二栅极122的材料相同，可以是多晶硅，也可以是铝、钨、钛、氮化钛、钽或碳化钽等栅极金属材料，所述第一栅介质层111和第二栅介质层121的材料可以是氧化硅，也可以是氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆等高K介质材料。所述第一栅极结构110作为第一区域I上待形成的晶体管的栅极结构，所述第二栅极结构120作为第二区域II上待形成的晶体管的栅极结构。本实施例中，所述第一栅介质层111和第二栅介质层121的材料为氧化硅，所述第一栅极112和第二栅极122的材料为多晶硅。

本发明的其他实施例中，所述第一栅极结构110和第二栅极结构120为伪栅结构。所述第一区域I上形成的第一栅极结构110包括位于半导体衬底100表面的第一伪栅介质层111和位于所述第一伪栅介质层111表面的第一伪栅极112，所述第二区域II上形成的第二栅极结构120包括位于半导体衬底100表面的第二伪栅介质层121和位于所述第二伪栅介质层121表面的第二伪栅极122。所述第一伪栅介质层111和第二伪栅介质层121的材料为氧化硅，所述第一伪栅极112和第二伪栅极122的材料为多晶硅，后续采用后栅工艺，形成金属栅极结构以取代所述第一栅极结构110和第二栅极结构120。

在本发明的其他实施例中，本实施例中，以在第一区域I和第二区域II上分别形成一个晶体管为示例，所以，第一区域I上仅形成一个第一栅极结构110，第二区域II上仅形成一个第二栅极结构120。在本发明的其他实施例中，可以在第一区域I上形成一个以上的第一栅极结构，在第二区域II上形成一个以上的第二栅极结构。

形成所述第一栅极结构110和第二栅极结构120的方法包括：在所述半导体衬底100和浅沟槽隔离结构101表面依次形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层；刻蚀所述栅极材料层和栅介质材料层，形成位于第一区域I的第一栅极结构110和第二区域II上的第二栅极结构120。

请参考图3，对所述半导体衬底100、第一栅极结构110和第二栅极结构120表面进行氧化处理，形成修复层130。

所述修复层130可以采用热氧化工艺形成，用于修复所述第一栅极结构110、第二栅极结构120和半导体衬底100表面的损伤。

在本发明的其他实施例中，也可以不形成所述修复层。

请参考图4，在所述栅极结构两侧的半导体衬底100内分别形成源极和漏极，所述源极和漏极包括：分别位于第一栅极结构110两侧的第一区域I内的第一源极113和第一漏极114，分别位于第二栅极结构120两侧的第二区域II内的第二源极123和第二漏极124。

可以采用离子注入工艺分别对第一栅极结构110两侧的第一区域I和第二栅极结构120两侧的第二区域II进行掺杂离子注入，形成源极和漏极。本实施例中，在所述第一区域I上形成N型场效应晶体管，在第二区域II上形成P型场效应晶体管，所以，对第一栅极结构110两侧的第一区域I内进行N型离子注入，对第二栅极结构120两侧的第二区域II内进行P型离子注入。

在本发明的其他实施例中，还可以在所述第一栅极结构110两侧的第一区域I和第二栅极结构120两侧的第二区域II内形成凹槽之后，在所述第一区域I内的凹槽内填充N型掺杂的第一应力层，作为第一源极和第一漏极；在所述第二区域II内的凹槽内填充P型掺杂的第二应力层，作为第二源极和第二漏极。所述第一应力层可以对第一栅极结构110下方的半导体衬底100施加张应力，提高第一区域I上形成的场效应晶体管的电子的迁移率，从而提高形成的晶体管的性能，所述第一应力层的材料可以是SiC；所述第二应力层可以对第二栅极结构120下方的半导体衬底100施加压应力，提高第二区域II上形成的场效应晶体管的空穴的迁移率，从而提高形成的晶体管的性能，所述第二应力层的材料可以是SiGe或Ge。

请参考图5，在所述半导体衬底100上形成介质层200，所述介质层200的表面高于第一栅极结构110和第二栅极结构120的顶部表面；在所述介质层200内形成通孔201，所述通孔201暴露出源极和漏极的表面。

所述介质层200的材料为氧化硅、氮氧化硅、碳氧化硅、多空氧化硅、掺硼氧化硅、掺磷氧化硅等绝缘介质材料。本实施例中，所述介质层200的材料为低K介质材料，可以降低晶体管的寄生电容。

所述介质层200的形成方法包括：采用常压化学气相沉积工艺、等离子体增强化学气相沉积工艺或可流动性化学气相沉积工艺等沉积工艺形成介质材料层，所述介质材料层覆盖半导体衬底100及第一栅极结构110和第二栅极结构120；对所述介质材料层表面进行平坦化，形成表面平坦的介质层200，使所述介质层200的表面高于第一栅极结构110和第二栅极结构120的顶部表面。

形成所述介质层200之后，在所述介质层200表面形成具有开口的图形化掩膜层，所述图形化掩膜层的开口位置和尺寸定义了后续在介质层200内形成的通孔201的位置和尺寸。所述图形化掩膜层的材料可以是光刻胶、氮化硅、无定形碳等掩膜材料。本实施例中，所述图形化掩膜层的材料为光刻胶，具体的，在所述介质层200表面形成光刻胶层后，对所述光刻胶层进行曝光显影，形成图形化掩膜层。

然后，以所述图形化掩膜层为掩膜，采用干法刻蚀工艺刻蚀所述介质层200，在所述介质层200内形成若干通孔201，所述通孔201分别位于第一源极113、第一漏极114、第二源极123和第二漏极124表面。由于本实施例中，在所述半导体衬底100表面形成有修复层130，可以在刻蚀介质层200之后继续刻蚀所述修复层130至半导体衬底100表面，暴露出源极和漏极的表面。本实施例中，在刻蚀所述介质层200至修复层130表面后，停止刻蚀，然后通过湿法清洗工艺去除所述通孔201底部的修复层130，暴露出源极和漏极的表面，采用湿法清洗工艺去除所述源极和漏极表面的修复层130，可以避免对源极、漏极表面造成损伤，并且所述湿法清洗工艺还可以去除半导体衬底100以及介质层200上的其他工艺步骤中的残留物和杂质，有利于提高后续在源极和漏极表面形成的氧化层的质量。所述湿法清洗的清洗溶液可以是氢氟酸溶液。

请参考图6，在所述通孔201底部的源极和漏极表面形成氧化层202。

所述氧化层202的厚度为所述氧化层202的材料为氧化硅。可以采用沉积工艺或氧化工艺形成所述氧化层202。

本实施例中，采用湿法氧化工艺形成所述氧化层202。所述湿法氧化工艺采用的氧化溶液可以为臭氧的水溶液或氢氧化铵与过氧化氢的混合水溶液。所述氧化溶液具有一定的氧化性能，能够使第一源极113、第一漏极114、第二源极123和第二漏极124的表面发生氧化，形成氧化层202。由于所述湿法氧化工艺的氧化剂浓度易于控制，从而可以对氧化速率进行较为准确的控制。本实施例中，采用臭氧溶液进行所述湿法氧化，其中臭氧溶液中的O₃的浓度为0.5mg/L～4mg/L，所述O₃浓度较低，对源极和漏极表面的氧化速率较低。并且，在所述氧化层202的厚度到达一定厚度后，所述氧化层202能够阻挡氧化溶液渗透进入氧化层202与源极、漏极交界面，对源极、漏极表面进行进一步的氧化，从而使得所述氧化层202的厚度不会再增加。

在本发明的其他实施中，所述氧化溶液为氢氧化铵与过氧化氢的混合水溶液，其中，氢氧化铵、过氧化氢与水的摩尔比为1:3:20～1:5:20。

湿法氧化工艺可以同时修复所述第一源极113、第一漏极114、第二源极123和第二漏极124表面的损伤，使形成的氧化层200与第一源极113、第一漏极114、第二源极123和第二漏极124的表面之间具有较高的界面质量。通孔调整所述氧化溶液的浓度可以使形成的氧化层200的厚度为所述氧化层200的厚度小于可以使得在后续工艺中，所述氧化层200能够和金属材料层充分反应，形成金属氧化物层，避免氧化层200的材料残留；所述氧化层200的厚度大于可以确保后续形成的金属氧化物层具有足够的有效厚度，能够降低源极、漏极表面与金属硅化物层之间的肖特基势垒，降低所述源极、漏极表面与金属硅化物层之间的接触电阻。

在本发明的其他实施例中，也可以采用干法氧化工艺形成所述氧化层，但是由于干法氧化工艺的氧化速率较快，不易控制形成的氧化层202的厚度。所述干法氧化工艺可以在较低含氧浓度的气体下进行，保持较慢的氧化速率，以尽可能的控制形成的氧化层202的厚度，使其厚度小于

与沉积工艺相比，采用氧化工艺形成所述氧化层202，可以提高形成的氧化层202的质量。由于通孔尺寸一般较小，采用沉积工艺形成的氧化层202的质量较差，不利于提高后续形成的金属氧化物层的质量。与沉积工艺相比，采用氧化工艺形成所述氧化层202，可以形成较高质量的氧化层202，还可以修复源极和漏极表面的损伤，提高氧化层202与源极和漏极表面之间的界面质量，从而提高后续形成的金属氧化物层与源极和漏极表面之间的界面质量，减少界面太，从而改善费米能级钉扎效应，降低源极和漏极表面与金属半导体化合物层之间的肖特基势垒。

请参考图7，在所述氧化层202表面形成金属材料层203。

所述金属材料层203的材料为Ti、Al、La、Zn或Ni，可以采用蒸镀、溅射、原子层沉积工艺或化学气相沉积工艺形成所述金属材料层。所述金属材料层203还覆盖介质层200的顶部表面。

本实施例中，所述金属材料层的203的材料为Ni，采用溅射工艺形成所述金属材料层203。由于所述溅射工艺具有较高的方向性，所述金属材料层203主要形成在通孔201底部的氧化层202表面以及介质层200的顶部表面，在通孔201的侧壁表面不形成或进行形成极少厚度的金属材料层。在本发明的其他实施例中，也可以采用其他沉积工艺形成所述金属材料层203，所述金属材料层203不仅覆盖氧化层201表面还覆盖介质层200的表面以及通孔201的侧壁表面。

所述金属材料层203后续和氧化层202反应形成金属氧化物层和金属硅化物层。所述金属材料层203的厚度为0.5nm～2nm，提供足够的金属材料，以确保所述氧化层202能够与金属材料层203充分反应。

请参考图8，进行退火处理，所述金属材料层203与氧化层202(请参考图7)反应，形成金属氧化物层204和位于所述金属氧化物层204表面的金属半导体化合物层205。

在退火处理过程中，金属材料层203的金属元素与氧化层202材料发生反应，金属原子首先与氧化层202中的氧原子之间形成化学键，使氧原子与氧化层202中的半导体元素的原子之间的化学键断开，形成金属氧化物层204；而氧化层202中的半导体元素的原子向金属材料层203方向扩散，与金属原子结合，形成位于金属氧化物层204表面的金属半导体化合物205。本实施例中，所述氧化层202内的半导体元素为硅，金属材料层的材料为镍，形成的金属半导体化合物层205的材料为镍硅化合物，所述金属氧化物层204的材料为镍氧化合物。

在本发明的其他实施例中，根据金属材料层203的材料不同，所述金属氧化物层204的材料还可以为钛氧化合物、铝氧化合物、镧氧化合物、锌氧化合物，所述金属氧化物层204的厚度为所述金属半导体化合物层205的材料可以是钛硅化合物、铝硅化合物、镧硅化合物、锌硅化合物等。所述半导体衬底100的材料也可以是锗或锗硅等半导体材料，此时形成的金属半导体层205的材料也可以是镍锗化合物、铝锗化合物、镧锗化合物、锌锗化合物等。

所述金属半导体化合物层205具有金属特性，具有较低的电阻，并且与半导体衬底100材料之间的功函数差较低，使得所述金属半导体化合物层205与源极和漏极表面之间能够形成具有较低势垒的肖特基接触。

所述退火处理的退火温度为250℃～800℃，退火时间为30s～90s。所述退火处理在真空或者惰性气体氛围下进行，可以采用炉管退火、快速退火、尖峰退火等工艺进行上述退火处理。所述退火温度为250℃～800℃，使得金属材料层203原子与氧化层202原子具有较高的反应活性，容易发生反应；同时，所述退火时间为30s～90s，保证所述氧化层202与金属材料层203之间具有充足的反应时间。在上述退火过程中，当氧化层202内的半导体元素全部与金属材料层203内的金属原子结合形成金属半导体化合物层之后，半导体衬底100内的半导体元素也可会向上扩散与金属原子结合形成金属半导体化合物下层。

在所述金属氧化物层204与金属半导体化合物层205之间的界面上还可能存在同时具有金属原子、半导体原子、和氧原子的过渡层。

所述金属氧化物层204为绝缘材料，但是由于所述氧化层202的厚度较低，其中氧原子与金属原子结合形成的金属氧化物层204的厚度也较低，在晶体管工作的过程中，电子可以隧穿通过所述金属氧化物层204。

由于采用湿法氧化工艺形成的氧化层202与第一源极113、第一漏极114、第二源极123和第二漏极124之间具有较高的界面质量，从而使得形成的金属氧化物层204与第一源极113、第一漏极114、第二源极123和第二漏极124的表面之间具有良好的界面质量；在退火形成金属氧化物层204的过程中，还可以进一步修复第一源极113、第一漏极114、第二源极123和第二漏极124与金属氧化物层204界面上的缺陷，从而能够有效缓解源极、漏极的费米能级钉扎效应，并且所述金属氧化物层204可以降低所述金属半导体化合物层205与第一源极113、第一漏极114、第二源极123和第二漏极124之间的应力，从而使得第一源极113、第一漏极114、第二源极123和第二漏极124与金属半导体化合物层205之间的肖特基势垒降低，电子隧穿通过金属氧化物层的电阻较低，从而可以降低金属半导体化合物层205与第一源极113、第一漏极114、第二源极123和第二漏极124之间的接触电阻。

采用退火处理，使金属处理层203与氧化层202反应形成金属氧化物层204与直接在源极和漏极表面沉积形成金属氧化物层相比，本实施例中形成的金属氧化物层204与源极和漏极表面之间具有更好的界面质量，从而能够更有效的缓解费米能级钉扎效应；并且，本实施例中，采用退火处理同时形成金属氧化物层204和金属半导体化合物层205，简化了工艺步骤，可以降低工艺成本。

请参考图9，去除未反应的金属材料层203(请参考图8)。

在形成所述金属氧化物层204和金属半导体化合物层205之后，所述金属半导体化合物层205与介质层200表面还具有部分厚度的未参加反应的金属材料层203，可以采用湿法刻蚀工艺去除所述剩余的金属材料层203(请参考图7)，所述湿法刻蚀工艺采用的刻蚀溶液可以是包括磷酸、硝酸、乙酸的混合水溶液。在本发明的其他实施例中，可以根据金属材料层203的具体材料，选择合适的湿法刻蚀溶液。所述湿法刻蚀溶液对金属材料层203具有较高的刻蚀选择性，并且在腐蚀所述金属材料层203的过程中，能够不对金属半导体化合物层205造成损伤。

请参考图10，在所述金属半导体化合物层205表面形成填充满所述通孔201(请参考图9)的金属层206，所述金属层206的表面与介质层200表面齐平。

所述金属层206的材料为W、Al、Cu或Au等金属材料。形成所述金属层206的方法包括：在所述通孔201和介质层200表面沉积金属材料，所述金属材料填充满通孔201；然后以所述介质层200的表面作为停止层，对所述金属材料进行平坦化，去除位于介质层200表面的金属材料，形成位于通孔201内的金属层206，所述金属层206的表面与介质层200的表面齐平。

在本发明的其他实施例中，也可以在所述通孔201内壁表面形成扩散阻挡层之后，再形成填充满所述通孔201的金属层206，所述扩散阻挡层的材料可以是氮化钛、氮化钽等致密的金属材料，可以阻挡金属层206内的金属原子扩散进入介质层200内。

本发明的实施例中，还提供一种采用上述方法形成的半导体结构。

请参考图10，为上述半导体结构的示意图。

所述半导体结构包括：半导体衬底100；覆盖部分半导体衬底100表面的栅极结构；分别位于所述栅极结构两侧的半导体衬底100内的源极和漏极；位于所述半导体衬底100上的介质层200，所述介质层200的表面高于栅极结构的顶部表面；位于所述介质层200内的通孔，所述通孔暴露出源极和漏极的表面；位于所述通孔底部的源极和漏极表面的金属氧化物层204和位于所述金属氧化物层204表面的金属半导体化合物层205。

本实施例中，所述半导体衬底100包括第一区域I和第二区域II，所述半导体衬底100内还形成有位于所述第一区域I和第二区域II之间的浅沟槽隔离结构101，所述第一区域I和第二区域II之间通过浅沟槽隔离结构101隔离。

所述栅极结构包括覆盖部分第一区域I的第一栅极结构110和覆盖部分第二区域II的第二栅极结构120。所述第一栅极结构110包括位于半导体衬底100表面的第一栅介质层111、位于所述第一栅介质层111表面的第一栅极112；所述第二栅极结构120包括位于半导体衬底100表面的第二栅介质层121、位于所述第二栅介质层121表面的第二栅极122。

所述半导体衬底100、第一栅极结构110和第二栅极结构120表面还具有形成修复层130，所述修复层的材料可以是氧化硅。

所述源极和漏极包括：分别位于第一栅极结构110两侧的第一区域I内的第一源极113和第一漏极114，分别位于第二栅极结构120两侧的第二区域II内的第二源极123和第二漏极124。本实施例中，所述第一源极113和第一漏极114为N型掺杂，所述第二源极123和第二漏极124为P型掺杂。

所述介质层的材料为氧化硅、氮氧化硅、碳氧化硅、多空氧化硅、掺硼氧化硅、掺磷氧化硅等绝缘介质材料。所述通孔分别暴露出第一源极113、第一漏极114、第二源极123和第二漏极124的表面。

所述金属氧化物层204的材料可以为钛氧化合物、铝氧化合物、镧氧化合物、锌氧化合物或镍氧化物，所述金属氧化物层204的厚度为

所述金属半导体化合物层205的材料可以是钛硅化合物、铝硅化合物、镧硅化合物、锌硅化合物等。所述金属半导体化合物层205具有金属特性，具有较低的电阻，并且与半导体衬底100材料之间的功函数差较低，使得所述金属半导体化合物层205与源极和漏极表面之间能够形成具有较低势垒的肖特基接触。

本实施例中，还包括所述通孔201内的金属层206，所述金属层206的表面与介质层200表面齐平。所述金属层206的材料为W、Al、Cu或Au等金属材料。在本发明的其他实施例中，所述金属层206与通孔201内壁之间还具有扩散阻挡层，所述扩散阻挡层的材料可以是氮化钛、氮化钽等致密的金属材料，可以阻挡金属层206内的金属原子扩散进入介质层200内。

所述半导体结构的源极和漏极与金属半导体化合物层206之间具有金属氧化物层204，所述金属氧化物层204的厚度较低，使得电子隧穿进入金属半导体化合物层206内的隧穿电阻较小。并且，所述金属氧化物层204与源极、漏极表面之间具有较低的界面缺陷，可以缓解源极、漏极的费米能级钉扎效应，从而降低源极、漏极与金属半导体化合物层205之间的肖特基势垒，从而降低金属半导体化合物层205与源极、漏极之间的接触电阻，进而提高晶体管的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底；

形成覆盖部分半导体衬底表面的栅极结构；

在所述栅极结构两侧的半导体衬底内分别形成源极和漏极；

在所述半导体衬底上形成介质层，所述介质层的表面高于栅极结构的顶部表面；

在所述介质层内形成通孔，所述通孔暴露出源极和漏极的表面；

在所述通孔底部的源极和漏极表面形成氧化层；

在所述氧化层表面形成金属材料层；

进行退火处理，所述金属材料层与氧化层反应，形成金属氧化物层和位于所述金属氧化物层表面的金属半导体化合物层。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化层的厚度为

3.根据权利要求2所述的半导体结构的形成方法，其特征在于，采用湿法氧化工艺形成所述氧化层。

4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述湿法氧化工艺采用的氧化溶液为臭氧的水溶液或氢氧化铵与过氧化氢的混合水溶液。

5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述氧化层的材料为氧化硅。

6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述金属材料层的材料为Ti、Al、La、Zn或Ni。

7.根据权利要求6所述的半导体结构的形成方法，其特征在于，采用蒸镀、溅射、原子层沉积工艺或化学气相沉积工艺形成所述金属材料层。

8.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述金属氧化物层的材料为钛氧化合物、铝氧化合物、镧氧化合物、锌氧化合物或镍氧化合物。

9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述金属材料层还覆盖介质层的表面。

10.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理的退火温度为250℃～800℃，退火时间为30s～90s。

11.根据权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述栅极结构之后，对所述半导体衬底和栅极结构表面进行氧化处理，形成修复层；然后形成所述源极和漏极。

12.根据权利要求11所述的半导体结构的形成方法，其特征在于，在形成所述通孔之后，去除通孔底部的源极和漏极表面的修复层；再形成所述氧化层。

13.根据权利要求12所述的半导体结构的形成方法，其特征在于，采用湿法清洗工艺去除所述修复层。

14.根据权利要求13所述的半导体结构的形成方法，其特征在于，所述湿法清洗工艺的清洗溶液为氢氟酸溶液。

15.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：去除未反应的金属材料层，然后在所述金属半导体化合物层表面形成填充满所述通孔的金属层，所述金属层的表面与介质层表面齐平。

16.根据权利要求15所述的半导体结构的形成方法，其特征在于，所述金属层的材料为W、Al、Cu或Au。

17.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域之间通过浅沟槽隔离结构隔离；所述栅极结构包括覆盖部分第一区域的第一栅极结构和覆盖部分第二区域的第二栅极结构；所述源极和漏极包括：分别位于第一栅极结构两侧的第一区域内的第一源极和第一漏极，分别位于第二栅极结构两侧的第二区域内的第二源极和第二漏极。

18.一种采用权利要求1至权利要求17任一权利要求所述的方法所形成的半导体结构，其特征在于，包括：

半导体衬底；

覆盖部分半导体衬底表面的栅极结构；

分别位于所述栅极结构两侧的半导体衬底内的源极和漏极；

位于所述半导体衬底上的介质层，所述介质层的表面高于栅极结构的顶部表面；

位于所述介质层内的通孔，所述通孔暴露出源极和漏极的表面；

位于所述通孔底部的源极和漏极表面的金属氧化物层和位于所述金属氧化物层表面的金属半导体化合物层。