CN111354793B - 场效应晶体管及制备方法、电子设备 - Google Patents

场效应晶体管及制备方法、电子设备 Download PDF

Info

Publication number
CN111354793B
CN111354793B CN201811568978.2A CN201811568978A CN111354793B CN 111354793 B CN111354793 B CN 111354793B CN 201811568978 A CN201811568978 A CN 201811568978A CN 111354793 B CN111354793 B CN 111354793B
Authority
CN
China
Prior art keywords
layer
sic
doping
sic substrate
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811568978.2A
Other languages
English (en)
Other versions
CN111354793A (zh
Inventor
曹群
肖秀光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Semiconductor Co Ltd filed Critical BYD Semiconductor Co Ltd
Priority to CN201811568978.2A priority Critical patent/CN111354793B/zh
Publication of CN111354793A publication Critical patent/CN111354793A/zh
Application granted granted Critical
Publication of CN111354793B publication Critical patent/CN111354793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了场效应晶体管及制备方法、电子设备。该场效应晶体管包括：SiC衬底；SiC衬底上的SiC外延层，具有第一掺杂类型，SiC外延层的表面内设置有多个体区组，每个体区组包括两个体区，体区中设置有源区和接触区；SiC外延层上的第二类型掺杂层，位于同一个体区组中两个体区之间，具有第二掺杂类型，包括单晶硅层；SiC外延层上的源极，包括第一源极和第二源极，第一源极覆盖接触区和部分源区，第二源极覆盖第二类型掺杂层的至少一部分；SiC外延层上的栅极和栅氧化层，位于第一源极和第二源极之间，栅氧化层覆盖部分源区和体区，栅极覆盖栅氧化层；SiC衬底下的漏极。该场效应晶体管集成了二极管，兼顾场效应二极管和二极管的性能，提升了系统的可靠性。

Description

场效应晶体管及制备方法、电子设备
技术领域
本发明涉及电子领域，具体地，涉及场效应晶体管及制备方法、电子设备。
背景技术
SiC材料是第三代宽禁带半导体材料的典型代表，具有宽禁带宽度、热导率高、击穿电场强度高、高饱和迁移率、耐辐射能力强等特点。基于SiC材料的金属-氧化物半导体场效应晶体管(以下简称SiCMOS管)具有高击穿电场、高饱和迁移率、导热能力强、抗辐射等特点，适用于高压、高频、高速、高功率等应用场合。
然而，目前的SiCMOS管及制备方法、电子设备仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
目前，SiCMOS管应用于逆变、斩波等电路中时，通常是SiCMOS管与一个反向并联的二极管共同应用，即采用外接二极管的方式，然而上述方式增加了系统的成本和体积，不利于系统的优化与应用。为了解决上述问题，目前通常用SiC MOS管自身的PN结作二极管，然而发明人发现，上述二极管的导通电压通常大于3V，正向损耗较高，导致系统的可靠性较低。此外，由于上述二极管是SiC MOS管所自带的，因此，SiC MOS管的性能和二极管的性能不能兼顾。具体的，SiC MOS管中的PN结是针对SiC MOS管的性能设计的，利用上述PN结作二极管时，二极管的性能只能依附于上述PN结，然而上述PN结并不能满足二极管性能的要求，如上述二极管的导通电压较大，正向损耗较高，因而不能兼顾SiC MOS管的性能和二极管的性能。因此，针对目前SiC MOS管功率损耗高、系统成本及体积增加等问题，还需要新的方法去解决，以便SiC MOS管在逆变、斩波电路中广泛应用。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种场效应晶体管。该场效应晶体管包括：SiC衬底；SiC外延层，所述SiC外延层设置在所述SiC衬底上，所述SiC外延层远离所述SiC衬底一侧的表面内设置有多个体区组，每个所述体区组包括两个体区，每个所述体区中设置有彼此相连的源区以及接触区，且所述源区以及所述接触区靠近所述SiC外延层远离所述SiC衬底一侧的表面设置，所述SiC外延层具有第一掺杂类型；第二类型掺杂层，所述第二类型掺杂层包括单晶硅层，所述第二类型掺杂层设置在所述SiC外延层远离所述SiC衬底的一侧，并位于同一个所述体区组中的两个所述体区之间，所述第二类型掺杂层具有第二掺杂类型；源极，所述源极设置在所述SiC外延层远离所述SiC衬底的一侧，所述源极包括第一源极以及第二源极，所述第一源极覆盖所述接触区以及部分所述源区，所述第二源极覆盖所述第二类型掺杂层的至少一部分；栅极以及栅氧化层，所述栅极以及所述栅氧化层设置在所述SiC外延层远离所述SiC衬底一侧的表面上，并位于所述第一源极和所述第二源极之间，且所述栅氧化层覆盖部分所述源区以及部分所述体区，所述栅极覆盖所述栅氧化层；以及漏极，所述漏极设置在所述SiC衬底远离所述SiC外延层的一侧。由此，在未增加场效应晶体管面积的情况下，该场效应晶体管集成了性能优异的二极管，该二极管具有较低的导通电压，可以降低损耗，进而提升应用该场效应晶体管的系统的可靠性。
在本发明的另一方面，本发明提出了一种制备场效应晶体管的方法。根据本发明的实施例，该方法包括：提供SiC衬底；在所述SiC衬底上形成SiC外延层，并在所述SiC外延层远离所述SiC衬底一侧的表面内形成多个体区组，每个所述体区组包括两个体区，在每个所述体区中形成彼此相连的源区以及接触区，且所述源区以及所述接触区靠近所述SiC外延层远离所述SiC衬底一侧的表面设置，所述SiC外延层具有第一掺杂类型；在所述SiC外延层远离所述SiC衬底的一侧形成第二类型掺杂层，并令所述第二类型掺杂层位于同一个所述体区组中的两个所述体区之间，所述第二类型掺杂层包括单晶硅层，所述第二类型掺杂层具有第二掺杂类型；在所述SiC外延层远离所述SiC衬底一侧的表面上形成栅氧化层，并令所述栅氧化层位于所述第二类型掺杂层的两侧，且所述栅氧化层覆盖部分所述源区以及部分所述体区；在所述SiC外延层远离所述SiC衬底的一侧形成源极以及栅极，其中，所述源极包括第一源极以及第二源极，所述第一源极覆盖所述接触区以及部分所述源区，所述第二源极覆盖所述第二类型掺杂层的至少一部分，所述栅极覆盖所述栅氧化层；以及在所述SiC衬底远离所述SiC外延层的一侧形成漏极。由此，利用简单的方法即可获得集成了具有优异性能二极管的场效应晶体管，且未增加该场效应晶体管的面积，集成的二极管具有较低的导通电压，可以降低损耗，进而提升应用该场效应晶体管的系统的可靠性。
在本发明的另一方面，本发明提出了一种电子设备。根据本发明的实施例，该电子设备包括前面所述的场效应晶体管，由此，该电子设备具有前面所述的场效应晶体管的全部特征以及优点，在此不再赘述。总的来说，该电子设备具有较小的体积以及较高的可靠性。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的场效应晶体管的结构示意图；
图2显示了现有技术中场效应晶体管的结构示意图；
图3显示了根据本发明一个实施例的场效应晶体管的结构示意图；
图4显示了根据本发明另一个实施例的场效应晶体管的结构示意图；
图5显示了根据本发明另一个实施例的场效应晶体管的结构示意图；
图6显示了根据本发明另一个实施例的场效应晶体管的结构示意图；
图7显示了根据本发明一个实施例的制备场效应晶体管方法的流程示意图；
图8显示了根据本发明另一个实施例的制备场效应晶体管方法的流程示意图；以及
图9显示了根据本发明另一个实施例的制备场效应晶体管方法的流程示意图。
附图标记说明：
100：SiC衬底；200：SiC外延层；300：栅氧化层；400：源极；410：第一源极；420：第二源极；500：栅极；510：多晶硅层；520：介质隔离层；530：栅极金属层；600：漏极；700：第二类型掺杂层；710：单晶硅层；720：SiC层；10：体区组；11：体区；20：源区；30：接触区；40：凹槽。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种场效应晶体管。根据本发明的实施例，参考图1，该场效应晶体管包括：SiC衬底100、SiC外延层200、栅氧化层300、源极、栅极500、漏极600以及第二类型掺杂层700。其中，SiC外延层200设置在SiC衬底100上，SiC外延层200远离SiC衬底100一侧的表面内设置有多个体区组10(由于场效应晶体管中各个体区组的设计相同，因此，图中仅示出一个体区组，并以此体区组为例进行说明)，每个体区组10包括两个体区11，每个体区11中设置有彼此相连的源区20以及接触区30，且源区20以及接触区30靠近SiC外延层200远离SiC衬底100一侧的表面设置，SiC外延层200具有第一掺杂类型，第二类型掺杂层700设置在SiC外延层200远离SiC衬底100的一侧，并位于同一个体区组10中的两个体区11之间，第二类型掺杂层700可以包括单晶硅层，第二类型掺杂层700具有第二掺杂类型，源极设置在SiC外延层200远离SiC衬底100的一侧，源极包括第一源极410以及第二源极420，第一源极410覆盖接触区30以及部分源区20，第二源极420覆盖第二类型掺杂层700的至少一部分，栅极500以及栅极氧化层300设置在SiC外延层200远离SiC衬底100一侧的表面上，并位于第一源极410和第二源极420之间，且栅氧化层300覆盖部分源区20以及部分体区11，栅极500覆盖栅氧化层300，漏极600设置在SiC衬底100远离SiC外延层200的一侧。由此，在未增加场效应晶体管面积的情况下，该场效应晶体管集成了性能优异的二极管，该二极管具有较低的导通电压，可以降低损耗，进而提升应用该场效应晶体管的系统的可靠性。
为了便于理解，下面首先对根据本发明实施例的场效应晶体管进行简单说明：
如前所述，在逆变、斩波等电路中，为了解决外接二极管所带来的系统体积和成本增加的问题，通常用SiC MOS管自身的PN结作二极管，当SiC MOS管的开关开启时，使用SiCMOS管的功能，当SiC MOS管的开关关闭时，使用二极管的功能。具体的，参考图2，在目前的SiC MOS管中，当开关开启时，体区11中形成沟道连通源区20以及SiC外延层200，进而使源极400与漏极600导通，实现SiC MOS管的使用功能。当开关关闭时，电流会通过接触区30流经体区11和SiC外延层200形成的PN结，即流经SiC MOS管中的二极管，实现二极管的使用功能，然而上述二极管的导通电压通常大于3V，正向损耗较高，导致系统的可靠性较低。并且，由于上述PN结在SiC MOS管导通时，需要承担MOSFET的功能，因此为了保证MOSFET的使用性能，不能够通过更换体区11和SiC外延层200的材料，提升PN结性能，改善导通电压因此，并不能兼顾SiC MOS管和二极管的性能。
根据本发明的实施例，通过在场效应晶体管中设置与SiC外延层具有不同掺杂类型的第二类型掺杂层，利用第二类型掺杂层与SiC外延层形成PN结，并以此PN结作二极管，也即是说，第二类型掺杂层并非MOS管的体区部分，不影响SiC MOS管导通时的性能，因此由第二类型掺杂层和SiC外延层构成的的二极管的设计，可以不受场效应晶体管的限制，故而可以对第二类型掺杂层进行设计，使得第二类型掺杂层与SiC外延层形成的PN结具有优异的性能，从而使得该场效应晶体管能够兼顾场效应晶体管的性能以及二极管的性能，具体的，第二类型掺杂层包括单晶硅层，单晶硅层与SiC外延层形成PN结，此PN结形成的二极管具有较低的导通电压，从而可以降低正向损耗，提升应用该场效应晶体管的系统的可靠性。
下面根据本发明的具体实施例，对该场效应晶体管的各个结构进行详细说明：
根据本发明的实施例，当利用该场效应晶体管实现MOSFET的功能时，在第一源极410和栅极500之间施加正电压，并令上述正电压大于开启电压，在体区11中形成沟道连通源区20以及SiC外延层200，使得第一源极410和漏极600导通，由于栅极500位于第二类型掺杂层700的两侧，因此在栅极500和第一源极410之间施加电压时，并不影响二极管的性能。当利用该场效应晶体管实现二极管的功能时，在第二源极420和漏极600之间施加电压，电流会从导通电压较低的PN结处经过，即第二类型掺杂层700和SiC外延层200形成的PN结，由于是在第二源极420与漏极600之间施加电压，因此，不会影响MOSFET的性能。
根据本发明的实施例，SiC外延层200具有第一掺杂类型，第二类型掺杂层700具有第二掺杂类型，由此，第二类型掺杂层与SiC外延层可以构成PN结，并以此PN结作二极管。关于SiC外延层以及第二类型掺杂层的具体掺杂类型不受特别限制，只要二者的掺杂类型不同即可，例如，第一掺杂类型为N型，第二掺杂类型为P型，即SiC外延层200为N型掺杂，第二类型掺杂层700为P型掺杂，或者，第一掺杂类型为P型，第二掺杂类型为N型，即SiC外延层200为P型掺杂，第二类型掺杂层700为N型掺杂。
根据本发明的实施例，第二类型掺杂层700包括单晶硅层，单晶硅层与SiC外延层200形成PN结，此PN结形成的二极管具有较低的导通电压，可以降低损耗，提升应用该场效应晶体管的系统的可靠性。
根据本发明的实施例，参考图3，第二类型掺杂层可以完全由单晶硅层710构成，当该场效应晶体管的开关开启时，体区11中形成沟道连通源区20以及SiC外延层200，使得第一源极410与漏极600导通，实现场效应晶体管的使用功能。当该场效应晶体管的开关关闭时，由于单晶硅层710与SiC外延层200形成的PN结的导通电压，低于体区11与SiC外延层200形成的PN结的导通电压，因此，电流会流经单晶硅层710与SiC外延层200形成的PN结，实现二极管的使用功能，且以此PN结形成的二极管的导通电压为1-1.5V，有效降低了正向损耗，进而可以显著提升应用该场效应晶体管的系统的可靠性。
根据本发明的实施例，该二极管的功能是通过单晶硅层710与SiC外延层200形成的PN结实现的，也即是说，该二极管不影响场效应晶体管的导通，换句话说，场效应晶体管工作时不会涉及该PN结，进而单晶硅层710与SiC外延层200的材料、结构，可单纯的从提升二极管性能的角度进行设计，因此该二极管可具有良好的使用性能。由此，该场效应晶体管在开关开启时，可以具有场效应晶体管的良好使用性能，在开关关闭时，可以具有二极管的良好使用性能，从而实现场效应晶体管以及二极管性能的兼顾。
根据本发明的另一些实施例，参考图4，第二类型掺杂层700还可以包括SiC层720，SiC层720与单晶硅层710间隔设置，SiC层720与单晶硅层710的间隔方向垂直于SiC外延层200与SiC衬底100的层叠方向。SiC层具有较高的击穿场强，由此，可以提高该第二类型掺杂层与SiC外延层形成的PN结的击穿场强，使得以此PN结形成的二极管不仅具有较低的导通电压，还具有较高的击穿场强，进一步提高应用该场效应晶体管的系统的可靠性。
根据本发明的实施例，体区11具有第二掺杂类型，也即是说，第二类型掺杂层700与体区11具有相同的掺杂类型，则SiC层720与体区11具有相同的掺杂类型，且SiC层720与体区11具有相同的掺杂浓度，由此，在制备第二类型掺杂层时，SiC层可以与体区同步形成，便于操作。
需要说明的是，由于第二类型掺杂层具有第二掺杂类型，且第二类型掺杂层包括单晶硅层以及SiC层，由此，上述单晶硅层以及SiC层均为具有第二掺杂类型的膜层。
根据本发明的实施例，参考图1、图3以及图4，第二类型掺杂层700可以设置在SiC外延层200远离SiC衬底100一侧的表面内。由此，可以利用第二类型掺杂层与SiC外延层形成的PN结作二极管，形成具有优异性能的二极管。
根据本发明的实施例，参考图3，第二类型掺杂层完全由单晶硅层710构成，SiC外延层200远离SiC衬底100一侧的表面内具有一个凹槽，单晶硅层710设置在上述凹槽中，以将第二类型掺杂层设置在SiC外延层远离SiC衬底一侧的表面内。根据本发明的实施例，参考图4，第二类型掺杂层700包括SiC层720以及单晶硅层710，SiC层720与单晶硅层710间隔设置，SiC外延层200远离SiC衬底100一侧的表面内具有多个分隔设置的凹槽，单晶硅层710设置在上述凹槽中，以实现单晶硅层710与SiC层720的间隔设置，且可以将第二类型掺杂层设置在SiC外延层远离SiC衬底一侧的表面内。
根据本发明的实施例，参考图1，第二类型掺杂层700设置在SiC外延层200远离SiC衬底100一侧的表面内，第二类型掺杂层700与体区11分隔设置，且第二类型掺杂层700以及体区11在SiC衬底100上的正投影之间的距离为L1(如图中所示)，L1<3μm。或者，参考图5，第二类型掺杂层700设置在SiC外延层200远离SiC衬底100一侧的表面内，第二类型掺杂层700还可以与体区11相连。由此，该场效应晶体管集成了性能优异的二极管，且不会增加该场效应晶体管的面积。需要说明的是，上述实施例中的第二类型掺杂层可以为完全由单晶硅层构成的第二类型掺杂层，还可以为由单晶硅层和SiC层构成的第二类型掺杂层。
根据本发明的实施例，参考图6，第二类型掺杂层700还可以设置在SiC外延层200远离SiC衬底100一侧的表面上。由此，可以利用第二类型掺杂层与SiC外延层形成的PN结作二极管，形成具有优异性能的二极管。
根据本发明的实施例，参考图6，第二类型掺杂层700设置在SiC外延层200远离SiC衬底100一侧的表面上，第二类型掺杂层700以及体区11在SiC衬底100上的正投影之间的具体为L2(如图中所示)，0.5μm<L2<3μm。由此，该场效应晶体管集成了性能优异的二极管，且不会增加该场效应晶体管的面积。需要说明的是，上述实施例中的第二类型掺杂层可以为完全由单晶硅层构成的第二类型掺杂层，还可以为由单晶硅层和SiC层构成的第二类型掺杂层。
关于第二类型掺杂层的剖面形状不受特别限制，本领域技术人员可以根据场效应晶体管元包的形状来设计第二类型掺杂层的形状。例如，根据本发明的实施例，第二类型掺杂层700的剖面形状可以包括六角形、圆形、四边形。例如，当场效应晶体管的元包形状为圆形时，可以将第二类型掺杂层设计为剖面形状为圆形的结构。根据本发明的实施例，当第二类型掺杂层700设置在SiC外延层200远离SiC衬底100一侧的表面内时，第二类型掺杂层700的剖面形状可以为六角形、圆形、长方形、正方形等，当第二类型掺杂层700设置在SiC外延层200远离SiC衬底100一侧的表面上时，第二类型掺杂层700的剖面形状可以为长方形、正方形等。
根据本发明的实施例，第二类型掺杂层700的边长可以为2-5μm，厚度可以为0.8-1.3μm。由此，可以不增加该场效应晶体管的面积，且可以利用第二类型掺杂层与SiC外延层形成PN结。根据本发明的实施例，当第二类型掺杂层700由单晶硅层710以及SiC层720构成时，第二类型掺杂层700的尺寸满足上述条件，且SiC层720与单晶硅层710的边长可以分别独立地为0.8-1.2μm，以实现SiC层与单晶硅层的间隔设置，具体的，SiC层720与单晶硅层710的边长可以分别独立地为1μm。根据本发明的实施例，当第二类型掺杂层700的剖面形状为圆形时，圆形的直径可以为2-5μm，以在圆形元包内形成具有优异性能的二极管，且不会增加由圆形元包构成的场效应晶体管的面积。
根据本发明的实施例，SiC衬底100的厚度可以为300-500μm，SiC外延层200的厚度可以为10-20μm，栅氧化层300的厚度可以为100-1000埃，体区11的边长可以为5-10μm，深度可以为0.8-1.3μm，源区20的边长可以为2-5μm，深度可以为0.2-0.5μm，接触区30的边长可以为1-3μm，深度可以为0.3-0.7μm。由此，可以实现该场效应晶体管的使用功能。
根据本发明的实施例，参考图3-图6，栅极500包括依次层叠设置的多晶硅层510、介质隔离层520以及栅极金属层530，其中，多晶硅层510靠近栅氧化层300设置，构成介质隔离层520的材料可以包括硼磷硅玻璃以及Si3N4。由此，可以实现栅极的作用。根据本发明的实施例，多晶硅层510的厚度可以根据场效应晶体管的实际应用环境而确定，例如，多晶硅层510的厚度可以为5000埃，以实现栅极的作用。本领域技术人员能够理解的是，介质隔离层520中具有过孔，栅极金属层530通过介质隔离层520中的过孔与多晶硅层510相连，过孔的直径可以为1-3μm。
根据本发明的实施例，SiC衬底100、SiC外延层200、源区20、多晶硅层510具有第一掺杂类型，第二类型掺杂层700、体区11、接触区30具有第二掺杂类型，其中，构成第二类型掺杂层700的单晶硅层710的掺杂浓度为1×1017-5×1018cm-3，SiC衬底100的掺杂浓度为1×1018-1×1019cm-3，SiC外延层200的掺杂浓度为1×1015-8×1016cm-3，体区11的掺杂浓度为1×1017-8×1017cm-3，构成第二类型掺杂层700的SiC层720的掺杂浓度与体区11的掺杂浓度相同，即SiC层720的掺杂浓度也为1×1017-8×1017cm-3，源区20的掺杂浓度为1×1018-1×1019cm-3，接触区30的掺杂浓度为1×1018-1×1019cm-3，多晶硅层510的掺杂浓度为1×1019-1×1020cm-3。由此，可以实现该场效应晶体管的使用功能。
在本发明的另一方面，本发明提出了一种制备场效应晶体管的方法。根据本发明的实施例，该方法制备的场效应晶体管可以为前面描述的场效应晶体管，由此，该方法制备的场效应晶体管可以具有与前面描述的场效应晶体管相同的特征以及优点，在此不再赘述。
根据本发明的实施例，参考图7，该方法包括：
S100：提供SiC衬底
根据本发明的实施例，在该步骤中，提供SiC衬底。根据本发明的实施例，SiC衬底的厚度可以为300-500μm，SiC衬底具有第一掺杂类型，具体的，第一掺杂类型可以为N型，或者，还可以为P型，SiC衬底的掺杂浓度为1×1018-1×1019cm-3。由此，可以为该场效应晶体管提供良好的衬底。
S200：在SiC衬底上形成SiC外延层
根据本发明的实施例，在该步骤中，在SiC衬底上形成SiC外延层。根据本发明的实施例，可以利用外延工艺在SiC衬底上形成SiC外延层，形成的SiC外延层具有第一掺杂类型，SiC外延层的掺杂浓度为1×1015-8×1016cm-3。由此，便于SiC外延层与后续制备的体区或者第二类型掺杂层形成PN结。
根据本发明的实施例，在形成SiC外延层之后，在SiC外延层远离SiC衬底一侧的表面内形成多个体区组，每个体区组包括两个体区，并在每个体区中形成彼此相连的源区以及接触区，且源区以及接触区靠近SiC外延层远离SiC衬底一侧的表面设置。其中，形成体区、源区以及接触区可以是通过以下步骤实现的：
首先，利用用于形成体区的掩膜版覆盖SiC外延层远离SiC衬底一侧的表面。随后，利用离子注入工艺对SiC外延层进行掺杂，以形成体区，每两个体区构成一个体区组。根据本发明的实施例，体区的边长可以为5-10μm，深度可以为0.8-1.3μm，体区具有第二掺杂类型，当第一掺杂类型为N型时，第二掺杂类型即为P型，当第一掺杂类型为P型时，第二掺杂类型即为N型，体区的掺杂浓度为1×1017-8×1017cm-3。
随后，利用用于形成源区的掩膜版覆盖SiC外延层远离SiC衬底一侧的表面。随后，利用离子注入工艺对体区中的部分SiC外延层进行掺杂，以形成源区。根据本发明的实施例，源区的边长可以为2-5μm，深度可以为0.2-0.5μm，源区具有第一掺杂类型，源区的掺杂浓度为1×1018-1×1019cm-3。
随后，利用用于形成接触区的掩膜版覆盖SiC外延层远离SiC衬底一侧的表面。随后，利用离子注入工艺对体区中的部分SiC外延层进行掺杂，以形成接触区。根据本发明的实施例，接触区的边长可以为1-3μm，深度可以为0.3-0.7μm，接触区具有第二掺杂类型，接触区的掺杂浓度为1×1018-1×1019cm-3。
本领域技术人员能够理解的是，体区中的源区以及接触区只占用体区的部分区域，也即是说，体区有至少一部分区域与后续制备的栅氧化层相接触。
根据本发明的实施例，在形成体区、源区以及接触区之后，需要对上述三个区域进行第一退火处理，以激活上述三个区域中的杂质离子。根据本发明的实施例，第一退火处理的温度可以为1600-1700℃，时间可以为0.5-1h。由此，可以激活体区、源区以及接触区中的杂质离子，使得上述三个区域具有良好的使用性能。
S300：在SiC外延层远离SiC衬底的一侧形成第二类型掺杂层
根据本发明的实施例，在该步骤中，在SiC外延层远离SiC衬底的一侧形成第二类型掺杂层。根据本发明的实施例，将第二类型掺杂层设置在每个体区组中的两个体区之间，且第二类型掺杂层可以包括单晶硅层，第二类型掺杂层具有第二掺杂类型。由此，可以利用第二类型掺杂层与SiC外延层形成PN结，并以此PN结作二极管，该二极管不受场效应晶体管的限制，且第二类型掺杂层包括单晶硅层，由单晶硅层与SiC外延层形成的PN结作二极管，可以使上述二极管具有较低的导通电压，从而降低损耗，使得最终获得的场效应晶体管能够兼顾场效应晶体管的性能以及二极管的性能，提升应用该场效应晶体管的系统的可靠性。
根据本发明的实施例，参考图8，形成第二类型掺杂层可以是通过以下步骤实现的：
首先，在制备好体区11、源区20以及接触区30之后，在SiC外延层200远离所述SiC衬底100一侧的表面内形成一个凹槽40(如图8中的(a)所示)。随后，在凹槽40中沉积单晶硅，并利用用于形成第二类型掺杂层的掩膜版以及离子注入工艺对上述单晶硅进行掺杂，以形成单晶硅层710(如图8中的(b)所示)，从而获得完全由单晶硅层710构成的第二类型掺杂层。关于凹槽剖面的具体形状可以根据该场效应晶体管元包的形状而确定，例如，根据本发明的实施例，凹槽40的剖面形状可以包括六角形、圆形、四边形。根据本发明的实施例，凹槽40的边长可以为2-5μm，深度可以为0.8-1.3μm。由此，可以在SiC外延层远离SiC衬底一侧的表面内形成完全由单晶硅层构成的第二类型掺杂层，且不会增加场效应晶体管的面积。
根据本发明的另一些实施例，参考图9，第二类型掺杂层700还包括SiC层720(如图9中的(a)所示)，形成该第二类型掺杂层可以是通过以下步骤实现的：
首先，在S200中形成体区11时，在SiC外延层200远离SiC衬底100一侧的表面内，同步形成多个分隔设置的SiC层720，多个分隔设置的SiC层720位于每个体区组10中的两个体区11之间(如图9中的(a)所示)。根据本发明的实施例，SiC层720的边长可以为0.8-1.2μm，相邻两个SiC层720之间的分隔距离可以为0.8-1.2μm。由此，便于后续步骤在分隔的SiC层之间形成单晶硅层，以获得由SiC层与单晶硅层间隔设置构成的第二类型掺杂层。
随后，在S200中形成源区20以及接触区30之后，对体区11、源区20、接触区30以及SiC层720进行第一退火处理，以激活上述区域中的杂质离子。随后，在相邻两个SiC层720之间形成凹槽40(如图9中的(b)所示)，由于有多个SiC层720，因此，会形成多个凹槽40，且每个凹槽40的边长可以为0.8-1.2μm。随后，在多个凹槽40中沉积单晶硅，并利用用于形成单晶硅层710的掩膜版以及离子注入工艺对上述单晶硅进行掺杂，以形成单晶硅层710(如图9中的(c)所示)，以获得由SiC层和单晶硅层构成的第二类型掺杂层。根据本发明的实施例，形成的第二类型掺杂层的剖面形状可以包括六角形、圆形、四边形，以适用于具有不同形状的元包。根据本发明的实施例，SiC层720与单晶硅层710的边长总和可以为2-5μm，厚度可以分别独立地为0.8-1.3μm。由此，可以获得由SiC层和单晶硅层构成的第二类型掺杂层，且不会增加场效应晶体管的面积。
关于设置在SiC外延层表面内的第二类型掺杂层与体区之间的距离，前面已经进行了详细描述，在此不再赘述。例如，根据本发明的实施例，设置在SiC外延层远离SiC衬底一侧表面内的第二类型掺杂层与体区分隔设置，且二者在SiC衬底上的正投影之间的距离为L1，L1<3μm，或者，该第二类型掺杂层还可以与体区相连。由此，可以在场效应晶体管中集成具有优异性能的二极管，且不会增加场效应晶体管的面积。需要说明的是，上述第二类型掺杂层可以为完全由单晶硅层构成的第二类型掺杂层，或者，还可以为由SiC层和单晶硅层构成的第二类型掺杂层。
需要说明的是，在SiC外延层远离SiC衬底一侧表面内形成凹槽的顺序不受特别限制，例如，根据本发明的实施例，可以在形成体区、源区、接触区之后，在SiC外延层表面内形成凹槽。或者，还可以在形成体区、源区、接触区之前，在SiC外延层表面内形成凹槽。
根据本发明的另一些实施例，形成第二类型掺杂层还可以是通过以下步骤实现的：
首先，在SiC外延层远离SiC衬底一侧的表面上沉积一层单晶硅。随后，利用用于形成第二类型掺杂层的掩膜版以及离子注入工艺对上述单晶硅进行掺杂，并刻蚀形成单晶硅层，以获得完全由单晶硅层构成的第二类型掺杂层。根据本发明的实施例，形成的第二类型掺杂层的剖面形状可以为四边形，第二类型掺杂层的边长可以为2-5μm，厚度可以为0.8-1.3μm，且由本实施例形成的第二类型掺杂层与体区在SiC衬底上的正投影之间的距离为L2，0.5μm<L2<3μm。由此，可以在场效应晶体管中集成具有优异性能的二极管，且不会增加场效应晶体管的面积。
需要说明的是，对体区、源区、接触区以及SiC层进行第一退火处理，均是在沉积单晶硅之前完成的，由此，可以防止第一退火处理温度过高而对单晶硅的性能产生影响。
根据本发明的实施例，在形成单晶硅层之后，还需要对单晶硅层进行第二退火处理，以激活单晶硅层中的杂质离子。根据本发明的实施例，第二退火处理的温度可以为900-1150℃，时间可以为1-4h。由此，可以激活单晶硅层中的杂质离子，使得单晶硅层具有良好的使用性能。
S400：在SiC外延层远离SiC衬底一侧的表面上形成栅氧化层
根据本发明的实施例，在该步骤中，在SiC外延层远离SiC衬底一侧的表面上形成栅氧化层。根据本发明的实施例，可以利用热氧化工艺形成栅氧化层，并对栅氧化层进行退火处理以及刻蚀处理，令栅氧化层位于第二类型掺杂层的两侧，且栅氧化层覆盖部分源区以及部分体区，形成的栅氧化层的厚度可以为100-1000埃。由此，可以实现栅氧化层的栅氧作用。
S500：在SiC外延层远离SiC衬底的一侧形成源极以及栅极
根据本发明的实施例，在该步骤中，在SiC外延层远离SiC衬底的一侧形成源极以及栅极。根据本发明的实施例，栅极包括依次层叠设置的多晶硅层、介质隔离层以及栅极金属层，源极包括第一源极和第二源极，形成源极以及栅极可以是通过以下步骤实现的：
首先，在栅氧化层远离SiC外延层的一侧沉积多晶硅。随后，利用用于形成多晶硅层的掩膜版以及离子注入工艺对上述多晶硅进行掺杂，并刻蚀形成覆盖栅氧化层的多晶硅层。根据本发明的实施例，多晶硅层的厚度可以为5000埃，多晶硅层具有第一掺杂类型，多晶硅层的掺杂浓度为1×1019-1×1020cm-3。随后，在多晶硅层远离栅氧化层的一侧沉积介质隔离材料，并刻蚀形成介质隔离层。根据本发明的实施例，介质隔离材料可以包括硼磷硅玻璃以及Si3N4。本领域技术人员能够理解的是，形成的介质隔离层中设置有过孔，以便后续制备的栅极金属层通过该过孔与多晶硅层相连。
随后，在介质隔离层远离多晶硅层一侧的表面上，以及在SiC外延层远离SiC衬底一侧的表面上，沉积金属层，并基于上述金属层利用构图工艺，形成第一源极、第二源极以及栅极金属层，令第一源极覆盖接触区以及部分源区，第二源极覆盖第二类型掺杂层的至少一部分，栅极金属层覆盖多晶硅层表面的介质隔离层，并通过介质隔离层中的过孔与多晶硅层相连。
S600：在SiC衬底远离SiC外延层的一侧形成漏极
根据本发明的实施例，在该步骤中，在SiC衬底远离SiC外延层的一侧形成漏极。由此，完成场效应晶体管的制备，获得集成了具有优异性能二极管的场效应晶体管。
综上，利用简单的方法即可获得集成了具有优异性能二极管的场效应晶体管，且未增加该场效应晶体管的面积，集成的二极管具有较低的导通电压，可以降低损耗，进而提升应用该场效应晶体管的系统的可靠性。
在本发明的另一方面，本发明提出了一种电子设备。根据本发明的实施例，该电子设备包括前面描述的场效应晶体管，由此，该电子设备具有前面描述的场效应晶体管的全部特征以及优点，在此不再赘述。总的来说，该电子设备具有较小的体积以及较高的可靠性。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (18)

1.一种场效应晶体管，其特征在于，包括：
SiC衬底；
SiC外延层，所述SiC外延层设置在所述SiC衬底上，所述SiC外延层远离所述SiC衬底一侧的表面内设置有多个体区组，每个所述体区组包括两个体区，每个所述体区中设置有彼此相连的源区以及接触区，且所述源区以及所述接触区靠近所述SiC外延层远离所述SiC衬底一侧的表面设置，所述SiC外延层具有第一掺杂类型；
第二类型掺杂层，所述第二类型掺杂层包括单晶硅层，所述第二类型掺杂层设置在所述SiC外延层远离所述SiC衬底的一侧，并位于同一个所述体区组中的两个所述体区之间，所述第二类型掺杂层具有第二掺杂类型；
源极，所述源极设置在所述SiC外延层远离所述SiC衬底的一侧，所述源极包括第一源极以及第二源极，所述第一源极覆盖所述接触区以及部分所述源区，所述第二源极覆盖所述第二类型掺杂层的至少一部分；
栅极以及栅氧化层，所述栅极以及所述栅氧化层设置在所述SiC外延层远离所述SiC衬底一侧的表面上，并位于所述第一源极和所述第二源极之间，且所述栅氧化层覆盖部分所述源区以及部分所述体区，所述栅极覆盖所述栅氧化层；以及
漏极，所述漏极设置在所述SiC衬底远离所述SiC外延层的一侧。
2.根据权利要求1所述的场效应晶体管，其特征在于，所述第二类型掺杂层进一步包括SiC层，所述SiC层与所述单晶硅层间隔设置，所述SiC层与所述单晶硅层的间隔方向垂直于所述SiC外延层与所述SiC衬底的层叠方向，所述SiC层与所述体区具有相同的掺杂浓度。
3.根据权利要求1或2所述的场效应晶体管，其特征在于，所述SiC外延层远离所述SiC衬底一侧具有凹槽，所述单晶硅层设置在所述凹槽内。
4.根据权利要求1或2所述的场效应晶体管，其特征在于，所述第二类型掺杂层设置在所述SiC外延层远离所述SiC衬底一侧的表面上。
5.根据权利要求1或2所述的场效应晶体管，其特征在于，所述第二类型掺杂层的剖面形状包括六角形、圆形、四边形。
6.根据权利要求2所述的场效应晶体管，其特征在于，所述SiC层与所述单晶硅层的边长分别独立地为0.8-1.2μm。
7.根据权利要求1或6所述的场效应晶体管，其特征在于，所述第二类型掺杂层的边长为2-5μm，厚度为0.8-1.3μm。
8.根据权利要求3所述的场效应晶体管，其特征在于，所述第二类型掺杂层与所述体区相连，
或者，所述第二类型掺杂层与所述体区分隔设置，且所述第二类型掺杂层以及所述体区在所述SiC衬底上正投影之间的距离为L1，L1<3μm。
9.根据权利要求4所述的场效应晶体管，其特征在于，所述第二类型掺杂层以及所述体区在所述SiC衬底上正投影之间的距离为L2，0.5μm<L2<3μm。
10.根据权利要求1所述的场效应晶体管，其特征在于，所述单晶硅层的掺杂浓度为1×1017-5×1018cm-3；
任选的，所述SiC衬底的掺杂浓度为1×1018-1×1019cm-3；
任选的，所述SiC外延层的掺杂浓度为1×1015-8×1016cm-3；
任选的，所述体区的掺杂浓度为1×1017-8×1017cm-3；
任选的，所述源区的掺杂浓度为1×1018-1×1019cm-3；
任选的，所述接触区的掺杂浓度为1×1018-1×1019cm-3。
11.一种制备场效应晶体管的方法，其特征在于，包括：
提供SiC衬底；
在所述SiC衬底上形成SiC外延层，并在所述SiC外延层远离所述SiC衬底一侧的表面内形成多个体区组，每个所述体区组包括两个体区，在每个所述体区中形成彼此相连的源区以及接触区，且所述源区以及所述接触区靠近所述SiC外延层远离所述SiC衬底一侧的表面设置，所述SiC外延层具有第一掺杂类型；
在所述SiC外延层远离所述SiC衬底的一侧形成第二类型掺杂层，并令所述第二类型掺杂层位于同一个所述体区组中的两个所述体区之间，所述第二类型掺杂层包括单晶硅层，所述第二类型掺杂层具有第二掺杂类型；
在所述SiC外延层远离所述SiC衬底一侧的表面上形成栅氧化层，并令所述栅氧化层位于所述第二类型掺杂层的两侧，且所述栅氧化层覆盖部分所述源区以及部分所述体区；
在所述SiC外延层远离所述SiC衬底的一侧形成源极以及栅极，其中，所述源极包括第一源极以及第二源极，所述第一源极覆盖所述接触区以及部分所述源区，所述第二源极覆盖所述第二类型掺杂层的至少一部分，所述栅极覆盖所述栅氧化层；以及
在所述SiC衬底远离所述SiC外延层的一侧形成漏极。
12.根据权利要求11所述的方法，其特征在于，形成所述第二类型掺杂层是通过以下步骤实现的：
在所述SiC外延层远离所述SiC衬底一侧的表面内形成一个凹槽；
在所述凹槽中沉积单晶硅，并利用掩膜版和离子注入工艺对所述单晶硅进行掺杂，形成所述单晶硅层，以获得所述第二类型掺杂层。
13.根据权利要求11所述的方法，其特征在于，所述第二类型掺杂层进一步包括SiC层，形成所述第二类型掺杂层是通过以下步骤实现的：
在形成所述体区时，在所述SiC外延层远离所述SiC衬底一侧的表面内，同步形成多个分隔设置的所述SiC层；
在相邻两个所述SiC层之间形成凹槽；
在所述凹槽中沉积单晶硅，并利用掩膜版和离子注入工艺对所述单晶硅进行掺杂，形成所述单晶硅层，以获得所述第二类型掺杂层。
14.根据权利要求12或13所述的方法，其特征在于，形成的所述第二类型掺杂层与所述体区相连，
或者，形成的所述第二类型掺杂层与所述体区分隔设置，且所述第二类型掺杂层以及所述体区在所述SiC衬底上正投影之间的距离为L1，L1<3μm。
15.根据权利要求11所述的方法，其特征在于，形成所述第二类型掺杂层是通过以下步骤实现的：
在所述SiC外延层远离所述SiC衬底一侧的表面上沉积单晶硅；
利用掩膜版和离子注入工艺对所述单晶硅进行掺杂，并刻蚀形成所述单晶硅层，以获得所述第二类型掺杂层，
其中，形成的所述单晶硅层与所述体区在所述SiC衬底上正投影之间的距离为L2，0.5μm<L2<3μm。
16.根据权利要求12、13或15任一项所述的方法，其特征在于，在沉积所述单晶硅之前，进一步包括：
对所述体区、所述源区以及所述接触区进行第一退火处理，所述第一退火处理的温度为1600-1700℃，时间为0.5-1h。
17.根据权利要求12、13或15任一项所述的方法，其特征在于，在形成所述单晶硅层之后，进一步包括：
对所述单晶硅层进行第二退火处理，所述第二退火处理的温度为900-1150℃，时间为1-4h。
18.一种电子设备，其特征在于，包括权利要求1-10任一项所述的场效应晶体管。
CN201811568978.2A 2018-12-21 2018-12-21 场效应晶体管及制备方法、电子设备 Active CN111354793B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811568978.2A CN111354793B (zh) 2018-12-21 2018-12-21 场效应晶体管及制备方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811568978.2A CN111354793B (zh) 2018-12-21 2018-12-21 场效应晶体管及制备方法、电子设备

Publications (2)

Publication Number Publication Date
CN111354793A CN111354793A (zh) 2020-06-30
CN111354793B true CN111354793B (zh) 2023-03-14

Family

ID=71193837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811568978.2A Active CN111354793B (zh) 2018-12-21 2018-12-21 场效应晶体管及制备方法、电子设备

Country Status (1)

Country Link
CN (1) CN111354793B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114530377B (zh) * 2020-11-23 2023-11-03 瑶芯微电子科技(上海)有限公司 一种集成PiN结构温度传感器的MOSFET器件及其制备方法
CN116344593B (zh) * 2023-05-29 2023-08-22 深圳市威兆半导体股份有限公司 半导体器件及其制造方法
CN117497601B (zh) * 2023-12-28 2024-05-07 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794477A (zh) * 2012-10-30 2014-05-14 通用电气公司 碳化硅mosfet单元结构和用于形成碳化硅mosfet单元结构的方法
CN105336620A (zh) * 2014-07-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013168540A (ja) * 2012-02-16 2013-08-29 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
KR101920717B1 (ko) * 2013-01-14 2018-11-21 삼성전자주식회사 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
US9698248B2 (en) * 2014-07-25 2017-07-04 Su Zhou Oriental Semiconductor Co., Ltd Power MOS transistor and manufacturing method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794477A (zh) * 2012-10-30 2014-05-14 通用电气公司 碳化硅mosfet单元结构和用于形成碳化硅mosfet单元结构的方法
CN105336620A (zh) * 2014-07-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN111354793A (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
KR100261660B1 (ko) 반도체장치 및 그의 제조방법
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
US8008734B2 (en) Power semiconductor device
JP3180895B2 (ja) 炭化けい素半導体装置の製造方法
US11270993B2 (en) MOSFET device of silicon carbide having an integrated diode and manufacturing process thereof
US7855384B2 (en) SIC semiconductor device and method for manufacturing the same
CN111354793B (zh) 场效应晶体管及制备方法、电子设备
CN101393934B (zh) 半导体器件及其制造方法
US20050218472A1 (en) Semiconductor device manufacturing method thereof
CN110226234B (zh) 半导体装置
US20210351296A1 (en) Semiconductor device and manufacturing method thereof
CN116525681B (zh) 集成沟道二极管的碳化硅槽栅mosfet器件及制造方法
TW200929551A (en) MOS device with schottky barrier controlling layer
US6955970B1 (en) Process for manufacturing a low voltage MOSFET power device having a minimum figure of merit
WO2007036793A2 (en) Power mosfets and methods of making same
US6414365B1 (en) Thin-layer silicon-on-insulator (SOI) high-voltage device structure
JPS6237965A (ja) 縦形半導体装置およびその製造方法
WO2013104193A1 (zh) 隧穿场效应晶体管及其制备方法
WO2006135861A2 (en) Power semiconductor device
WO2023160084A1 (zh) P型横向扩散金属氧化物半导体器件及其制造方法
JP6005903B2 (ja) 半導体装置の製造方法
CN210379054U (zh) 一种碳化硅倒t形掩蔽层结构的mosfet器件
CN112185816A (zh) 一种高能效屏蔽栅沟槽mosfet及其制造方法
JP4246334B2 (ja) 電界効果トランジスタ
JPS61168263A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Applicant after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Applicant before: BYD Semiconductor Co.,Ltd.

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Applicant after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant