CN114530377B - 一种集成PiN结构温度传感器的MOSFET器件及其制备方法 - Google Patents
一种集成PiN结构温度传感器的MOSFET器件及其制备方法 Download PDFInfo
- Publication number
- CN114530377B CN114530377B CN202011322785.6A CN202011322785A CN114530377B CN 114530377 B CN114530377 B CN 114530377B CN 202011322785 A CN202011322785 A CN 202011322785A CN 114530377 B CN114530377 B CN 114530377B
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- injection
- forming
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 238000002347 injection Methods 0.000 claims abstract description 112
- 239000007924 injection Substances 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000002131 composite material Substances 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000007943 implant Substances 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000004151 rapid thermal annealing Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 7
- 238000009826 distribution Methods 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 description 30
- 229910010271 silicon carbide Inorganic materials 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种集成PiN结构温度传感器的MOSFET器件及其制备方法，方法包括：选取N型衬底层；在N型衬底层上形成N型外延层；在N型外延层的两端的内表面形成P阱注入区；在P阱注入区的内表面形成N+注入区；在P阱注入区的内表面形成P+注入区、同时在N型外延层的内表面形成P区；在部分N型外延层、部分P阱注入区和部分N+注入区上形成第一栅氧化层和第二栅氧化层；在P+注入区和部分N+注入区上形成源极；在N型衬底层的下表面形成漏极；在P区上形成复合金属层；在第一栅氧化层和第二栅氧化层上形成栅极。本发明所形成的PiN结构的温度传感器可以通过测试电流的变化，实时监控MOSFET器件体内的热分布、结温等热特性，从而指导器件工作状态的变化。
Description
技术领域
本发明属于微电子技术领域，涉及一种集成PiN结构温度传感器的MOSFET器件及其制备方法。
背景技术
碳化硅(SiC)以其优良的物理化学特性和电学特性成为制造高温、大功率电子器件的一种最有优势的半导体材料，并且具有远大于Si材料的功率器件品质因子。SiCMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金氧半场效晶体管)功率器件的研发始于20世纪90年代，具有输入阻抗高、开关速度快、工作频率高、耐高温高压等一系列优点，已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。
为了实现较高的高温可靠性，从应用技术角度，需要对功率4H-SiC MOSFET在不同应用过程中的结温、热分布等特性进行监控，从而指导器件的安全工作区域。
然而，在常规传统结构的4H-SiC功率MOSFET器件中，并无此类内部监控器件，而采用外部设备又无法准确获得器件内部的热特性。这样会导致器件在高温工作时的特性变差，从而影响了器件的应用可靠性。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种集成PiN结构温度传感器的MOSFET器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种集成PiN结构温度传感器的MOSFET器件的制备方法，包括以下步骤：
选取N型衬底层；
在所述N型衬底层上形成N型外延层；
在所述N型外延层的两端的内表面形成两个P阱注入区；
在所述P阱注入区的内表面形成N+注入区；
在所述P阱注入区的内表面形成P+注入区、同时在所述N型外延层的内表面形成P区，其中，两个所述N+注入区位于两个所述P+注入区之间，所述P区位于两个所述N+注入区之间；
在部分所述N型外延层、部分所述P阱注入区和部分所述N+注入区上形成第一栅氧化层和第二栅氧化层，所述P区位于所述第一栅氧化层和所述第二栅氧化层之间；
在所述P+注入区和部分所述N+注入区上形成源极；
在所述N型衬底层的下表面形成漏极；
在所述P区上形成复合金属层；
在所述第一栅氧化层和所述第二栅氧化层上形成栅极。
在本发明的一个实施例中，所述N型衬底层为N型4H-SiC衬底层，所述N型外延层为N型4H-SiC外延层。
在本发明的一个实施例中，在所述N型外延层的两端的内表面形成两个P阱注入区，包括：
利用离子注入方法在所述N型外延层的两端的内表面注入Al离子形成两个P阱注入区。
在本发明的一个实施例中，在所述P阱注入区的内表面形成N+注入区，包括：
利用离子注入方法在所述P阱注入区的内表面注入N离子形成N+注入区。
在本发明的一个实施例中，在所述P阱注入区的内表面形成P+注入区、同时在所述N型外延层的内表面形成P区，包括：
利用离子注入方法在所述P阱注入区的内表面注入Al离子形成所述P+注入区、同时在所述N型外延层的内表面注入Al离子形成所述P区。
在本发明的一个实施例中，在部分所述N型外延层、部分所述P阱注入区和部分所述N+注入区上形成第一栅氧化层和第二栅氧化层，包括：
通过热氧化方法在部分所述N型外延层、部分所述P阱注入区和部分所述N+注入区上形成第一栅氧化层和第二栅氧化层。
在本发明的一个实施例中，所述复合金属层的材料为Ti/Al/Ni/W。
在本发明的一个实施例中，所述复合金属层的Ti层、Al层、Ni层、W层的厚度分别为30nm、80nm、30nm、200nm。
在本发明的一个实施例中，在所述N型衬底层的下表面形成漏极之后，还包括：
对所形成的N型衬底层、所述N型外延层、所述P阱注入区、所述N+注入区、所述P+注入区、所述P区、所述第一栅氧化层和所述第二栅氧化层、所述源极和所述漏极进行快速热退火处理。
本发明的另一个实施例提供的一种集成PiN结构温度传感器的MOSFET器件，所述集成PiN结构温度传感器的MOSFET器件由上述任一项实施例所述的制备方法制备形成，所述MOSFET器件包括：
N型衬底层；
N型外延层，位于所述N型衬底层之上；
两个P阱注入区，分别位于所述N型外延层的两端内；
两个N+注入区，分别位于两个所述P阱注入区内；
两个P+注入区，分别位于两个所述P阱注入区内，且两个所述N+注入区位于两个所述P+注入区之间；
P区，位于所述N型外延层内，且所述P区位于两个所述N+注入区之间；
第一栅氧化层、第二栅氧化层，分别位于部分所述N型外延层、部分所述P阱注入区和部分所述N+注入区之上；
两个源极，分别位于处于两端的所述P+注入区和部分所述N+注入区之上；
漏极，位于所述N型衬底层的下表面；
复合金属层，位于所述P区之上；
两个栅极，分别位于所述第一栅氧化层、所述第二栅氧化层之上。
与现有技术相比，本发明的有益效果：
1)本发明所形成的P区及其之上的复合金属层可以作为PiN结构的温度传感器，该传感器可以通过测试电流的变化，实时监控MOSFET器件体内的热分布、结温等热特性，从而指导器件工作状态的变化。
2)本发明所提供的PiN结构的温度传感器的制备与MOSFET器件的制备可以兼容，仅需一步额外工艺，且对SiC MOSFET功率特性没有影响。同时该技术手段可以提升器件的热可靠性。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
图1为本发明实施例提供的一种集成PiN结构温度传感器的MOSFET器件的制备方法流程图；
图2a-2j为本发明实施例提供的一种集成PiN结构温度传感器的MOSFET器件的工艺示意图；
图3为本发明实施例提供的一种集成PiN结构温度传感器的MOSFET器件的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1、图2a-2j，图1为本发明实施例提供的一种集成PiN结构温度传感器的MOSFET器件的制备方法流程图，图2a-2j为本发明实施例提供的一种集成PiN结构温度传感器的MOSFET器件的工艺示意图。本发明提供一种用于制备集成PiN结构温度传感器的MOSFET器件的制备方法，该制备方法包括以下步骤：
步骤1、请参见图2a，选取N型衬底层1。
具体地，选取N型衬底层1，对N型衬底层1采用RCA清洗标准进行清洗。
进一步地，N型衬底层1为N型4H-SiC衬底层。
步骤2、请参见图2b，在N型衬底层1上形成N型外延层2。
具体地，采用化学气相沉积工艺，在N型衬底层1表面外延生长N型外延层2。
进一步地，N型外延层2为N型4H-SiC外延层。
步骤3、请参见图2c，在N型外延层2的两端的内表面形成两个P阱注入区3。
具体地，利用离子注入方法在N型外延层2的两端的内表面注入Al离子形成两个P阱注入区3。
进一步地，通过低压热壁化学气相沉积法在N型外延层2表面沉积一层SiO2层，然后再沉积Al来作为P阱注入区3离子注入的阻挡层，通过光刻和刻蚀来形成P阱注入区域。
在650℃的环境温度下对P阱注入区域进行四次Al离子注入，先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的铝离子，注入到P阱注入区域，形成P阱注入区3。
采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1700～1750℃氩气氛围中进行离子激活退火10min。
步骤4、请参见图2d，在P阱注入区3的内表面形成N+注入区4。
具体地，利用离子注入方法在P阱注入区3的内表面注入N离子注入N离子形成N+注入区4。
进一步地，通过低压热壁化学气相沉积法在P阱注入区3和N型外延层2表面沉积一层SiO2层，然后再沉积Al来作为N+注入区4离子注入的阻挡层，通过光刻和刻蚀来形成N+注入区域。
在650℃的环境温度下对N+注入区域进行两次氮离子注入，先后采用80keV、30keV的注入能量，将注入剂量为3.9×1014cm-2、1.88×1014cm-2，注入到N+注入区域，以形成N+注入区4。
采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1700～1750℃氩气氛围中进行离子激活退火10min。
步骤5、请参见图2e，在P阱注入区3的内表面形成P+注入区5、同时在N型外延层2的内表面形成P区6，其中，两个N+注入区4位于两个P+注入区5之间，P区6位于两个N+注入区4之间。
具体地，利用离子注入方法在P阱注入区3的内表面注入Al离子形成P+注入区5、同时在N型外延层2的内表面注入Al离子形成P区6。
进一步地，通过低压热壁化学气相沉积法在P阱注入区3、N+注入区4和N型外延层2表面沉积一层SiO2层，然后再沉积Al来作为P+注入区5和P区6离子注入的阻挡层，通过光刻和刻蚀来形成P+注入区域和P区域，P区为形成集成PiN传感器的P区。
在650℃环境温度下对P+注入区域和P区域进行两次Al离子注入，注入能量依次为90keV、30keV，Al离子注入剂量依次为1.88×1014cm-2、3.8×1014cm-2，注入到P+注入区和P区域，以对应形成P+注入区5和P区6。
采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1700～1750℃氩气氛围中进行离子激活退火10min。
优选地，P+注入区5的深度大于P阱注入区3的深度，P+注入区5的深度等于P区6的深度。
步骤6、请参见图2f，在部分N型外延层2、部分P阱注入区3和部分N+注入区4上形成第一栅氧化层7和第二栅氧化层8，P区6位于第一栅氧化层7和第二栅氧化层8之间。
具体地，通过热氧化方法在部分N型外延层2、部分P阱注入区3和部分N+注入区4上形成第一栅氧化层7和第二栅氧化层8。
进一步地，通过热氧化N型外延层2以在N型外延层2、部分P阱注入区3和部分N+注入区4上形成一层栅氧化层，然后刻蚀掉处于中间部分的栅氧化层，以形成第一栅氧化层7和第二栅氧化层8。
因为第一栅氧化层7和第二栅氧化层8为由氧化N型外延层2所形成，因为N型外延层2的材料为SiC，因此第一栅氧化层7和第二栅氧化层8均为SiO2。
步骤7、请参见图2g，在P+注入区5和部分N+注入区4上形成源极9。
具体地，利用磁控溅射或电子束蒸发方法在P+注入区5和部分N+注入区4上形成源极9。
优选地，源极9的材料为Ti/Al/Ni。
步骤8、请参见图2h，在N型衬底层1的下表面形成漏极10。
具体地，利用磁控溅射或电子束蒸发方法在N型衬底层1的下表面形成漏极10。
优选地，漏极10的材料为Ti/Ni。
步骤9、对步骤1至步骤8所制备的整个样品进行快速热退火处理。
具体地，对步骤1至步骤8所形成的N型衬底层1、N型外延层2、P阱注入区3、N+注入区4、P+注入区5、P区6、第一栅氧化层7和第二栅氧化层8、源极9和漏极10进行快速热退火处理。
快速热退火的工艺参数例如为：温度为1000℃，退火时间为3min。
步骤10、请参见图2i，在P区6上形成复合金属层11。
具体地，利用磁控溅射或电子束蒸发方法在P区6上形成复合金属层11，复合金属层11为PiN结构的温度传感器的阳极。
进一步地，复合金属层11的材料为Ti/Al/Ni/W，Ti/Al/Ni/W代表从下之上依次层的Ti层、Al层、Ni层、W层。
进一步地，复合金属层11的Ti层、Al层、Ni层、W层的厚度分别为30nm、80nm、30nm、200nm，其中，30nm的Ti层、80nm的Al层、30nm的Ni层的综合作用，能形成比较好的P型欧姆接触，从而实现性能优异的PiN结构温度传感器。W层厚度为200nm是为了提升接触的高温特性，因为W在高温下的稳定性较好。
步骤10、请参见图2j，在第一栅氧化层7和第二栅氧化层8上形成栅极12。
具体地，利用磁控溅射或电子束蒸发方法在第一栅氧化层7和第二栅氧化层8上形成栅极12。
优选地，栅极12的材料为Al。
本发明的P区和复合金属层组成了PiN结构的温度传感器，因此本发明的MOSFET器件可以通过位于MOSFET器件内部的PiN结构的温度传感器测试MOSFET器件的电流的变化，从而可以实时监控MOSFET器件内部的热分布、结温等热特性，从而可以指导MOSFET器件工作状态的变化。
本发明的PiN结构的温度传感器的制备与SiC MOSFET器件的制备可以兼容，在形成P+注入区时，可以同时形成P区，不用专门增加制备P区的步骤，仅需增加一步制备复合金属层的工艺步骤，且本发明的这种方式对SiC MOSFET器件的特性没有影响。同时，因为本发明的MOSFET器件加了温度传感器，所以可以指导MOSFET器件在实际工作中的情况，实时监控MOSFET器件内部温度的变化，当MOSFET器件过高的话可以通过外部加压或者设置让温度降下来，从而可以提升器件的热可靠性。
目前，MOSFET器件均是通过外部设备测试温度，但是外部设备只能测到封装后的表面温度，而不能测得MOSFET器件内部的热特性，而外部设备所测试的精确度较低，本发明通过在MOSFET器件内部设置了一温度传感器，可以提高测试结果的精确度，从而更加准确的监控MOSFET器件内部的温度变化，保证MOSFET器件工作在工作区域，这样可以提高MOSFET器件的应用可靠性。
实施例二
请参见图3，图3为本发明实施例提供的一种集成PiN结构温度传感器的MOSFET器件的结构示意图。本发明提出一种集成PiN结构温度传感器的MOSFET器件，该MOSFET器件由实施例一所述的制备方法制备形成，该MOSFET器件包括：
N型衬底层1；
N型外延层2，位于N型衬底层1之上；
两个P阱注入区3，分别位于N型外延层2的两端内；
两个N+注入区4，分别位于两个P阱注入区3内；
两个P+注入区5，分别位于两个P阱注入区3内，且两个N+注入区4位于两个P+注入区5之间；
P区6，位于N型外延层2内，且P区6位于两个N+注入区4之间；
第一栅氧化层7、第二栅氧化层8，分别位于部分N型外延层2、部分P阱注入区3和部分N+注入区5之上；
两个源极9，分别位于处于两端的P+注入区5和部分N+注入区4之上；
漏极10，位于N型衬底层1的下表面；
复合金属层11，位于P区6之上；
两个栅极12，分别位于第一栅氧化层7、第二栅氧化层8之上。
进一步地，N型衬底层1为N型4H-SiC衬底层。
进一步地，N型外延层2为N型4H-SiC外延层。
进一步地，第一栅氧化层7和第二栅氧化层8的材料均为SiO2。
进一步地，源极9的材料为Ti/Al/Ni。
进一步地，漏极10的材料为Ti/Ni。
进一步地，复合金属层11的材料为Ti/Al/Ni/W。
优选地，复合金属层11的Ti层、Al层、Ni层、W层的厚度分别为30nm、80nm、30nm、200nm。
进一步地，栅极12的材料为Al。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特数据点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特数据点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种集成PiN结构温度传感器的MOSFET器件的制备方法，其特征在于，包括以下步骤：
选取N型衬底层(1)；
在所述N型衬底层(1)上形成N型外延层(2)；
在所述N型外延层(2)的两端的内表面形成两个P阱注入区(3)；
在所述P阱注入区(3)的内表面形成N+注入区(4)；
利用离子注入方法在所述P阱注入区(3)的内表面形成P+注入区(5)、同时利用离子注入方法在所述N型外延层(2)的内表面形成P区(6)，其中，两个所述N+注入区(4)位于两个所述P+注入区(5)之间，所述P区(6)位于两个所述N+注入区(4)之间，并且所述P区(6)与两个所述P阱注入区(3)间隔设置，所述P+注入区(5)和所述P区(6)的深度相同且大于所述P阱注入区(3)的深度；
在部分所述N型外延层(2)、部分所述P阱注入区(3)和部分所述N+注入区(4)上形成第一栅氧化层(7)和第二栅氧化层(8)，所述P区(6)位于所述第一栅氧化层(7)和所述第二栅氧化层(8)之间；
在所述P+注入区(5)和部分所述N+注入区(4)上形成源极(9)；
在所述N型衬底层(1)的下表面形成漏极(10)；
在所述P区(6)上形成复合金属层(11)，所述P区(6)和所述复合金属层(11)组成PiN结构的温度传感器，所述复合金属层(11)作为所述PiN结构的温度传感器的阳极；
在所述第一栅氧化层(7)和所述第二栅氧化层(8)上形成栅极(12)。
2.根据权利要求1所述的制备方法，其特征在于，所述N型衬底层(1)为N型4H-SiC衬底层，所述N型外延层(2)为N型4H-SiC外延层。
3.根据权利要求1所述的制备方法，其特征在于，在所述N型外延层(2)的两端的内表面形成两个P阱注入区(3)，包括：
利用离子注入方法在所述N型外延层(2)的两端的内表面注入Al离子形成两个P阱注入区(3)。
4.根据权利要求1所述的制备方法，其特征在于，在所述P阱注入区(3)的内表面形成N+注入区(4)，包括：
利用离子注入方法在所述P阱注入区(3)的内表面注入N离子形成N+注入区(4)。
5.根据权利要求1所述的制备方法，其特征在于，在所述P阱注入区(3)的内表面形成P+注入区(5)、同时在所述N型外延层(2)的内表面形成P区(6)，包括：
利用离子注入方法在所述P阱注入区(3)的内表面注入Al离子形成所述P+注入区(5)、同时在所述N型外延层(2)的内表面注入Al离子形成所述P区(6)。
6.根据权利要求1所述的制备方法，其特征在于，在部分所述N型外延层(2)、部分所述P阱注入区(3)和部分所述N+注入区(4)上形成第一栅氧化层(7)和第二栅氧化层(8)，包括：
通过热氧化方法在部分所述N型外延层(2)、部分所述P阱注入区(3)和部分所述N+注入区(4)上形成第一栅氧化层(7)和第二栅氧化层(8)。
7.根据权利要求1所述的制备方法，其特征在于，所述复合金属层(11)的材料为Ti/Al/Ni/W。
8.根据权利要求7所述的制备方法，其特征在于，所述复合金属层(11)的Ti层、Al层、Ni层、W层的厚度分别为30nm、80nm、30nm、200nm。
9.根据权利要求1所述的制备方法，其特征在于，在所述N型衬底层(1)的下表面形成漏极(10)之后，还包括：
对所形成的N型衬底层(1)、所述N型外延层(2)、所述P阱注入区(3)、所述N+注入区(4)、所述P+注入区(5)、所述P区(6)、所述第一栅氧化层(7)和所述第二栅氧化层(8)、所述源极(9)和所述漏极(10)进行快速热退火处理。
10.一种集成PiN结构温度传感器的MOSFET器件，其特征在于，所述集成PiN结构温度传感器的MOSFET器件由权利要求1～9任一项所述的制备方法制备形成，所述MOSFET器件包括：
N型衬底层(1)；
N型外延层(2)，位于所述N型衬底层(1)之上；
两个P阱注入区(3)，分别位于所述N型外延层(2)的两端内；
两个N+注入区(4)，分别位于两个所述P阱注入区(3)内；
两个P+注入区(5)，分别位于两个所述P阱注入区(3)内，且两个所述N+注入区(4)位于两个所述P+注入区(5)之间；
P区(6)，位于所述N型外延层(2)内，且所述P区(6)位于两个所述N+注入区(4)之间，并且所述P区(6)与两个所述P阱注入区(3)间隔设置，所述P+注入区(5)和所述P区(6)的深度相同且大于所述P阱注入区(3)的深度；
第一栅氧化层(7)、第二栅氧化层(8)，分别位于部分所述N型外延层(2)、部分所述P阱注入区(3)和部分所述N+注入区(4)之上；
两个源极(9)，分别位于处于两端的所述P+注入区(5)和部分所述N+注入区(4)之上；
漏极(10)，位于所述N型衬底层(1)的下表面；
复合金属层(11)，位于所述P区(6)之上，所述P区(6)和所述复合金属层(11)组成PiN结构的温度传感器，所述复合金属层(11)作为所述PiN结构的温度传感器的阳极；
两个栅极(12)，分别位于所述第一栅氧化层(7)、所述第二栅氧化层(8)之上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011322785.6A CN114530377B (zh) | 2020-11-23 | 2020-11-23 | 一种集成PiN结构温度传感器的MOSFET器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011322785.6A CN114530377B (zh) | 2020-11-23 | 2020-11-23 | 一种集成PiN结构温度传感器的MOSFET器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114530377A CN114530377A (zh) | 2022-05-24 |
| CN114530377B true CN114530377B (zh) | 2023-11-03 |
Family
ID=81618700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011322785.6A Active CN114530377B (zh) | 2020-11-23 | 2020-11-23 | 一种集成PiN结构温度传感器的MOSFET器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114530377B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206323A (zh) * | 2016-08-31 | 2016-12-07 | 中国科学院微电子研究所 | 碳化硅金属氧化物半导体场效应管及其制作方法 |
| CN111354793A (zh) * | 2018-12-21 | 2020-06-30 | 深圳比亚迪微电子有限公司 | 场效应晶体管及制备方法、电子设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190172770A1 (en) * | 2017-12-05 | 2019-06-06 | Infineon Technologies Austria Ag | Semiconductor Device with Integrated pn Diode Temperature Sensor |
-
2020
- 2020-11-23 CN CN202011322785.6A patent/CN114530377B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206323A (zh) * | 2016-08-31 | 2016-12-07 | 中国科学院微电子研究所 | 碳化硅金属氧化物半导体场效应管及其制作方法 |
| CN111354793A (zh) * | 2018-12-21 | 2020-06-30 | 深圳比亚迪微电子有限公司 | 场效应晶体管及制备方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114530377A (zh) | 2022-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490338B2 (en) | Silicon carbide semiconductor apparatus and method of manufacturing same | |
| KR100662692B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| WO2014103186A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN105047721A (zh) | 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法 | |
| JP2013187302A (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| CN103477439A (zh) | 半导体装置及其制造方法 | |
| US20060108589A1 (en) | Semiconductor device | |
| CN103021849B (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
| CN102150271B (zh) | Mosfet和制造mosfet的方法 | |
| US20050037559A1 (en) | Method of manufacturing a semiconductor device | |
| CN114530377B (zh) | 一种集成PiN结构温度传感器的MOSFET器件及其制备方法 | |
| CN116936620A (zh) | 一种碳化硅沟槽栅mosfet的制备方法 | |
| US8772139B2 (en) | Method of manufacturing semiconductor device | |
| CN107818915B (zh) | 用氮和硼改善4H-SiC MOSFET反型层迁移率的方法 | |
| WO2017161645A1 (zh) | 薄膜晶体管及其制作方法、以及显示装置 | |
| JP3157122B2 (ja) | 炭化ケイ素へのイオン注入方法および炭化ケイ素半導体装置 | |
| US11121235B2 (en) | Structure and a manufacturing method of a MOSFET with an element of IVA group ion implantation | |
| CN114530376A (zh) | 一种集成肖特基结构温度传感器的mosfet器件及其制备方法 | |
| CN114530370B (zh) | 一种基于外延沟道的mosfet器件及其制备方法 | |
| CN102714218A (zh) | 穿通半导体装置及其生产方法 | |
| KR102215042B1 (ko) | 낮은 결함 밀도 및 저저항을 갖는 SiC 금속 산화물 반도체 소자의 제조 방법 | |
| JP6413938B2 (ja) | 半導体基板の評価方法 | |
| CN114530380A (zh) | 一种降低氧化层电场强度的mosfet器件及其制备方法 | |
| JPS622625A (ja) | 化合物半導体の絶縁層形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |