CN103021849B - 一种采用应力记忆技术的nmos器件制作方法 - Google Patents
一种采用应力记忆技术的nmos器件制作方法 Download PDFInfo
- Publication number
- CN103021849B CN103021849B CN201110280442.2A CN201110280442A CN103021849B CN 103021849 B CN103021849 B CN 103021849B CN 201110280442 A CN201110280442 A CN 201110280442A CN 103021849 B CN103021849 B CN 103021849B
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- silicon nitride
- nmos device
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种采用应力记忆技术SMT的NMOS器件制作方法,在沉积了阻挡层之后,在沉积第一氮化硅层之前,先经过离子注入氮,再通过RTP退火工艺,这样可以提高阻挡层的均匀度和致密度,就可以形成较致密的阻挡层,增加制作第一氮化硅层过程中所产生的氢扩散阻挡能力,从而在后续沉积第一氮化硅层以及尖峰和激光退火步骤中抑制源/漏极所注入硼离子的扩散到栅极介质层,之后第一氮化硅层和阻挡层会被湿法或干法刻蚀去掉。这样,就不会影响NMOS器件在使用过程中的栅极电介质层的表面以及内部俘获电荷的分布,从而提高所制作的半导体器件性能。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种采用应力记忆技术(SMT,Stress Memorization Technique)的NMOS器件制作方法。
背景技术
目前,半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件,以金属氧化物半导体场效应管(Metal-Oxide Semiconductor Field EffectTransistor,MOS)为例,MOS器件结构包括有源区、源极、漏极和栅极,其中,所述有源区位于硅衬底中,所述栅极位于有源区上方,所述层叠栅极106两侧的有源区分别进行离子注入后形成源极和漏极,栅极下方具有导电沟道,所述栅极和导电沟道之间有栅极电介质层。根据导电沟道中多数载流子的类型,将MOS分为多数载流子为空穴的PMOS和多数载流子为电子的NMOS。NMOS制作的具体步骤为:首先,将硅衬底通过掺杂分别成为以电子为多数载流子的(n型)硅衬底或以空穴为多数载流子的(p型)硅衬底之后,在n型硅衬底或p型硅衬底中制作浅沟槽隔离(STI)101,将硅衬底隔离为彼此独立的有源区;然后在STI两侧用离子注入的方法形成空穴型掺杂扩散区(P阱)102,接着在P阱102位置的wafer器件面依次制作由栅极电介质层104和栅极105组成的层叠栅极106最后在P阱102中分别制作位于层叠栅极106两侧的源极和漏极(图中未画出),得到如图1所示的NMOS器件结构。NMOS器件结构还包括在层叠栅极106壁形成环绕层叠栅极106的氮氧化物(二氧化硅和氮化硅)侧墙(spacer)107,Spacer107一方面可以保护栅极,另一方面可以防止源、漏极注入与导电沟道过于接近而产生漏电流甚至源漏之间导通。同时,为减小栅极接触孔、源极接触孔和漏极接触孔的欧姆接触电阻,在源、漏极注入之后,会在栅极顶部以及源极、漏极上生长金属硅化物(如:镍化硅层或钛化硅层),因此要求源、漏极区域的硅衬底表面的完整性不被破坏。
随着半导体制造技术的进步,半导体期间的特征尺寸也越来也小,所以面对的关于半导体器件的性能问题也越来越多,为了提高半导体器件性能,需要进一步提高栅极的拉应力,所以采用SMT对NMOS的栅极增加拉应力。
下面结合附图介绍采用SMT的NMOS制作方法。
结合图3~图5的现有技术的SMT制作NMOS的剖面示意图,详细说明如图2所示的现有技术中SMT的NMOS制作方法,具体步骤如下。
如图3所示,晶片的硅衬底中具有的STI101将硅衬底隔离成若干个有源区,在硅衬底两个相邻有源区的器件面分别具有制作完成的NMOS器件,其中,NMOS器件的结构包括:硅衬底中形成的P阱102,硅衬底器件面依次生长的栅极电介质层104和栅极105组成的层叠栅极106,以及包围层叠栅极106的侧墙107和分别位于层叠栅极106两侧硅衬底中的源极和漏极(图中源极和漏极未画出)。
步骤201、晶片器件面沉积阻挡层108,如图3所示;
在本步骤中,沉积的阻挡层为氧化硅层或氮氧化硅层,用于保护栅极及栅极侧壁层,并在后续刻蚀第一氮化硅层时作为刻蚀终止层存在。
步骤202、在阻挡层上方沉积第一氮化硅SIN层109;
本步骤中,晶片放置在炉管中,在晶片的阻挡层上方沉积第一SIN层109,得到如图4所示的NMOS器件剖面示意图。
步骤203、对晶片进行尖峰退火(spike anneal)和激光退火(laser anneal)110;
本步骤中,第一SIN层109的原子在spike anneal和laser anneal 110过程中重新排列得更加紧密,从而对NMOS栅极105施加更大的拉应力,得到如图5所示的NMOS器件剖面示意图。其中,第一SIN层109对NMOS的栅极施加的拉应力会增加NMOS导电沟道内电子的迁移率,提高NMOS的导电能力。
步骤204、去除第一SIN层109和阻挡层108,如图6所示;
在本步骤中,可以采用湿法或干法去除第一SIN层和阻挡层108,湿法刻蚀的刻蚀溶液可以对第一SIN层109和阻挡层108的刻蚀速率比大的刻蚀溶液,根据第一SIN层109的厚度和刻蚀溶液对第一SIN层109的刻蚀速率确定刻蚀时间。例如采用温度范围是100~250摄氏度的热磷酸溶液,选择湿法刻蚀时间范围是30秒~10分钟,保证完全去除第一SIN层109到阻挡层108;采用干法刻蚀时以阻挡层108为刻蚀停止层。
采用上述方法虽然可以提高NMOS器件的栅极拉应力,但是也会引起负偏压温度不稳定性(NBTI,Negative Bias Temperature Instability)效应,NBTI效应是指在高温下对MOS施加负栅压而引起的一系列电学参数的退化(一般应力条件为125℃恒温下栅氧电场,源、漏极和衬底接地),还会出现栅极漏电流等问题。这些问题产生的部分原因是因为采用SMT制作NMOS器件过程产生的带电粒子,会扩散到栅极电介质层表面以及内部,影响NMOS器件在使用过程中的栅极电介质层的表面以及内部俘获电荷的分布。因此,为了克服这个问题,需要提高栅极电介质层的表面以及内部俘获电荷的能力。
发明内容
有鉴于此,本发明提供一种采用SMT方式的NMOS器件制作方法,该方法能够提高NMOS器件在使用过程中的栅极电介质层的表面以及内部俘获电荷的能力,从而提高所制作的半导体器件性能。
本发明的技术方案是这样实现的:
一种采用应力记忆技术的NMOS器件制作方法,应用在具有硅衬底和NMOS器件的晶片上,该方法包括:
在所述晶片器件面沉积阻挡层;
对阻挡层进行氮原子离子注入后,快速热处理;
在阻挡层沉积第一氮化硅SIN层后,进行尖峰退火和激光退火;
去除第一氮化硅层和阻挡层。
所述阻挡层为氧化硅层或氮氧化硅层。
所述离子注入采用低掺杂低温度的离子注入,温度小于125摄氏度。
所述快速热处理的温度为650摄氏度到1200摄氏度。
在所述快速热处理的过程中在所述晶片放入的炉管中通入氮气,氧化氮或氧化二氮。
所述去除第一氮化硅层和阻挡层采用湿法刻蚀或干法刻蚀。
在所述采用干法刻蚀时,所述阻挡层为刻蚀停止层。
从上述方案可以看出,本发明提供的方法在沉积了阻挡层之后,在沉积第一氮化硅层之前,先经过离子注入氮,再通过快速热处理(RTP,rapidthermal process)退火工艺,这样可以提高阻挡层的均匀度和致密度,就可以形成较致密的阻挡层,增加制作第一氮化硅层过程中所产生的氢扩散阻挡能力,从而在后续沉积第一氮化硅层以及尖峰和激光退火步骤中抑制源/漏极所注入硼离子的扩散到栅极介质层,之后第一氮化硅层和阻挡层会被湿法或干法刻蚀去掉。这样,就不会影响NMOS器件在使用过程中的栅极电介质层的表面以及内部俘获电荷的分布,提高NMOS器件在使用过程中的栅极电介质层的表面以及内部俘获电荷的能力,从而提高所制作的半导体器件性能。
附图说明
图1为NMOS器件结构的剖面示意图;
图2为现有技术SMT的NMOS制作方法流程图;
图3~图6为现有技术SMT制作NMOS的剖面示意图;
图7为本发明SMT的NMOS制作方法流程图;
图8~图12为本发明SMT制作NMOS过程的剖面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
为了提高NMOS器件在使用过程中的栅极电介质层的表面以及内部俘获电荷的能力,从而提高所制作的半导体器件性能,本发明在沉积了阻挡层之后,在沉积第一氮化硅层之前,先经过离子注入氮,再通过RTP退火工艺,这样可以提高阻挡层的均匀度和致密度,就可以形成较致密的阻挡层,增加制作第一氮化硅层过程中所产生的氢扩散阻挡能力,从而在后续沉积第一氮化硅层以及尖峰和激光退火步骤中抑制源/漏极所注入硼离子的扩散到栅极介质层,之后第一氮化硅层和阻挡层会被湿法或干法刻蚀去掉。
这样,就不会影响NMOS器件在使用过程中的栅极电介质层的表面以及内部俘获电荷的分布。
结合图8~图12的本发明SMT制作NMOS过程的剖面示意图,详细说明如图7所示的现有技术中SMT的NMOS制作方法,具体步骤如下。
步骤晶片的硅衬底中具有的STI101将硅衬底隔离成若干个有源区,在硅衬底两个相邻有源区的器件面分别具有制作完成的NMOS器件,其中,NMOS器件的结构包括:硅衬底中形成的P阱102,硅衬底器件面依次生长的栅极电介质层104和栅极105组成的层叠栅极106,以及包围层叠栅极106的侧墙107和分别位于层叠栅极106两侧硅衬底中的源极和漏极(图中源极和漏极未画出)。
步骤701、晶片器件面沉积阻挡层108,如图8所示;
在本步骤中,沉积的阻挡层为氧化硅层或氮氧化硅层,用于保护栅极及栅极侧壁层,并在后续刻蚀第一氮化硅层时作为刻蚀终止层存在。
步骤702、对阻挡层108进行离子注入11,注入氮原子,如图9所示;
在本步骤中,采用低掺杂浓度的离子注入,注入的剂量比较小,反应腔采用小于125摄氏度的低温度,使得离子注入的氮原子只是存在在阻挡层108表面区域,这样,可以增加阻挡层108的氮密度,但是在阻挡层108作为刻蚀终止层和保护栅极的用途没有更改。
步骤703、进行RTP;
在本步骤中,RTP过程采用的温度为650摄氏度到1200摄氏度,在炉管中退火的同时,可以通入氧化氮或氧化二氮,在RTP过程中,防止离子注入的氮原子溢出,退火过程可以保证离子注入的氮原子均匀存在在阻挡层108表面区域;
这样,就提高阻挡层的均匀度和致密度,就可以形成较致密的阻挡层。
步骤704、在阻挡层上方沉积第一SIN层109,如图10所示;
本步骤中,晶片放置在炉管中,在晶片的阻挡层上方沉积第一SIN层109;
步骤705、对晶片进行spike anneal和laser anneal 110,如图11所示;
本步骤中,第一SIN层109的原子在spike anneal和laser anneal 110过程中重新排列得更加紧密,从而对NMOS栅极105施加更大的拉应力。其中,第一SIN层109对NMOS的栅极施加的拉应力会增加NMOS导电沟道内电子的迁移率,提高NMOS的导电能力。
在此过程中,由于在与第一氮化硅层接触的阻挡层中均匀地增加氮含量,形成较致密的阻挡层,使得所沉积的第一氮化硅层在尖峰退火和激光退火步骤中抑制源/漏极所注入硼离子的扩散到栅极介质层。
步骤706、去除第一SIN层109和阻挡层108,如图12所示;
在本步骤中,可以采用湿法或干法去除第一SIN层109和阻挡层108,湿法刻蚀的刻蚀溶液可以对第一SIN层109和阻挡层108的刻蚀速率比大的刻蚀溶液,根据第一SIN层109的厚度和刻蚀溶液对第一SIN层109的刻蚀速率确定刻蚀时间。例如采用温度范围是100~250摄氏度的热磷酸溶液,选择湿法刻蚀时间范围是30秒~10分钟,保证完全去除第一SIN层109到阻挡层108;采用干法刻蚀时以阻挡层108为刻蚀停止层。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (7)
1.一种采用应力记忆技术的NMOS器件制作方法,应用在具有硅衬底和NMOS器件的晶片上,其特征在于,该方法包括:
在所述晶片器件面沉积阻挡层;
对阻挡层进行氮原子离子注入后,快速热处理;
在阻挡层沉积第一氮化硅SIN层后,进行尖峰退火和激光退火;
去除第一氮化硅层和阻挡层。
2.如权利要求1所述的方法,其特征在于,所述阻挡层为氧化硅层或氮氧化硅层。
3.如权利要求1所述的方法,其特征在于,所述离子注入采用低掺杂低温度的离子注入,温度小于125摄氏度。
4.如权利要求1所述的方法,其特征在于,所述快速热处理的温度为650摄氏度到1200摄氏度。
5.如权利要求4所述的方法,其特征在于,在所述快速热处理的过程中在所述晶片放入的炉管中通入氮气,氧化氮或氧化二氮。
6.如权利要求1所述的方法,其特征在于,所述去除第一氮化硅层和阻挡层采用湿法刻蚀或干法刻蚀。
7.如权利要求6所述的方法,其特征在于,在所述采用干法刻蚀时,所述阻挡层为刻蚀停止层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110280442.2A CN103021849B (zh) | 2011-09-20 | 2011-09-20 | 一种采用应力记忆技术的nmos器件制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110280442.2A CN103021849B (zh) | 2011-09-20 | 2011-09-20 | 一种采用应力记忆技术的nmos器件制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103021849A CN103021849A (zh) | 2013-04-03 |
CN103021849B true CN103021849B (zh) | 2015-09-09 |
Family
ID=47970318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110280442.2A Active CN103021849B (zh) | 2011-09-20 | 2011-09-20 | 一种采用应力记忆技术的nmos器件制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103021849B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104637797A (zh) * | 2013-11-12 | 2015-05-20 | 中国科学院微电子研究所 | 一种后栅工艺中ild层的处理方法 |
CN103681268A (zh) * | 2013-11-29 | 2014-03-26 | 上海华力微电子有限公司 | 一种使用激光退火工艺激活离子的方法 |
CN104701151A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 栅极的形成方法 |
CN108074980A (zh) * | 2016-11-14 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
CN110391299B (zh) * | 2018-04-23 | 2023-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110867376A (zh) * | 2019-11-25 | 2020-03-06 | 上海华力集成电路制造有限公司 | 用于改善半导体应变器件nbti的方法和结构 |
CN110867379A (zh) * | 2019-11-25 | 2020-03-06 | 上海华力集成电路制造有限公司 | 用于改善半导体器件nbti的方法和结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101257022A (zh) * | 2007-02-26 | 2008-09-03 | 联华电子股份有限公司 | 半导体元件及其制造方法以及提高膜层应力的方法 |
CN101894799A (zh) * | 2009-05-22 | 2010-11-24 | 中芯国际集成电路制造(北京)有限公司 | 提高nmos晶体管电子迁移率的方法 |
CN102136426A (zh) * | 2010-01-27 | 2011-07-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5347283B2 (ja) * | 2008-03-05 | 2013-11-20 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
US7767534B2 (en) * | 2008-09-29 | 2010-08-03 | Advanced Micro Devices, Inc. | Methods for fabricating MOS devices having highly stressed channels |
-
2011
- 2011-09-20 CN CN201110280442.2A patent/CN103021849B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101257022A (zh) * | 2007-02-26 | 2008-09-03 | 联华电子股份有限公司 | 半导体元件及其制造方法以及提高膜层应力的方法 |
CN101894799A (zh) * | 2009-05-22 | 2010-11-24 | 中芯国际集成电路制造(北京)有限公司 | 提高nmos晶体管电子迁移率的方法 |
CN102136426A (zh) * | 2010-01-27 | 2011-07-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103021849A (zh) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103021849B (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
CN103477439B (zh) | 半导体装置及其制造方法 | |
CN102569411B (zh) | 半导体器件及其制作方法 | |
US9136374B2 (en) | Method of fabricating P-type surface-channel LDMOS device with improved in-plane uniformity | |
KR100924549B1 (ko) | 반도체 소자 및 그의 제조방법 | |
CN101621006B (zh) | 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 | |
CN109216276B (zh) | 一种mos管及其制造方法 | |
JP2012134460A (ja) | 半導体装置の製造方法 | |
US8728894B2 (en) | Method for fabricating an NMOS transistor | |
CN103515238B (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
CN116504718B (zh) | 一种半导体结构的制作方法 | |
CN104637879A (zh) | 一种半导体器件的制备方法 | |
KR101026484B1 (ko) | 수직형 트랜지스터 및 그의 제조방법 | |
CN102768993B (zh) | 一种应力记忆技术的nmos器件制作方法 | |
KR100540341B1 (ko) | 반도체 소자 제조방법 | |
CN105575810B (zh) | 晶体管的形成方法 | |
US6372582B1 (en) | Indium retrograde channel doping for improved gate oxide reliability | |
CN208433413U (zh) | 半导体结构 | |
CN109427584B (zh) | 一种半导体器件的制造方法及半导体器件 | |
CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
KR20110134700A (ko) | 반도체 소자 및 그 제조방법 | |
CN108630535A (zh) | 半导体结构及其形成方法 | |
CN103779280A (zh) | 高介电层金属栅器件的制造方法 | |
CN114530377B (zh) | 一种集成PiN结构温度传感器的MOSFET器件及其制备方法 | |
CN110556415B (zh) | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |