CN108074980A - 晶体管及其形成方法 - Google Patents

晶体管及其形成方法 Download PDF

Info

Publication number
CN108074980A
CN108074980A CN201611000020.4A CN201611000020A CN108074980A CN 108074980 A CN108074980 A CN 108074980A CN 201611000020 A CN201611000020 A CN 201611000020A CN 108074980 A CN108074980 A CN 108074980A
Authority
CN
China
Prior art keywords
source
substrate
drain doping
transistor
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611000020.4A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611000020.4A priority Critical patent/CN108074980A/zh
Publication of CN108074980A publication Critical patent/CN108074980A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种晶体管及其形成方法，方法包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧的衬底中形成源漏掺杂区；对所述源漏掺杂区进行防扩散离子注入；在防扩散离子注入后，进行退火工艺处理以激活源漏掺杂区中的掺杂离子。本发明提供的晶体管的形成方法，通过对所述源漏掺杂区进行防扩散离子注入，可以有效阻挡掺杂离子由源漏掺杂区向沟道区域的扩散，从而降低短沟道效应的发生几率，进而提高晶体管的电学性能。

Description

晶体管及其形成方法
技术领域
发明涉及半导体领域，尤其涉及一种晶体管及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET器件的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET的栅至少可以从两侧对超薄体(鳍部)进行控制。与平面MOSFET器件相比，栅对沟道的控制能力更强，从而能够很好的抑制短沟道效应。
但是，现有技术形成的晶体管的电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种晶体管及其形成方法，提高晶体管的电学性能。
为解决上述问题，本发明提供了一种晶体管的形成方法，包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧的衬底中形成源漏掺杂区；对所述源漏掺杂区进行防扩散离子注入；在防扩散离子注入后，进行退火工艺处理以激活源漏掺杂区中的掺杂离子。
可选的，所述防扩散离子注入步骤包括：对所述源漏掺杂区进行碳离子或氮离子注入。
可选的，所述防扩散离子注入的离子为碳离子，离子注入的能量范围为5-15keV，剂量范围为1.0E14-2.0E15atm/cm2；或者，所述防扩散离子注入的离子为氮离子，离子注入的能量范围为3-12keV，剂量范围为1.0E14-2.0E15atm/cm2。
可选的，所述形成方法还包括：在衬底上形成栅极结构之后，在栅极结构两侧的衬底中形成源漏掺杂区之前，在所述栅极结构两侧的侧壁上形成第一侧墙；在形成源漏掺杂区之后，进行防扩散离子注入之前，去除所述第一侧墙，露出栅极结构和源漏掺杂区之间的衬底；所述对源漏掺杂区进行防扩散离子注入的步骤中，还对露出的栅极结构和源漏掺杂区之间的衬底进行防扩散离子注入。
可选的，所述第一侧墙的材料为氮化硅。
可选的，所述形成方法还包括：在形成栅极结构之后，形成第一侧墙之前，在栅极结构两侧的侧壁上形成偏移侧墙；对偏移侧墙露出的栅极结构两侧衬底进行轻掺杂离子注入，形成轻掺杂区；对偏移侧墙露出的栅极结构两侧衬底进行口袋离子注入，形成口袋离子注入区；去除所述第一侧墙的步骤中，去除所述第一侧墙露出所述轻掺杂区和所述口袋离子注入区；对所述栅极结构和源漏掺杂区之间的衬底进行防扩散离子注入的步骤包括：对所述轻掺杂区和所述口袋离子注入区进行防扩散离子注入。
可选的，所述形成方法还包括：进行防扩散离子注入之后，进行退火工艺处理之前，形成覆盖栅极结构侧壁的第二侧墙。
可选的，所述第二侧墙的材料为氮化硅。
可选的，所述形成第二侧墙层的步骤包括：形成保型覆盖所述栅极结构和所述源漏掺杂区的绝缘层；去除部分厚度的所述绝缘层，位于所述栅极结构侧壁上的剩余绝缘层用作第二侧墙；去除部分厚度的所述绝缘层的步骤中，位于所述源漏掺杂区上的剩余绝缘层用作防扩散层。
可选的，所述防扩散层的厚度为10-60埃。
可选的，所述提供衬底的步骤包括：形成衬底以及位于衬底表面的多个分立的鳍部，所述衬底包括用于形成N型器件的第一区域和用于形成P型器件的第二区域，位于第一区域衬底上的鳍部为第一鳍部，位于第二区域衬底上的鳍部为第二鳍部；所述在衬底表面形成栅极结构的步骤包括：形成横跨所述第一鳍部的第一栅极结构和横跨所述第二鳍部的第二栅极结构，所述第一栅极结构覆盖第一鳍部的部分顶部和侧壁表面，所述第二栅极结构覆盖所述第二鳍部的部分顶部和侧壁表面。所述在栅极结构两侧的衬底中形成源漏掺杂区的步骤包括：在所述第一栅极结构两侧的第一鳍部内形成第一源漏掺杂区；在所述第二栅极结构两侧的第二鳍部内形成第二源漏掺杂区；对所述源漏掺杂区进行防扩散离子注入的步骤包括：对所述第一源漏掺杂区和第二源漏掺杂区均进行防扩散离子注入；进行退火工艺处理以激活源漏掺杂区中的掺杂离子的步骤包括：对所述第一源漏掺杂区和第二源漏掺杂区均进行退火工艺处理以激活第一源漏掺杂区和第二源漏掺杂区中的掺杂离子。
相应的，本发明还提供一种晶体管，包括：衬底；栅极结构，位于所述衬底上；源漏掺杂区，位于所述栅极结构两侧的衬底内，其中，所述源漏掺杂区内具有防扩散离子。
可选的，所述防扩散离子为碳离子或氮离子。
可选的，所述防扩散离子为碳离子，所述碳离子的掺杂浓度为2E18-3E21atm/cm3；所述防扩散离子为氮离子，所述氮离子的掺杂浓度为2E18-2.5E21atm/cm3。
可选的，所述栅极结构和源漏掺杂区之间暴露出部分所述衬底，所述暴露出的衬底内具有所述防扩散离子。
可选的，所述晶体管还包括：位于所述栅极结构和源漏掺杂区之间衬底内的轻掺杂区和口袋离子注入区；所述轻掺杂区和口袋离子注入区内具有所述防扩散离子。
可选的，所述晶体管还包括：位于所述栅极结构侧壁上的侧墙，以及位于所述源漏掺杂区上的防扩散层，且所述侧墙和防扩散层的材料相同。
可选的，所述侧墙的材料为氮化硅。
可选的，所述防扩散层的厚度为10-60埃。
可选的，所述晶体管还包括位于所述衬底表面多个分立的鳍部，所述衬底包括具有N型器件的第一区域和具有P型器件的第二区域，位于第一区域衬底上的鳍部为第一鳍部，位于第二区域衬底上的鳍部为第二鳍部；所述栅极结构包括横跨所述第一鳍部的第一栅极结构和横跨所述第二鳍部的第二栅极结构，所述第一栅极结构覆盖所述第一鳍部的部分顶部和侧壁表面，所述第二栅极结构覆盖所述第二鳍部的部分顶部和侧壁表面；所述源漏掺杂区包括位于所述第一栅极结构两侧第一鳍部内的第一源漏掺杂区、以及位于所述第二栅极结构两侧第二鳍部的第二源漏掺杂区；所述第一源漏掺杂区和第二源漏掺杂区内具有所述防扩散离子。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的晶体管的形成方法，在栅极结构两侧的衬底中形成源漏掺杂区后，对所述源漏掺杂区进行防扩散离子注入，然后对所述源漏掺杂区进行退火工艺处理。由于所述退火工艺处理是在防扩散离子注入之后进行的，因此在防扩散离子注入之前，可以减少掺杂离子由源漏掺杂区向沟道区域扩散；且注入到源漏掺杂区的防扩散离子可以占据晶格间隙位，从而有效阻挡掺杂离子由源漏掺杂区向沟道区域的扩散，从而降低了短沟道效应的发生几率，进而提高晶体管的电学性能。
可选方案中，在形成源漏掺杂区后，去除所述第一侧墙层，露出栅极结构和源漏掺杂区之间的衬底，而后对源漏掺杂区进行防扩散离子注入的过程中，也对露出的栅极结构和源漏掺杂区之间的衬底进行防扩散离子注入。注入到栅极结构和源漏掺杂区之间衬底中的防扩散离子也可以阻挡掺杂离子继续向沟道区域扩散，从而降低短沟道效应的发生几率，进而提高晶体管的电学性能。
可选方案中，在进行防扩散离子注入之后，进行退火工艺处理之前，在所述源漏掺杂区上形成防扩散层，位于源漏掺杂区和栅极结构之间的防扩散层可以降低源漏掺杂区的掺杂离子向沟道区域扩散，从而降低短沟道效应的发生几率，进而提高晶体管的电学性能。
本发明提供一种晶体管，所述晶体管的源漏掺杂区内具有防扩散离子，所述防扩散离子可以占据晶格间隙位，从而可以有效阻挡源漏掺杂区中的掺杂离子向沟道区域的扩散，因此可以降低短沟道效应的发生几率，进而提高晶体管的电学性能。
附图说明
图1至图6是本发明晶体管的形成方法一实施例各步骤所对应的结构示意图；
图7至图10是本发明晶体管的形成方法另一实施例各步骤所对应的结构示意图；
图11是本发明晶体管一实施例的结构示意图；
图12是本发明晶体管另一实施例的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的晶体管电学性能仍有待提高。结合一种晶体管的形成方法，对晶体管电学性能不佳的原因进行分析。
所述晶体管的形成方法，包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧的衬底中形成源漏掺杂区；对所述源漏掺杂区进行退火工艺处理。
为了获得性能较高的晶体管，所述在栅极结构两侧的衬底中形成源漏掺杂区的步骤中，现有技术通过离子重掺杂的方式来形成所述源漏掺杂区，以降低晶体管电阻，且降低漏电流，从而提高晶体管的导通电流。然而，由于源漏掺杂区中的掺杂离子(例如P、As离子)容易沿着晶界或通过晶格间隙等晶格缺陷向沟道区域扩散，尤其是对源漏掺杂区进行退火工艺处理中，掺杂离子在高温下的扩散现象会更为显著，这将导致晶体管的短沟道效应更为严重，从而降低晶体管的电学性能。
为解决上述技术问题，本发明提供一种晶体管的形成方法，包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧的衬底中形成源漏掺杂区；对所述源漏掺杂区进行防扩散离子注入；在防扩散离子注入后，进行退火工艺处理以激活源漏掺杂区中的掺杂离子。
本发明提供的晶体管的形成方法，在栅极结构两侧的衬底中形成源漏掺杂区后，对所述源漏掺杂区进行防扩散离子注入，然后对所述源漏掺杂区进行退火工艺处理。由于所述退火工艺处理是在防扩散离子注入之后进行的，因此在防扩散离子注入之前，可以减少掺杂离子由源漏掺杂区向沟道区域扩散；且注入到源漏掺杂区的防扩散离子可以占据晶格间隙位，从而有效阻挡掺杂离子由源漏掺杂区向沟道区域的扩散，从而降低了短沟道效应的发生几率，进而提高晶体管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图6是本发明晶体管的形成方法一实施例各步骤所对应的结构示意图。本实施例以鳍式场效应晶体管为例。但需要说明的是，本发明的形成方法还可以用于其它半导体器件。
参考图1和图2，提供衬底100。
本实施例中形成的晶体管为鳍式场效应晶体管，所述提供衬底100的步骤中，所述衬底100上还具有多个分立的鳍部(未标注)。
本实施例中，所述衬底100包括用于形成N型器件的第一区域Ⅰ和用于形成P型器件的第二区域Ⅱ，位于第一区域Ⅰ衬底100上的鳍部为第一鳍部110，位于第二区域Ⅱ衬底100上的鳍部为第二鳍部120。
在其它实施例中，所述衬底可以仅包括用来形成N型器件的区域，或者仅用来形成P型器件的区域。
本实施例中，所述第一区域Ⅰ和第二区域Ⅱ为相邻区域，在其它实施例中，所述第一区域和第二区域也可以相隔。
具体地，本实施例提供衬底100的步骤包括：提供初始基底(未图示)，在所述初始基底上形成第一硬掩膜层130；以所述第一硬掩模层130为掩膜，刻蚀所述初始基底，形成若干分立的凸起；所述凸起为鳍部，刻蚀后的初始基底作为衬底100，位于所述第一区域Ⅰ的鳍部为第一鳍部110，位于所述第二区域Ⅱ的鳍部为第二鳍部120；去除所述第一硬掩膜层130。
所述衬底100的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述第一鳍部110和第二鳍部120的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底100为硅衬底，所述第一鳍部110和第二鳍部120的材料为硅。
需要说明的是，本实施例中，所述晶体管的形成方法还包括：在形成位于衬底100上的鳍部之后，在所述鳍部的侧面和鳍部之间的衬底100上形成线性氧化层(未图示)。
由于鳍部为通过刻蚀初始基底形成，所述鳍部通常具有凸出的棱角且表面具有缺陷。本实施例对鳍部进行氧化处理形成线性氧化层，在氧化处理过程中，由于鳍部凸出的棱角部分的比表面积更大，更容易被氧化，后续去除所述线性氧化层之后，不仅鳍部表面的缺陷层被去除，且凸出棱角部分也被去除，使鳍部的表面光滑，晶格质量得到改善，减少鳍部尖端放电问题。并且，形成的线性氧化层还有利于提高后续形成的隔离结构与鳍部之间的界面性能。
本实施例中，由于所述第一鳍部110和第二鳍部120的材料为硅，相应形成的线性氧化层的材料为氧化硅。
需要说明的是，所述晶体管的形成方法还包括：形成线性氧化层后，在相邻鳍部之间的衬底100上形成隔离结构140(参考图2)，所述隔离结构140用于实现相邻鳍部之间的隔离，以及第一区域Ⅰ和第二区域之间Ⅱ的隔离。
本实施例中，所述隔离结构140的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以选自氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5且小于3.9)或超低K介质材料(介电系数小于2.5)中的一种或多种组合。
本实施例中，所述隔离结构140是浅沟槽隔离结构。在其他实施例中，所述隔离结构还可以是局部硅氧化隔离结构。
需要说明的是，在形成所述隔离结构140的过程中，还去除部分厚度的线性氧化层，使得剩余线性氧化层顶部与所述隔离结构140顶部齐平。
参考图3，图3为沿鳍部延伸方向的剖面结构示意图。在所述衬底100上形成栅极结构(未标示)。
具体地，所述在衬底100表面形成栅极结构的步骤包括：形成横跨所述第一鳍部110的第一栅极结构111和横跨所述第二鳍部120的第二栅极结构121，所述第一栅极结构111覆盖第一鳍部110的部分顶部和侧壁表面，所述第二栅极结构121覆盖所述第二鳍部120的部分顶部和侧壁表面。
本实施例中，所述栅极结构为伪栅结构(dummy gate)，在后续工艺中会去除所述伪栅结构，在所述伪栅结构的原位置处重新形成晶体管的实际栅极结构。所述栅极结构包括伪栅层，所述伪栅层的材料为多晶硅或无定形碳。
具体地，形成所述栅极结构的工艺步骤包括：在所述隔离结构140和鳍部上覆盖栅极膜(未图示)；在所述栅极膜顶部表面形成第二硬掩膜层150，以所述第二硬掩膜层150为掩膜，刻蚀所述栅极膜形成栅极结构。
本实施例中，所述第二硬掩膜层150的材料为氮化硅；在形成所述栅极结构之后，保留位于栅极结构顶部表面的第二硬掩膜层150，所述第二硬掩膜层150可以起到保护栅极结构顶部的作用，从而防止栅极结构的图形形貌发生变化。
在其他实施例中，所述栅极结构还能够为晶体管的实际栅极结构，所述栅极结构包括栅介质层以及位于栅介质层表面的栅电极层。其中，栅介质层的材料为氧化硅或高k(介电系数大于3.9)栅介质材料，所述栅电极层的材料为多晶硅或金属材料，所述金属材料包括Ti、Ta、TiN、TaN、TiAl、TiAlN、Cu、Al、W、Ag或Au中的一种或多种。
参考图4，在所述栅极结构两侧的衬底100中形成源漏掺杂区(未标示)。
本实施例中，待形成的晶体管为鳍式场效应晶体管，所述衬底100上形成有鳍部，因此形成源漏掺杂区的步骤中，在所述第一栅极结构111两侧的第一鳍部110内形成第一源漏掺杂区112；在所述第二栅极结构121两侧的第二鳍部120内形成第二源漏掺杂区122。所述第一源漏掺杂区112和第二源漏掺杂区122均为抬升式(raised)的源漏掺杂区。
具体地，所述形成源漏掺杂区的步骤包括：在栅极结构两侧的衬底100内形成凹槽，在所述凹槽中形成应力层，并在形成应力层的过程中进行原位掺杂以形成初始源漏掺杂区；对所述初始源漏掺杂区进行离子注入以形成源漏掺杂区。
本实施例中，所述第一区域Ⅰ用于形成N型器件，相应地，所述形成的应力层为“U”形应力层，所述“U”形应力层的材料为SiC、SiP或SiCP，所述“U”形应力层为N型器件的沟道区提供拉应力作用，从而提高N型器件的载流子迁移率。所述第二区域Ⅱ用于形成P型器件，相应地，所述应力层为“∑”形应力层，所述“∑”形应力层的材料为SiGe、SiB或SiGeB，所述“∑”形应力层为P型器件的沟道区提供压应力作用，从而提高P型器件的载流子迁移率。
在其它实施例中，所述第一区域和第二区域均用于形成N型器件，相应地，所述应力层均为“U”形应力层；或者所述第一区域和第二区域均用于形成P型器件，相应地，所述应力层均为“∑”形应力层。
本实施例中，采用外延生长工艺在凹槽中形成所述应力层，且在外延生长半导体材料的过程中对所述应力层进行原位掺杂，以形成源漏掺杂区。
本实施例中，由于所述第一区域Ⅰ用于形成N型器件，因此所述离子注入的离子为N型离子；具体地，所述离子注入的离子为As，离子注入的能量范围为2-12keV，剂量范围为1.0E15atom/cm2～5.0E15atom/cm2。
所述第二区域Ⅱ用于形成P型器件，因此所述离子注入的离子为B，离子注入的能量范围为1-10keV，剂量范围为1.0E15atom/cm2～5.0E15atom/cm2。
需要说明的是，所述形成方法还包括：在衬底100上形成栅极结构之后，在栅极结构两侧的衬底100中形成源漏掺杂区之前，在所述栅极结构两侧的侧壁上形成第一侧墙160。
所述第一侧墙160用于定义所述源漏掺杂区与栅极结构的相对位置，且在后续形成晶体管的工艺中，可以起到保护栅极结构的作用。
所述第一侧墙160的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述第一侧墙160的材料为氮化硅，且在栅极结构两侧的侧壁上形成第一侧墙160的过程中，还在第二硬掩膜层150的侧壁上形成第一侧墙160。
需要说明的是，本实施例中，第一栅极结构111和第二栅极结构121上还保留着第二硬掩膜层150。因此，在栅极结构两侧的侧壁上形成第一侧墙160的过程中，所述第一侧墙160还覆盖所述第二硬掩膜层150的侧壁。
参考图5，对所述源漏掺杂区进行防扩散离子注入170。
所述防扩散离子在源漏掺杂区中会占据晶格间隙位，从而可以有效阻挡源漏掺杂区中的掺杂离子沿着晶界或通过晶格间隙等晶格缺陷，向沟道区域扩散，从而降低短沟道效应的发生几率，进而提高晶体管的电学性能。
本实施例中，待形成的晶体管为鳍式场效应晶体管，所述衬底100上形成有鳍部，因此在进行防扩散离子注入的步骤中，对所述第一源漏掺杂区112和第二源漏掺杂区122均进行防扩散离子注入。
具体地，所述防扩散离子注入170步骤包括：对所述源漏掺杂区进行碳离子或氮离子注入。
本实施例中，所述防扩散离子注入170的离子为碳离子，离子注入的能量范围为5-15keV，剂量范围为1.0E14-2.0E15atm/cm2。
参考图6，进行防扩散离子注入170后，对所述源漏掺杂区进行退火工艺处理180，以激活源漏掺杂区中的掺杂离子。
通过所述退火工艺处理180可以使所述源漏掺杂区内的掺杂离子被激活，并且所述退火工艺处理180还能够修复所述源漏掺杂区内的晶格损伤，进而提高晶体管的电学性能。
需要说明的是，所述退火工艺处理180在防扩散离子注入170(参考图5)之后进行，因此在防扩散离子注入170之前，由源漏掺杂区向沟道区域扩散的掺杂离子较少，且注入到源漏掺杂区的防扩散离子可以占据晶格间隙位，从而有效阻挡掺杂离子由源漏掺杂区向沟道区域的扩散，从而降低了短沟道效应的发生几率，进而提高晶体管的电学性能。
本实施例中，所述对源漏掺杂区进行退火工艺处理180的步骤包括：对所述第一源漏掺杂区112和第二源漏掺杂区122均进行退火工艺处理。
具体地，所述退火工艺处理180可以为尖峰退火、快速退火或炉管退火。
本实施例中，采用尖峰退火的方式进行所述退火工艺处理180。具体地，所述尖峰退火的工艺温度为950-1050℃。
需要说明的是，由于本实施例中，所述形成的栅极结构为伪栅结构，因此在完成退火工艺处理后，还要去除所述伪栅结构，在伪栅结构原位置处形成实际的栅极结构，所述步骤不再赘述。
图7至图10是本发明晶体管的形成方法另一实施例各步骤所对应的结构示意图。本实施例以鳍式场效应晶体管为例。但需要说明的是，本发明的形成方法还可以用于其它半导体器件。
本实施例与前一实施例相同之处，在此不再赘述。本实施例与前一个实施例不同之处在于，本实施例中，所述对源漏掺杂区进行防扩散离子注入的步骤中，还对栅极结构和源漏掺杂区之间的衬底进行防扩散离子注入。
参考图7至图8，在形成源漏掺杂区之后，进行防扩散离子注入之前，去除所述第一侧墙260，露出栅极结构和源漏掺杂区之间的衬底200。
通过去除所述第一侧墙260，露出栅极结构和源漏掺杂区之间的衬底200，后续对源漏掺杂区进行防扩散离子注入的过程中，还对栅极结构和源漏掺杂区之间的衬底200进行防扩散离子注入；从而注入到源漏掺杂区的防扩散离子会占据晶格间隙位，可以有效阻挡掺杂离子由源漏掺杂区向沟道区域的扩散。此外，注入到栅极结构和源漏掺杂区之间衬底中的防扩散离子也可以阻挡掺杂离子继续向沟道区域扩散，从而降低短沟道效应的发生几率，进而提高晶体管的电学性能。
本实施例中，所述形成方法还包括：在形成栅极结构之后，形成第一侧墙260之前，在栅极结构两侧的侧壁上形成偏移侧墙290；对偏移侧墙290露出的栅极结构两侧的衬底200进行轻掺杂离子注入，形成轻掺杂区(未标注)；对偏移侧墙露出的栅极结构两侧衬底200进行口袋离子注入，形成口袋离子注入区(未标注)。
需要说明的是，本实施例中，待形成的晶体管为鳍式场效应晶体管，所述衬底200上形成有鳍部，因此在形成轻掺杂区和口袋离子注入区的步骤中，对所述第一栅极结构两侧的第一鳍部210和第二栅极结构两侧的第二鳍部220分别进行轻掺杂离子注入和口袋离子注入。
所述偏移侧墙290用于定义所述轻掺杂区和口袋离子注入区与栅极结构的相对位置，且在后续的半导体工艺中，可以起到保护栅极结构的作用。
所述轻掺杂离子注入的作用是形成浅结以抑制沟道漏电流，并降低源漏掺杂区在沟道的电场分布以克服热载流子效应。所述口袋离子注入也是为了抑制热载流子效应，以提高晶体管的驱动电流，且抑制阈值电压的降低，从而有效地降低漏电流。
需要说明的是，所述轻掺杂离子注入可以在口袋离子注入之前进行，也可以在口袋离子注入之后进行。本实施例中，所述轻掺杂离子注入在所述口袋离子注入之前进行。
本实施例中，由于所述第一区域A用于形成N型器件，因此所述轻掺杂离子注入的离子为N型离子，所述口袋离子注入的离子为P型离子。具体地，所述轻掺杂离子注入的离子为As，离子注入的能量范围为1-8keV，剂量范围为1.0E14atom/cm2～2.0E15atom/cm2；所述口袋离子注入的离子为B，离子注入的能量范围为1-8keV，剂量范围为5.0E12atom/cm2～5.0E13atom/cm2。
由于所述第二区域B用于形成P型器件，因此所述轻掺杂离子注入的离子为P型离子，所述口袋离子注入的离子为N型离子。具体地，所述轻掺杂离子注入的离子为B，离子注入的能量范围为1-6keV，剂量范围为1.0E14atom/cm2～2.0E15atom/cm2；所述口袋离子注入的离子为As，离子注入的能量范围为2-10keV，剂量范围为5.0E12atom/cm2～5.0E13atom/cm2。
参考图8，本实施例中，由于在形成第一侧墙260之前，对所述栅极结构两侧的第一鳍部210和第二鳍部220分别进行轻掺杂离子注入和口袋离子注入，形成了轻掺杂区和口袋离子注入区，因此，在去除所述第一侧墙260的步骤中，去除所述第一侧墙260露出所述轻掺杂区和所述口袋离子注入区。
本实施例中，所述去除第一侧墙260的方法为采用四氟化碳，氟甲烷和氧气的干法刻蚀，所述干法刻蚀的工艺参数为：四氟化碳的气体流量为5sccm至100sccm，氟甲烷的气体流量为8sccm至50sccm，氧气的气体流量为10sccm至100sccm，溅射功率为50w至300w，直流电压为30V至200V，腔室压强为10mToor至2000mToor，工艺时间为4s至50s。
参考图9，对所述源漏掺杂区进行防扩散离子注入270，在对所述源漏掺杂区进行防扩散离子注入270的过程中，还对露出的栅极结构和源漏掺杂区之间的衬底200进行防扩散离子注入270。
所述防扩散离子在源漏掺杂区中会占据晶格间隙位，从而可以有效阻挡源漏掺杂区中的掺杂离子沿着晶界或通过晶格间隙等晶格缺陷，向沟道区域扩散，从而降低短沟道效应的发生几率。此外，注入到露出的栅极结构和源漏掺杂区之间衬底200中的防扩散离子也可以阻挡掺杂离子继续向沟道区域扩散，从而降低短沟道效应的发生几率，进而提高晶体管的电学性能。
需要说明的是，本实施例中，由于在栅极结构两侧的第一鳍部210和第二鳍部220分别进行轻掺杂离子注入和口袋离子注入，形成了轻掺杂区和口袋离子注入区，因此，对露出的栅极结构和源漏掺杂区之间的衬底200进行防扩散离子注入270，也就是说对露出的轻掺杂区和口袋离子注入区进行防扩散离子注入270。
具体地，所述防扩散离子注入270步骤包括：对所述源漏掺杂区以及露出的栅极结构和源漏掺杂区之间衬底200进行碳离子或氮离子注入。
本实施例中，所述防扩散离子注入的离子为氮离子，离子注入的能量范围为3-12keV，剂量范围为1.0E14-2.0E15atm/cm2。
结合参考图10，进行防扩散离子注入270(参考图9)后，对所述源漏掺杂区进行退火工艺处理280以激活源漏掺杂区中的掺杂离子。
通过所述退火工艺处理280可以使所述源漏掺杂区内的掺杂离子被激活，并且所述退火工艺处理280还能够修复所述源漏掺杂区内的晶格损伤，进而提高晶体管的电学性能。
需要说明的是，所述退火工艺处理280在防扩散离子注入270之后进行，因此在防扩散离子注入270之前，由源漏掺杂区中向沟道区域扩散的掺杂离子较少，从而注入到源漏掺杂区的防扩散离子会占据晶格间隙位，可以有效阻挡掺杂离子由源漏掺杂区向沟道区域扩散，从而降低了短沟道效应的发生几率，进而提高晶体管的电学性能。
所述退火工艺处理280可以为尖峰退火、快速退火或炉管退火。
本实施例中，采用激光退火的方式进行所述退火工艺处理280。具体地，所述退火工艺为激光退火，所述激光退火的工艺温度为1100-1300℃。
需要说明的是，所述形成方法还包括：在进行退火工艺处理280之前，形成覆盖栅极结构侧壁的第二侧墙300。
所述第二侧墙300的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述第二侧墙300的材料为氮化硅。
本实施例中，在形成覆盖栅极结构的第二侧墙300的过程中，还形成覆盖源漏掺杂区的防扩散层310。
具体地，所述形成第二侧墙300和防扩散层310的步骤包括：形成保型覆盖所述栅极结构和所述源漏掺杂区的绝缘层；去除部分厚度的所述绝缘层，位于栅极结构侧壁上的剩余绝缘层用作第二侧墙300，位于所述源漏掺杂区上的剩余绝缘层用作防扩散层310。
所述防扩散层310可以进一步降低源漏掺杂区的掺杂离子向沟道区域扩散，从而降低短沟道效应的发生几率，进而提高晶体管的电学性能。
所述防扩散层310的厚度应控制在合适的范围。若所述防扩散层310厚度过厚，后续形成实际栅极结构的过程中，需要去除较多的防扩散层310，去除工艺容易对衬底200造成过度损伤，进而降低晶体管的性能；若所述防扩散层310的厚度过薄，防扩散层310不能达到较好地减少阻挡掺杂离子扩散的效果。因此，本实施例中，所述防扩散层310的厚度为10-60埃。
需要说明的是，由于本实施例中，所述形成的栅极结构为伪栅结构，因此在完成退火工艺处理后，还要去除所述伪栅结构，在伪栅结构原位置处形成实际的栅极结构，所述步骤不再赘述。
参考图11，示出了本发明晶体管一实施例的结构示意图。相应的，本发明还提供一种晶体管，包括：
衬底400；栅极结构(未标示)，位于所述衬底400上；源漏掺杂区(未标示)，位于所述栅极结构两侧的衬底400内，其中，所述源漏掺杂区内具有防扩散离子。
以下将结合附图，对本发明所述晶体管做详细描述。
本实施例中，所述晶体管为鳍式场效应晶体管，因此所述晶体管还包括：位于所述衬底400上多个分立的鳍部(未标注)。
本实施例中，所述衬底400包括具有N型器件的第一区域Ⅰ和具有P型器件的第二区域Ⅱ，因此位于第一区域Ⅰ衬底400上的鳍部为第一鳍部410，位于第二区域Ⅱ衬底400上的鳍部为第二鳍部420。
在其它实施例中，所述衬底可以仅包括具有N型器件的第一区域，或者仅包括具有P型器件的第二区域。
本实施例中，所述第一区域Ⅰ和第二区域Ⅱ为相邻区域，在其它实施例中，所述第一区域和第二区域也可以相隔离。
所述衬底400的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底400还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述第一鳍部410和第二鳍部420的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底400为硅衬底，所述第一鳍部410和第二鳍部420的材料为硅。
需要说明的是，所述晶体管还包括：位于相邻所述鳍部之间衬底400上的隔离结构440，所述隔离结构440用于实现相邻鳍部之间的隔离，以及第一区域Ⅰ和第二区域Ⅱ之间的隔离。
本实施例中，所述隔离结构440的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以选自氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5且小于3.9)或超低K介质材料(介电系数小于2.5)中的一种或多种组合。
本实施例中，所述栅极结构为金属结构。所述栅极结构包括横跨所述鳍部且覆盖部分鳍部顶部和侧壁表面的栅介质层，以及位于所述栅介质层上的栅电极层。
所述栅介质层的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料，高k栅介质材料可以为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。本实施例中，所述栅介质层的材料为HfO2。
本实施例中，所述栅电极层的材料为W。在其他实施例中，所述栅电极层的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti。
需要说明的是，本实施例中，所述晶体管还包括位于所述栅极结构侧壁上的侧墙460。所述侧墙460用于定义所述源漏掺杂区与所述栅极结构的相对位置，可以起到保护所述栅极结构的作用。
所述侧墙460的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述侧墙460的材料为氮化硅，所述侧墙460位于所述第一栅极结构411的侧壁上，还位于所述第二栅极结构421的侧壁上。
本实施例中，所述衬底400包括具有N型器件的第一区域Ⅰ和具有P型器件的第二区域Ⅱ，因此，所述栅极结构包括横跨所述第一鳍部410的第一栅极结构411和横跨所述第二鳍部420的第二栅极结构421，所述第一栅极结构411覆盖第一鳍部410的部分顶部和侧壁表面，所述第二栅极结构421覆盖所述第二鳍部420的部分顶部和侧壁表面。
相应的，所述源漏掺杂区包括位于所述第一栅极结构411两侧第一鳍部410内的第一源漏掺杂区412、以及位于所述第二栅极结构421两侧第二鳍部420的第二源漏掺杂区422；所述第一源漏掺杂区412和第二源漏掺杂区422内具有所述防扩散离子。
具体地，所述晶体管还包括位于所述栅极结构两侧鳍部内的应力层，所述第一源漏掺杂区412位于所述第一区域Ⅰ的应力层内，所述第二源漏掺杂区422内位于所述第二区域Ⅱ的应力层内。
所述第一源漏掺杂区412和第二源漏掺杂区422均为抬升式(raised)的源漏掺杂区。本实施例中，所述第一区域Ⅰ具有N型器件，相应地，所述第一区域Ⅰ应力层为“U”形应力层，所述“U”形应力层的材料为SiC、SiP或SiCP，所述“U”形应力层为N型器件的沟道区提供拉应力作用，从而提高N型器件的载流子迁移率；所述第二区域Ⅱ具有P型器件，相应地，所述第二区域应力层为“∑”形应力层，所述“∑”形应力层的材料为SiGe、SiB或SiGeB，所述“∑”形应力层为P型器件的沟道区提供压应力作用，从而提高P型器件的载流子迁移率。
本实施例中，所述第一源漏掺杂区412的掺杂离子为As，As离子的掺杂浓度为1E20atom/cm3～1E22atom/cm3；所述第二源漏掺杂区422的掺杂离子为B，B离子的掺杂浓度为1E20atom/cm3～1E22atom/cm3。
所述防扩散离子在所述源漏掺杂区中会占据晶格间隙位，从而可以有效阻挡所述源漏掺杂区中的掺杂离子沿晶界或通过晶格间隙等晶格缺陷向沟道区域扩散，因此可以降低短沟道效应的发生几率，进而提高晶体管的电学性能。
本实施例中，所述第一源漏掺杂区412和第二源漏掺杂区422内均具有所述防扩散离子。所述防扩散离子可以为碳离子或氮离子。
本实施例中，所述防扩散离子为碳离子，所述碳离子的掺杂浓度为2E18-3E21atm/cm3。
参考图12，示出了本发明晶体管另一实施例的结构示意图。相应的，本发明还提供一种晶体管。
本实施例与前一实施例相同之处，在此不再赘述。本实施例与前一个实施例不同之处在于，本实施例中，所述栅极结构(未标示)和源漏掺杂区(未标示)之间暴露出部分所述衬底500，所述暴露出的衬底500内具有所述防扩散离子。
所述防扩散离子会占据晶格间隙位，可以有效阻挡所述源漏掺杂区内的掺杂离子向沟道区域的扩散；此外，位于所述暴露出的衬底400内的防扩散离子也可以起到阻挡作用，从而有利于降低短沟道效应的发生几率，进而提高晶体管的电学性能。
本实施例中，所述晶体管还包括：位于所述栅极结构侧壁上的偏移侧墙590；位于所述栅极结构和源漏掺杂区之间衬底500内的轻掺杂区(未标示)和口袋离子注入区(未标示)。
需要说明的是，本实施例中，所述衬底500上具有分立的鳍部，因此所述轻掺杂区位于所述第一栅极结构511两侧的第一鳍部510内以及所述第二栅极结构521两侧的第二鳍部520内，所述口袋离子注入区位于所述第一栅极结构511两侧的第一鳍部510内以及所述第二栅极结构521两侧的第二鳍部520内。
所述偏移侧墙590用于定义所述轻掺杂区和口袋离子注入区与栅极结构的相对位置，且可以起到保护栅极结构的作用。
所述轻掺杂区用于作为浅结以抑制沟道漏电流，并降低源漏掺杂区在沟道的电场分布以克服热载流子效应。所述口袋离子注入区也用于抑制热载流子效应，以提高晶体管的驱动电流，且抑制阈值电压的降低，从而有效地降低漏电流。
本实施例中，所述第一区域A具有N型器件，因此所述第一区域A轻掺杂区的掺杂离子为N型离子，所述第一区域A口袋离子注入区的掺杂离子为P型离子。具体地，所述第一区域A轻掺杂区的掺杂离子为As离子，As离子的掺杂浓度为1E19-1E21atm/cm3；所述第一区域A口袋离子注入区的掺杂离子为B离子，B离子的掺杂浓度为1E18-1E20atm/cm3。
所述第二区域B具有P型器件，因此所述第二区域B轻掺杂区的掺杂离子为P型离子，所述第二区域B口袋离子注入区的掺杂离子为N型离子。具体地，所述第二区域B轻掺杂区的掺杂离子为B，B离子的掺杂浓度为1E19-1E21atm/cm3；所述第二区域B口袋离子注入区的掺杂离子为As离子，As离子的掺杂浓度为1E18-1E20atm/cm3。
因此，所述轻掺杂区和所述口袋离子注入区内具有所述防扩散离子。
所述防扩散离子为碳离子或氮离子。本实施例中，所述防扩散离子注入的离子为氮离子，所述氮离子的浓度为2E18-2.5E21atm/cm3。
需要说明的是，本实施例中，所述晶体管还包括：位于所述栅极结构侧壁上的侧墙600，以及位于所述源漏掺杂区上的防扩散层610，且所述侧墙600和防扩散层610的材料相同。
所述侧墙600的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述侧墙600的材料为氮化硅。相应的，所述防扩散层610的材料也为氮化硅。
所述防扩散层610可以进一步降低源漏掺杂区的掺杂离子向沟道区域扩散，从而降低短沟道效应的发生几率，进而提高晶体管的电学性能。
所述防扩散层610的厚度应控制在合适的范围。在晶体管形成工艺过程中，一般还需去除部分厚度的所述防扩散层610，若所述防扩散层610厚度过厚，去除工艺容易对衬底500造成过度损伤，进而降低晶体管的性能；若所述防扩散层610的厚度过薄，所述防扩散层610难以较好地起到阻挡源漏掺杂区掺杂离子扩散的效果。因此，本实施例中，所述防扩散层610的厚度为10-60埃。
本发明所述晶体管的源漏掺杂区内具有防扩散离子，所述防扩散离子可以占据晶格间隙位，从而可以有效阻挡源漏掺杂区中的掺杂离子向沟道区域的扩散，因此可以降低短沟道效应的发生几率，进而提高晶体管的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法，包括：
提供衬底；
在所述衬底上形成栅极结构；
在所述栅极结构两侧的衬底中形成源漏掺杂区；
对所述源漏掺杂区进行防扩散离子注入；
在防扩散离子注入后，进行退火工艺处理以激活源漏掺杂区中的掺杂离子。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述防扩散离子注入步骤包括：对所述源漏掺杂区进行碳离子或氮离子注入。
3.如权利要求2所述的晶体管的形成方法，其特征在于，所述防扩散离子注入的离子为碳离子，离子注入的能量范围为5-15keV，剂量范围为1.0E14-2.0E15atm/cm2；
或者，所述防扩散离子注入的离子为氮离子，离子注入的能量范围为3-12keV，剂量范围为1.0E14-2.0E15atm/cm2。
4.如权利要求1所述的晶体管的形成方法，其特征在于，所述形成方法还包括：在衬底上形成栅极结构之后，在栅极结构两侧的衬底中形成源漏掺杂区之前，在所述栅极结构两侧的侧壁上形成第一侧墙；
在形成源漏掺杂区之后，进行防扩散离子注入之前，去除所述第一侧墙，露出栅极结构和源漏掺杂区之间的衬底；
所述对源漏掺杂区进行防扩散离子注入的步骤中，还对露出的栅极结构和源漏掺杂区之间的衬底进行防扩散离子注入。
5.如权利要求4所述的晶体管的形成方法，其特征在于，所述第一侧墙的材料为氮化硅。
6.如权利要求4所述的晶体管的形成方法，其特征在于，所述形成方法还包括：在形成栅极结构之后，形成第一侧墙之前，在栅极结构两侧的侧壁上形成偏移侧墙；
对所述偏移侧墙露出的栅极结构两侧衬底进行轻掺杂离子注入，形成轻掺杂区；
对所述偏移侧墙露出的栅极结构两侧衬底进行口袋离子注入，形成口袋离子注入区；
去除所述第一侧墙的步骤中，去除所述第一侧墙露出所述轻掺杂区和所述口袋离子注入区；
对所述栅极结构和源漏掺杂区之间的衬底进行防扩散离子注入的步骤包括：对所述轻掺杂区和所述口袋离子注入区进行防扩散离子注入。
7.如权利要求4所述的晶体管的形成方法，其特征在于，所述形成方法还包括：进行防扩散离子注入之后，进行退火工艺处理之前，形成覆盖栅极结构侧壁的第二侧墙。
8.如权利要求7所述的晶体管的形成方法，其特征在于，所述第二侧墙的材料为氮化硅。
9.如权利要求7所述的晶体管的形成方法，其特征在于，所述形成第二侧墙层的步骤包括：形成保型覆盖所述栅极结构和所述源漏掺杂区的绝缘层；
去除部分厚度的所述绝缘层，位于所述栅极结构侧壁上的剩余绝缘层用作第二侧墙；
去除部分厚度的所述绝缘层的步骤中，位于所述源漏掺杂区上的剩余绝缘层用作防扩散层。
10.如权利要求9所述的晶体管的形成方法，其特征在于，所述防扩散层的厚度为10-60埃。
11.如权利要求1所述的晶体管的形成方法，其特征在于，所述提供衬底的步骤包括：形成衬底以及位于衬底表面的多个分立的鳍部，所述衬底包括用于形成N型器件的第一区域和用于形成P型器件的第二区域，位于第一区域衬底上的鳍部为第一鳍部，位于第二区域衬底上的鳍部为第二鳍部；
所述在衬底表面形成栅极结构的步骤包括：形成横跨所述第一鳍部的第一栅极结构和横跨所述第二鳍部的第二栅极结构，所述第一栅极结构覆盖第一鳍部的部分顶部和侧壁表面，所述第二栅极结构覆盖所述第二鳍部的部分顶部和侧壁表面。
所述在栅极结构两侧的衬底中形成源漏掺杂区的步骤包括：在所述第一栅极结构两侧的第一鳍部内形成第一源漏掺杂区；在所述第二栅极结构两侧的第二鳍部内形成第二源漏掺杂区；
对所述源漏掺杂区进行防扩散离子注入的步骤包括：对所述第一源漏掺杂区和第二源漏掺杂区均进行防扩散离子注入；
进行退火工艺处理以激活源漏掺杂区中的掺杂离子的步骤包括：对所述第一源漏掺杂区和第二源漏掺杂区均进行退火工艺处理以激活第一源漏掺杂区和第二源漏掺杂区中的掺杂离子。
12.一种晶体管，其特征在于，包括：
衬底；
栅极结构，位于所述衬底上；
源漏掺杂区，位于所述栅极结构两侧的衬底内，其中，所述源漏掺杂区内具有防扩散离子。
13.如权利要求12所述的晶体管，其特征在于，所述防扩散离子为碳离子或氮离子。
14.如权利要求13所述的晶体管，其特征在于，所述防扩散离子为碳离子，所述碳离子的掺杂浓度为2E18-3E21atm/cm3；
所述防扩散离子为氮离子，所述氮离子的掺杂浓度为2E18-2.5E21atm/cm3。
15.如权利要求12所述的晶体管，其特征在于，所述栅极结构和源漏掺杂区之间暴露出部分所述衬底，所述暴露出的衬底内具有所述防扩散离子。
16.如权利要求15所述的晶体管，其特征在于，所述晶体管还包括：位于所述栅极结构和源漏掺杂区之间衬底内的轻掺杂区和口袋离子注入区；所述轻掺杂区和口袋离子注入区内具有所述防扩散离子。
17.如权利要求15所述的晶体管，其特征在于，所述晶体管还包括：位于所述栅极结构侧壁上的侧墙，以及位于所述源漏掺杂区上的防扩散层，且所述侧墙和防扩散层的材料相同。
18.如权利要求17所述的晶体管，其特征在于，所述侧墙的材料为氮化硅。
19.如权利要求17所述的晶体管，其特征在于，所述防扩散层的厚度为10-60埃。
20.如权利要求12所述的晶体管，其特征在于，所述晶体管还包括位于所述衬底表面多个分立的鳍部，所述衬底包括具有N型器件的第一区域和具有P型器件的第二区域，位于第一区域衬底上的鳍部为第一鳍部，位于第二区域衬底上的鳍部为第二鳍部；
所述栅极结构包括横跨所述第一鳍部的第一栅极结构和横跨所述第二鳍部的第二栅极结构，所述第一栅极结构覆盖所述第一鳍部的部分顶部和侧壁表面，所述第二栅极结构覆盖所述第二鳍部的部分顶部和侧壁表面；
所述源漏掺杂区包括位于所述第一栅极结构两侧第一鳍部内的第一源漏掺杂区、以及位于所述第二栅极结构两侧第二鳍部的第二源漏掺杂区；
所述第一源漏掺杂区和第二源漏掺杂区内具有所述防扩散离子。
CN201611000020.4A 2016-11-14 2016-11-14 晶体管及其形成方法 Pending CN108074980A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611000020.4A CN108074980A (zh) 2016-11-14 2016-11-14 晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611000020.4A CN108074980A (zh) 2016-11-14 2016-11-14 晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN108074980A true CN108074980A (zh) 2018-05-25

Family

ID=62162122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611000020.4A Pending CN108074980A (zh) 2016-11-14 2016-11-14 晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN108074980A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504718A (zh) * 2023-06-25 2023-07-28 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354505A (zh) * 2000-11-21 2002-06-19 国际商业机器公司 补偿型金属氧化物半导体器件结构及其制造方法
US20050112835A1 (en) * 2003-11-26 2005-05-26 Sa Seung H. Method for fabricating transistor of semiconductor device
CN102468162A (zh) * 2010-10-29 2012-05-23 中芯国际集成电路制造(北京)有限公司 Nmos晶体管的制作方法
CN103021849A (zh) * 2011-09-20 2013-04-03 中芯国际集成电路制造(上海)有限公司 一种采用应力记忆技术的nmos器件制作方法
CN103187276A (zh) * 2011-12-27 2013-07-03 中芯国际集成电路制造(上海)有限公司 n型MOS场效应管及形成方法，半导体器件及形成方法
CN104979201A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354505A (zh) * 2000-11-21 2002-06-19 国际商业机器公司 补偿型金属氧化物半导体器件结构及其制造方法
US20050112835A1 (en) * 2003-11-26 2005-05-26 Sa Seung H. Method for fabricating transistor of semiconductor device
CN102468162A (zh) * 2010-10-29 2012-05-23 中芯国际集成电路制造(北京)有限公司 Nmos晶体管的制作方法
CN103021849A (zh) * 2011-09-20 2013-04-03 中芯国际集成电路制造(上海)有限公司 一种采用应力记忆技术的nmos器件制作方法
CN103187276A (zh) * 2011-12-27 2013-07-03 中芯国际集成电路制造(上海)有限公司 n型MOS场效应管及形成方法，半导体器件及形成方法
CN104979201A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504718A (zh) * 2023-06-25 2023-07-28 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法
CN116504718B (zh) * 2023-06-25 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Similar Documents

Publication Publication Date Title
US11195931B2 (en) Gate structure, semiconductor device and the method of forming semiconductor device
US20210257456A1 (en) Reduced Local Threshold Voltage Variation MOSFET Using Multiple Layers of Epi for Improved Device Operation
US9431504B2 (en) Semiconductor device and method for manufacturing the same
CN104022037B (zh) 鳍式场效应晶体管及其形成方法
US8298897B2 (en) Asymmetric channel MOSFET
CN107785261A (zh) 半导体结构及其制造方法
CN107785422B (zh) 半导体结构及其制造方法
US11387149B2 (en) Semiconductor device and method for forming gate structure thereof
CN110047754A (zh) 半导体器件及其制造方法
CN110047908A (zh) 半导体器件及其制造方法
CN110265301B (zh) 半导体结构及其形成方法
CN110034067A (zh) 半导体器件及其形成方法
CN107785313A (zh) 半导体结构及其形成方法
CN109148578A (zh) 半导体结构及其形成方法
CN108630548B (zh) 鳍式场效应管及其形成方法
CN110957220B (zh) 半导体结构及其形成方法
CN110364570B (zh) 半导体器件及其形成方法和半导体结构
US10361305B2 (en) Semiconductor structure and fabrication method thereof
CN103311294B (zh) 鳍式场效应晶体管及其制造方法
CN108074980A (zh) 晶体管及其形成方法
CN107492487B (zh) 半导体器件的形成方法
CN108281485A (zh) 半导体结构及其形成方法
CN109087859A (zh) 一种半导体器件的制造方法
CN103594374B (zh) 半导体器件制造方法
CN108630543B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180525