CN101621006B - 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 - Google Patents
利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 Download PDFInfo
- Publication number
- CN101621006B CN101621006B CN2008100402894A CN200810040289A CN101621006B CN 101621006 B CN101621006 B CN 101621006B CN 2008100402894 A CN2008100402894 A CN 2008100402894A CN 200810040289 A CN200810040289 A CN 200810040289A CN 101621006 B CN101621006 B CN 101621006B
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- electrode region
- semiconductor substrate
- grid structure
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 229910052732 germanium Inorganic materials 0.000 title claims abstract description 27
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title claims abstract description 27
- 230000008569 process Effects 0.000 claims abstract description 32
- 238000002347 injection Methods 0.000 claims abstract description 28
- 239000007924 injection Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- 238000005516 engineering process Methods 0.000 claims description 35
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 26
- 229910052796 boron Inorganic materials 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 25
- 239000000126 substance Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 230000001052 transient effect Effects 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 239000004215 Carbon black (E152) Substances 0.000 claims description 2
- 229910000085 borane Inorganic materials 0.000 claims description 2
- 229910000078 germane Inorganic materials 0.000 claims description 2
- 229930195733 hydrocarbon Natural products 0.000 claims description 2
- 150000002430 hydrocarbons Chemical class 0.000 claims description 2
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 2
- 230000008859 change Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000004913 activation Effects 0.000 description 6
- 238000001994 activation Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- QDZOEBFLNHCSSF-PFFBOGFISA-N (2S)-2-[[(2R)-2-[[(2S)-1-[(2S)-6-amino-2-[[(2S)-1-[(2R)-2-amino-5-carbamimidamidopentanoyl]pyrrolidine-2-carbonyl]amino]hexanoyl]pyrrolidine-2-carbonyl]amino]-3-(1H-indol-3-yl)propanoyl]amino]-N-[(2R)-1-[[(2S)-1-[[(2R)-1-[[(2S)-1-[[(2S)-1-amino-4-methyl-1-oxopentan-2-yl]amino]-4-methyl-1-oxopentan-2-yl]amino]-3-(1H-indol-3-yl)-1-oxopropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-3-(1H-indol-3-yl)-1-oxopropan-2-yl]pentanediamide Chemical compound C([C@@H](C(=O)N[C@H](CC=1C2=CC=CC=C2NC=1)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(C)C)C(N)=O)NC(=O)[C@@H](CC=1C2=CC=CC=C2NC=1)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H](CC=1C2=CC=CC=C2NC=1)NC(=O)[C@H]1N(CCC1)C(=O)[C@H](CCCCN)NC(=O)[C@H]1N(CCC1)C(=O)[C@H](N)CCCNC(N)=N)C1=CC=CC=C1 QDZOEBFLNHCSSF-PFFBOGFISA-N 0.000 description 1
- 102100024304 Protachykinin-1 Human genes 0.000 description 1
- 101800003906 Substance P Proteins 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及利用锗预非晶处理来形成P-型轻度掺杂的漏极区的方法。一种形成具有超浅轻度掺杂的扩散区的MOS器件的方法。该方法包括提供具有表面区域的半导体衬底，提供覆盖表面区域的栅极介电层并形成覆盖栅极介电层一部分的栅极，利用栅极结构作为掩模，用锗物质实施第一注入工艺，以在半导体衬底中在轻度掺杂的漏极区内形成非晶区。
Description
技术领域
本发明涉及集成电路以及制造半导体器件的方法。更具体地，本发明提供用于制造具有超浅轻度掺杂的漏极区的MOS器件的方法和结构。但是，应认识到本发明具有宽得多的应用范围。
背景技术
集成电路已经从制造在单个硅芯片上的少量互连器件发展到数百万个器件。常规集成电路具有远超过原来设想的性能和复杂性。为了实现复杂性和电路密度(即，能封装到给定芯片面积上的器件数目)的改进，亦称器件“几何尺寸”的最小器件特征的尺寸也随着每代集成电路变得越来越小。
增加电路密度不仅改善集成电路的复杂性和性能，而且为消费者提供较低成本的部件。集成电路或芯片的制造设备可花费数亿或甚至数十亿美元。各个制造设备将具有一定的晶片生产能力，并且各个晶片会在其上具有若干集成电路。因此，通过使得集成电路的单个器件更小，可以在每个晶片上制造更多的器件，因此增加制造设备的产出。使器件更小非常具有挑战性，这是因为集成电路构造中使用的每个工艺具有限制。即，给定工艺通常仅能加工小至一定的特征尺寸，然后需要改变工艺或器件布局。
这种限制的一个例子是在超浅源极漏极区处理中。随着器件线宽降低，需要控制掺杂剂的侧向扩散以防止击穿并影响器件性能。在本发明的整个说明书中特别是下文中会更详细地说明这些及其他限制。
从上可知，需要处理半导体器件的改良技术。
发明内容
根据本发明的实施方案，提供用于形成MOS器件的方法。更具体地，根据本发明的实施方案提供制造具有超浅轻度掺杂的扩散区的MOS器件的方法和结构。仅仅作为示例，本发明已经应用于制造具有65nm和更小线宽的MOS结构。但是应认识到本发明具有更宽的应用范围。
在一个具体的实施方案中，所述方法包括提供包含表面区域的半导体衬底。所述方法还形成覆盖半导体衬底的表面区域的栅极介电层。形成覆盖栅极介电层的一部分的栅极结构。在一个具体的实施方案中，所述方法利用至少栅极结构作为掩模，在半导体衬底中的轻度掺杂的漏极区内，用锗物质实施第一注入工艺以形成非晶区。所述方法还包括利用栅极结构作为掩模，用P型杂质和碳物质在轻度掺杂的漏极区中实施第二注入工艺。实施第一热过程以活化在轻度掺杂的漏极区中的P型杂质。所述方法包括形成覆盖栅极结构一部分的侧壁隔离物结构，和利用栅极结构和侧壁隔离物作为掩模层，用第一杂质实施第三注入工艺以在邻近栅极结构的半导体衬底的表面区域附近形成有源源极/漏极区。所述方法还包括实施第二热过程以活化在有源源极/漏极区中的第一杂质。优选的是，MOS器件的特征在于65nm或更小的线宽。
通过本发明实现了相对于常规方法的许多优点。例如，本发明的技术易于利用基于常规技术的工艺。在一个具体的实施方案中，本发明的方法允许具有减小的瞬间增强扩散特征(profile)的LDD区域。在一些实施方案中，所述方法提供以芯片(die)/晶片计的更高的器件产率。在一些实施方式中，所述方法提供具有改进的阈值漏电流、Idsat和Ioff等的MOS器件。另外，所述方法提供与常规处理技术相容而基本上不改变常规设备和工艺的方法。基于所述实施方案，可以实现这些优点中的一种或多种。在本发明的整个说明书中特别是下文中会更详细地说明这些及其他优点。
参考下文的详细说明和附图可以更完全地理解本发明的各种其他目的、特征和优点。
附图说明
图1是说明根据本发明的一个实施方案形成MOS器件的超浅轻度掺杂的漏极区的方法的简化流程图。
图2-7是说明根据本发明一个实施方案的制造具有超浅轻度掺杂的漏极区的MOS器件的方法的简图。
图8是说明根据本发明一个实施方案的MOS器件结构的简图。
图9-15是举例说明根据本发明实施方案的实验结果的简图。
具体实施方式
根据本发明，提供包括用于制造半导体器件的方法和所得结构的技术。更具体地，本发明提供用于形成制造集成电路的超浅结MOS器件的方法和结构。仅仅作为示例，本发明已经应用于制造利用超浅轻度掺杂的漏极几何结构的超浅结MOS器件。本发明已经应用于具有65nm和更小线宽的MOS结构的制造。但是应认识到本发明具有更宽的应用范围。
图1是说明根据本发明一个实施方案的用于形成P掺杂的轻度掺杂漏极结构的方法的简化工艺流程图，所述方法由开始步骤(步骤102)开始。该方法包括提供具有表面区域的半导体衬底(步骤104)。半导体衬底可以为单晶硅、硅锗、绝缘体上硅等。所述方法包括形成覆盖表面区域的栅极介电层(步骤106)。栅极介电层可以是通过适当技术例如热生长、化学气相沉积、等离子体增强的沉积方法等形成的氧化硅。所述方法包括形成覆盖栅极介电层的栅极结构(步骤108)。在一个具体的实施方案中，可以通过沉积、图案化和蚀刻掺杂的多晶硅材料形成以形成多晶硅栅极结构，从而形成栅极结构。基于所述实施方案，多晶硅栅极结构可包括覆盖硅化物层。所述方法包括使用例如锗等物质在轻度掺杂的漏极区内进行预非晶(pre-amorphous)注入步骤(步骤110)。在一个具体的实施方案中，所述方法包括使用P型杂质例如含硼的物质和碳物质来实施共注入工艺以形成PLDD区域(步骤112)。所述方法提供热过程，例如峰值退火(spike anneal)、快速热退火以活化PLDD区域内的P型杂质(步骤114)。所述方法还包括在半导体衬底内形成源极/漏极区(步骤116)。所述方法实施其它的步骤以完成MOS结构(步骤118)。当然可具有其它的变化、改变和替代方案。
上述序列步骤提供一种根据本发明一个实施方案形成CMOS器件的超浅PLDD区域的方法。如上所示，所述方法利用包括用于形成MOS集成电路的集成电路器件的方法的组合步骤。如上所示，根据本发明的一个实施方案，所述方法包括利用预非晶工艺(pre-amorphous process)和共注入工艺(co-implantation process)以形成MOS器件的超浅PLDD区域。也可以提供其它的替代方案，其中加入步骤，省去一个或多个步骤，或以不同的顺序提供一个或多个步骤，而不离开本发明权利要求的范围。本发明的更多细节可以在整个本发明的说明书中找到，更特别是以下的内容。
图2-7是说明根据本发明一个实施方案的制造MOS器件的方法的简图。如图2所示，所述方法包括提供具有表面区域204和厚度206的半导体衬底202。半导体衬底可以为单晶硅、硅锗、绝缘体上硅等。在一个具体的实施方案中，所述半导体衬底是具有P型杂质特性的单晶硅晶片。
参考图3，所述方法包括在半导体衬底的一部分中提供MOS结构302。在一个具体的实施方案中，MOS器件结构包括覆盖栅极介电层306的栅极结构304。如图所示的，栅极介电层覆盖半导体衬底的表面区域。在一个具体的实施方案中，栅极介电层可包括使用适当技术提供的氧化硅。这些技术可包括热生长，化学气相沉积，包括等离子体增强法，原子层沉积等。可选择地，栅极介电层可以为多层介电叠层，例如氧化硅-氮化硅-氧化硅叠层。在一个具体的实施方案中，可以使用沉积、图案化和蚀刻技术，由掺杂的多晶硅材料制备栅极结构。在某些实施方案中，栅极结构可包括覆盖硅化物材料，例如，硅化钴、硅化镍、硅化钨或基于应用的其它材料。当然可有其它的变化、改变和替代方案。
如图4所示，所述方法包括实施第一注入工艺402以导致源极/漏极区的至少延长的区域404，从而在所述源极漏极区的至少延长的区域内形成非晶区。如图所示，第一注入使用至少栅极结构作为掩模。延长的区域为MOS器件提供超浅轻度掺杂的漏极(LDD)区域。在一个优选实施方案中，超浅轻度掺杂的漏极LDD区域的特征在于深度小于约500埃。在一个具体的实施方案中，可以通过第一注入工艺使用适当的杂质物质形成非晶区。在一个具体的实施方案中，这种杂质物质可包括使用零角度注入提供的锗物质。可以以约5×1014～约5×1016原子/cm2的剂量和以约10keV～约50keV的能量，利用锗烷(GeH4)来提供锗物质，但是可以是其他的物质。作为选择，基于实施方案可以使用其它适当的前体来提供锗物质。当然可具有其它的变化、改变和替代方案。
如图5所示，在一个具体的实施方案中，所述方法包括使用适当的杂质物质在超浅轻度掺杂的漏极区内实施第二注入工艺502。在一个具体的实施方案中，第二注入工艺包括在超浅轻度掺杂的漏极区内以约零度的注入角度利用P型杂质物质以形成PLDD区域。这种P型杂质物质的例子可包括使用以约1×1013原子/cm2～约1×1015原子/cm2的剂量和以约4.5KeV～约10KeV的注入能量提供的前体例如BF2物质而提供的硼，但是基于应用可以是其他的物质。其它的硼前体可包括硼烷、乙硼烷等。在一个优选实施方案中，第二注入工艺使用碳物质作为共注入物质。在一个具体的实施方案中，可以使用适当的烃来提供碳物质。碳物质提供占据硅晶格间隙位点的碳原子。在一个优选实施方案中，在后续热过程中碳物质保持PLDD区域内的杂质例如硼。即，在一个具体的实施方案中，碳物质防止在后续热过程中侧向的填隙硼扩散。当然可具有其它的变化、改变和替代方案。
在一个具体的实施方案中，所述方法包括实施第一热过程以活化在超浅PLDD区域内的杂质。在一个具体的实施方案中，热过程可以为在约650摄氏度～约大于800摄氏度下提供时间为约20秒～约40秒的峰值退火。作为选择，基于实施方案，所述热过程可以为快速热过程(RTP)或峰值退火。当然可具有其它的变化、改变和替代方案。
参考图6，所述方法包括形成覆盖栅极结构一部分的侧壁隔离物。基于实施方案，侧壁隔离物使用介电材料例如氧化硅或氮化硅，或多层叠层例如氧化硅-氮化硅-氧化硅(通常称为ONO)。可以利用介电材料的共形沉积、接着通过现有技术中已知的选择性蚀刻工艺来形成侧壁隔离物。侧壁隔离物保护并隔离栅极结构。当然可有其它的变化、改变和替代方案。
如图7所示，所述方法包括在半导体衬底表面区域附近中形成MOS器件结构的源极漏极区702、704。在一个具体的实施方案中，可以使用栅极结构和侧壁隔离物作为掩模层，利用第三注入工艺形成源极漏极区。在一个具体的实施方案中，第三注入工艺使用适当的P型杂质物质例如硼。在一个优选实施方案中，以约10KeV～约50KeV的能量、1×1015cm-2～约5×1016cm-2的剂量和以零注入角度实施第三注入工艺。基于实施方案可以使用其它的注入参数。当然可具有其它的变化、改变和替代方案。
图8是说明根据本发明一个实施方案的MOS器件结构800的简图。如图示，MOS器件结构包括覆盖栅极介电层804的栅极结构802。栅极介电层覆盖半导体衬底806。MOS器件结构包括在半导体衬底的一部分中的PLDD区域808。在一个具体的实施方案中，使用预非晶注入工艺和随后的P-型杂质例如硼和碳物质的共注入来形成PLDD区域。PLDD区域的特征在于500埃和更小的深度并防止在MOS器件的早期偏压下击穿。MOS器件结构还包括在邻近栅极结构的半导体衬底中的有源源极/漏极区810。在一个具体的实施方案中，使用65nm和更小的设计规则来制造MOS器件。
在一个具体的实施方案中，由锗注入所引起的非晶区有效地改善PLDD区域的陡峭外形(abruption profile)和薄层电阻性能。在一个具体的实施方案中，锗注入在PLDD区域内提供位点，以改善PLDD区域的活性掺杂剂(例如硼)注入和薄层电阻性能。另外，碳占据硅晶格的间隙位点并防止在第一热过程中例如活性硼物质从超浅PLDD区域中侧向扩散出。保持超浅PLDD区域内的硼物质浓度，并可以保持MOS器件的沟道长度，而不在早期偏压下击穿。
图9-15是举例说明根据本发明实施方案的实验结果的简图。图9说明由不同的锗预注入能量和相同的后续硼与碳共注入参数而得到的硼次级离子质谱法(SIMS)图形的结果。如图所示，纵轴表示硼浓度，横轴表示从硅表面的LDD区域的深度。如图9所示，曲线1-3是后续硼与碳共注入条件相同时浅预锗注入、中等深度预锗注入与深预锗注入中LDD区域中的硼的SIMS曲线。如图所示，当以更大的深度提供锗时，通过热过程在后续活化步骤中的硼物质的扩散作用或热增强的瞬变现象(TED)(thermal enhanced transient)降低。图10中举例说明作为锗注入能量函数的在硅内的使用TCAD的模拟硼深度曲线。如图所示，模拟曲线与图9所示的实验结果很好地吻合。
图11是说明根据本发明实施方案的一个实施方案的锗预非晶注入和碳共注入对硼掺杂分布影响的简化曲线图。如图所示，曲线A是没有碳共注入的硼掺杂分布，硼分布显示出TED效应，即热活化之后硼扩散到超过40nm的深度。曲线B是使用碳作为共注入物质的硼掺杂分布，降低了TED效应。曲线C是使用锗预非晶注入的硼掺杂分布。结果增强活化率。
图12是显示根据本发明的一个实施方案的薄层电阻结果的简化曲线。如图所示，提供晶片序号1～25的薄层电阻结果。晶片10～14预非晶注入高能锗，对于晶片10-14薄层电阻大大降低并满足ITRS 65nm节点器件的要求，如图13中所示。
参考图14，举例说明了相对薄层电阻对硼注入深度的简化曲线。如图所示，在纵轴上提供相对薄层电阻(以Ω/sq计的Rs)，在横轴上提供以1×1018/cm 3的剂量的锗注入深度(以埃计)。如图所示，相对薄层电阻随着锗注入深度增加而降低。
图14和15是说明根据本发明的一个实施方案的器件性能的简化图。如图14和15所示，对于图15在纵轴上图示说明阈值电压(Vth)，在横轴上图示说明驱动电流(例如饱和源极漏极电流IDSAT)。图14中的曲线A是对于具有未预注入锗的LDD区域的器件的阈值电压对驱动电流的简化曲线。图15中的曲线C是对于具有预注入锗的LDD区域的器件的阈值电压对驱动电流的简化曲线。如图7和8所示，改进了阈值电压性能。
尽管以上已经根据具体的实施方案进行了说明，但是可以有其它的改变、替代方案和变化。也应该理解，本发明中所述的实例和实施方案仅仅用于说明性目的，本领域技术人员在本发明的启迪下将会知道各种改变或变化，这些改变或变化也包括在本申请的精神和范围以及所附的权利要求的范围内。
Claims (15)
1.一种形成具有超浅轻度掺杂的扩散区的MOS器件的方法，所述方法包括：
提供包含表面区域的半导体衬底；
提供覆盖所述表面区域的栅极介电层；
形成覆盖所述栅极介电层一部分的栅极结构；
利用所述栅极结构作为掩模，使用锗物质实施第一注入工艺，以在所述半导体衬底中在轻度掺杂的漏极区内形成非晶区；
利用所述栅极结构作为掩模，使用P型杂质和碳物质在所述轻度掺杂的漏极区中实施第二注入工艺；
在所述轻度掺杂的漏极区中，进行第一热过程以活化所述P型杂质；
形成覆盖所述栅极结构一部分的侧壁隔离物；
利用所述栅极结构和所述侧壁隔离物作为掩模层，使用第一杂质实施第三注入工艺，以在邻近所述栅极结构的所述半导体衬底的表面区域附近形成有源源极/漏极区；
实施第二热过程以活化所述有源源极/漏极区中的所述第一杂质；和
其中所述MOS器件的特征在于65nm或更小的线宽。
2.权利要求1的方法，其中所述半导体衬底为单晶硅、硅锗、或绝缘体上硅(SOI)。
3.权利要求1的方法，其中使用硼物质提供所述P型杂质。
4.权利要求3的方法，其中所述硼物质包括BF2物质、硼烷、乙硼烷。
5.权利要求1的方法，其中所述锗物质包括以5×1014～5×1016原子/cm2的剂量和以10keV～50keV的能量提供的锗烷。
6.权利要求5的方法，其中所述锗物质改善所述轻度掺杂的漏极区的薄层电阻性能。
7.权利要求1的方法，其中所述第二注入工艺包括至少硼物质和碳物质的共注入。
8.权利要求7的方法，其中通过烃提供所述碳物质。
9.权利要求7的方法，其中所述碳物质降低由所述第二注入工艺所导致的瞬间增强扩散。
10.权利要求1的方法，其中所述轻度掺杂的漏极区的特征在于500埃或更小的深度。
11.权利要求1的方法，其中所述第一热过程是在800摄氏度～1000摄氏度的温度下提供的峰值退火工艺。
12.权利要求1的方法，其中所述第一热过程是在750摄氏度～1000摄氏度的温度下提供的、时间为5秒～15秒的快速热退火(RTA)工艺。
13.权利要求1的方法，其中所述第一杂质是N-型杂质。
14.权利要求1的方法，其中所述第一杂质是P-型杂质。
15.权利要求1的方法，其中所述第二热过程是在700摄氏度～1000摄氏度的温度下提供的、时间为5秒～10秒的快速热过程。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100402894A CN101621006B (zh) | 2008-07-03 | 2008-07-03 | 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 |
| US12/258,375 US8318571B2 (en) | 2008-07-03 | 2008-10-24 | Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100402894A CN101621006B (zh) | 2008-07-03 | 2008-07-03 | 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101621006A CN101621006A (zh) | 2010-01-06 |
| CN101621006B true CN101621006B (zh) | 2011-01-12 |
Family
ID=41464706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100402894A Expired - Fee Related CN101621006B (zh) | 2008-07-03 | 2008-07-03 | 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8318571B2 (zh) |
| CN (1) | CN101621006B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024600A (zh) * | 2015-03-25 | 2016-10-12 | 格罗方德半导体公司 | 短沟道nfet装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795101B2 (en) * | 2006-04-03 | 2010-09-14 | United Microelectronics Corp. | Method of forming a MOS transistor |
| CN102446769B (zh) * | 2011-09-08 | 2013-12-04 | 上海华力微电子有限公司 | 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法 |
| DE102012006017A1 (de) * | 2012-03-20 | 2013-09-26 | Salzgitter Flachstahl Gmbh | Hochfester Mehrphasenstahl und Verfahren zur Herstellung eines Bandes aus diesem Stahl |
| US8648412B1 (en) | 2012-06-04 | 2014-02-11 | Semiconductor Components Industries, Llc | Trench power field effect transistor device and method |
| JP2015175045A (ja) * | 2014-03-17 | 2015-10-05 | 株式会社神戸製鋼所 | 構造材用アルミニウム合金板 |
| JP2020047670A (ja) * | 2018-09-14 | 2020-03-26 | キオクシア株式会社 | 半導体装置及び半導体記憶装置 |
| CN110491944B (zh) * | 2019-08-05 | 2023-08-11 | 上海华力集成电路制造有限公司 | P型mosfet及其制造方法 |
| US11706912B2 (en) | 2021-12-02 | 2023-07-18 | Nanya Technology Corporation | Method for fabricating semiconductor device with air gap |
| US11985816B2 (en) * | 2021-12-06 | 2024-05-14 | Nanya Technology Corporation | Semiconductor device with air gap |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1143830A (zh) * | 1995-03-22 | 1997-02-26 | 现代电子产业株式会社 | 制造ldd结构的mos晶体管的方法 |
| CN1411076A (zh) * | 2001-10-04 | 2003-04-16 | 富士通株式会社 | 半导体器件及其制造方法 |
| US6893930B1 (en) * | 2002-05-31 | 2005-05-17 | Advanced Micro Devices, Inc. | Fabrication of field effect transistor with shallow junctions using low temperature activation of antimony |
| CN1624882A (zh) * | 2003-12-05 | 2005-06-08 | 中芯国际集成电路制造(上海)有限公司 | 在半导体制程中改善足部效应缺陷的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037640A (en) * | 1997-11-12 | 2000-03-14 | International Business Machines Corporation | Ultra-shallow semiconductor junction formation |
| JP3970689B2 (ja) * | 2002-05-30 | 2007-09-05 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| US6803297B2 (en) * | 2002-09-20 | 2004-10-12 | Applied Materials, Inc. | Optimal spike anneal ambient |
| US6897131B2 (en) * | 2002-09-20 | 2005-05-24 | Applied Materials, Inc. | Advances in spike anneal processes for ultra shallow junctions |
| US6743687B1 (en) * | 2002-09-26 | 2004-06-01 | Advanced Micro Devices, Inc. | Abrupt source/drain extensions for CMOS transistors |
| US7396745B2 (en) * | 2004-12-03 | 2008-07-08 | Tel Epion Inc. | Formation of ultra-shallow junctions by gas-cluster ion irradiation |
| US7396717B2 (en) * | 2006-04-03 | 2008-07-08 | United Microelectronics Corp. | Method of forming a MOS transistor |
| WO2008016851A1 (en) * | 2006-07-28 | 2008-02-07 | Applied Materials, Inc. | Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions |
| US7700450B2 (en) * | 2006-10-25 | 2010-04-20 | United Microelectronics Corp. | Method for forming MOS transistor |
-
2008
- 2008-07-03 CN CN2008100402894A patent/CN101621006B/zh not_active Expired - Fee Related
- 2008-10-24 US US12/258,375 patent/US8318571B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1143830A (zh) * | 1995-03-22 | 1997-02-26 | 现代电子产业株式会社 | 制造ldd结构的mos晶体管的方法 |
| CN1411076A (zh) * | 2001-10-04 | 2003-04-16 | 富士通株式会社 | 半导体器件及其制造方法 |
| US6893930B1 (en) * | 2002-05-31 | 2005-05-17 | Advanced Micro Devices, Inc. | Fabrication of field effect transistor with shallow junctions using low temperature activation of antimony |
| CN1624882A (zh) * | 2003-12-05 | 2005-06-08 | 中芯国际集成电路制造(上海)有限公司 | 在半导体制程中改善足部效应缺陷的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024600A (zh) * | 2015-03-25 | 2016-10-12 | 格罗方德半导体公司 | 短沟道nfet装置 |
| CN106024600B (zh) * | 2015-03-25 | 2019-04-12 | 格罗方德半导体公司 | 短沟道nfet装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8318571B2 (en) | 2012-11-27 |
| US20100003799A1 (en) | 2010-01-07 |
| CN101621006A (zh) | 2010-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101621006B (zh) | 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 | |
| US6406973B1 (en) | Transistor in a semiconductor device and method of manufacturing the same | |
| CN103545213B (zh) | 半导体器件及其制造方法 | |
| US7479431B2 (en) | Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain | |
| CN105070716B (zh) | 具有穿通抑制的先进晶体管 | |
| US7122435B2 (en) | Methods, systems and structures for forming improved transistors | |
| KR100905807B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7736968B2 (en) | Reducing poly-depletion through co-implanting carbon and nitrogen | |
| US9478656B2 (en) | Method for fabricating a field effect transistor with local isolations on raised source/drain trench sidewalls | |
| US7892930B2 (en) | Method to improve transistor tox using SI recessing with no additional masking steps | |
| KR20070029711A (ko) | 트랜지스터 형성 방법 | |
| CN103426769B (zh) | 半导体器件制造方法 | |
| CN103426768B (zh) | 半导体器件制造方法 | |
| KR100861835B1 (ko) | 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법 | |
| JP2008218725A (ja) | 半導体装置とその製造方法 | |
| CN101315886B (zh) | 半导体结构的形成方法 | |
| CN102487084B (zh) | Mosfet及其制造方法 | |
| KR20100080159A (ko) | 반도체 소자 및 그 제조방법 | |
| US20130244388A1 (en) | Methods for fabricating integrated circuits with reduced electrical parameter variation | |
| US20120231591A1 (en) | Methods for fabricating cmos integrated circuits having metal silicide contacts | |
| CN103943504A (zh) | 一种半导体器件及其制备方法 | |
| CN107799472A (zh) | 一种半导体器件的制造方法 | |
| US8431462B2 (en) | Methods of manufacturing semiconductor devices | |
| KR100586554B1 (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
| KR100508867B1 (ko) | ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110112 Termination date: 20190703 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |