CN107799472A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN107799472A CN107799472A CN201610807671.8A CN201610807671A CN107799472A CN 107799472 A CN107799472 A CN 107799472A CN 201610807671 A CN201610807671 A CN 201610807671A CN 107799472 A CN107799472 A CN 107799472A
- Authority
- CN
- China
- Prior art keywords
- drain
- annealing
- area
- manufacture method
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000137 annealing Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 75
- 150000002500 ions Chemical class 0.000 claims description 68
- 125000006850 spacer group Chemical group 0.000 claims description 38
- -1 LDD ion Chemical class 0.000 claims description 11
- 125000001475 halogen functional group Chemical group 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 238000005224 laser annealing Methods 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 112
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 230000000694 effects Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：提供半导体衬底，存储器件区、核心区和输入输出区内均包括NMOS区和PMOS区，在PMOS区内和NMOS区内的半导体衬底上分别形成有第一鳍片结构和第二鳍片结构；形成分别横跨第一鳍片结构和第二鳍片结构的第一栅极结构和第二栅极结构；在第一栅极结构两侧的第一鳍片结构中的预定形成源/漏极的区域形成第一应力外延层；形成图案化的掩膜层，以覆盖NMOS区并暴露PMOS区；进行P型源/漏极离子注入，以在存储器件区和核心区内的PMOS区中形成源/漏极；进行第一退火处理；在第二栅极结构两侧的第二鳍片结构中的预定形成源/漏极的区域形成第二应力外延层。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，静态随机存取存储器(SRAM)器件作为一种典型的半导体器件，被广泛应用于计算机、手机、数码相机等电子设备之中。目前，有一些设计将鳍型场效应晶体管(FinFET)作为SRAM单元的晶体管器件，以提高SRAM的密度和性能。
随着器件尺寸的进一步缩小，PMOS器件在源/漏极区增加了锗硅应力层，并通过增加锗硅应力层中的锗含量来提高载流子迁移率，然而锗含量增加以后硼很难掺杂进入锗硅层中，使得源/漏极的电阻增大，并且锗含量增加还会使硼元素扩散能力降低，因此，PMOS器件需要更高的峰值退火热预算，以增加源/漏极到栅极的叠层电容。
然而对于NMOS器件，其在源/漏极区形成高磷(P)的SiP之后，磷元素的扩散太快，引起严重的短沟道效应，因此，NMOS器件需要更少的热预算，才能满足性能的要求。
而目前在N型源漏极离子注入和P型源漏极离子注入之后，PMOS和NMOS共享相同的峰值退火和激光退火工艺，而由于两者对退火热预算的需求不同，因此相同的退火工艺不能完全适用于PMOS和NMOS。
因此，为了解决上述问题，有必要提出一种新的半导体器件的制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明实施例一中提供一种半导体器件的制造方法，包括：
提供半导体衬底，所述半导体衬底包括存储器件区、核心区和输入输出区，在所述存储器件区、核心区和输入输出区内均包括NMOS区和PMOS区，在所述PMOS区内和所述NMOS区内的所述半导体衬底上分别形成有第一鳍片结构和第二鳍片结构；
形成分别横跨所述第一鳍片结构和所述第二鳍片结构的第一栅极结构和第二栅极结构；
在所述PMOS区内的第一栅极结构两侧的所述第一鳍片结构中的预定形成源/漏极的区域形成第一应力外延层；
形成图案化的掩膜层，以覆盖所述NMOS区并暴露所述PMOS区；
进行P型源/漏极离子注入，以在所述存储器件区和所述核心区内的所述PMOS区中形成源/漏极；
进行第一退火处理，以激活所述源/漏极中的P型掺杂离子；
在所述NMOS区内的第二栅极结构两侧的所述第二鳍片结构中的预定形成源/漏极的区域形成第二应力外延层。
进一步，在形成所述第一应力外延层之前还包括以下步骤：
沉积第一间隙壁材料层，以覆盖所述PMOS区和NMOS区；
刻蚀所述PMOS区内的所述第一栅极结构上的部分所述第一间隙材料层，以在所述第一栅极结构的两侧壁上形成第一间隙壁。
进一步，在进行所述P型源/漏极离子注入的步骤中，还包括在所述输入输出区内的所述PMOS区中形成P型源/漏极的步骤。
进一步，在所述P型源/漏极离子注入的步骤之后，形成第二应力外延层之前，还包括以下步骤：
形成第二间隙壁材料层，覆盖所述NMOS区和所述PMOS区；
刻蚀所述NMOS区内的所述第二栅极结构上的部分所述第二间隙壁材料层，以在所述第二栅极结构的侧壁上形成第二间隙壁。
进一步，所述第一退火处理的步骤在形成所述第二间隙壁材料层之后进行，或者，所述第一退火处理的步骤在所述P掺杂离子注入的步骤之后，形成所述第二间隙壁材料层之前进行。
进一步，所述第一退火处理使用峰值退火。
进一步，在形成所述第二应力外延层之后，还包括进行第二退火处理的步骤。
进一步，所述第二退火处理使用激光退火或快闪退火。
进一步，所述第二退火处理的温度范围为1000～1350℃，退火时间范围为400μs～800μs。
进一步，在形成所述第一栅极结构和所述第二栅极结构之后，沉积所述第一间隙壁材料层之前，还包括以下步骤：
在所述第一栅极结构和所述第二栅极结构的两侧壁上形成偏移侧墙；
对所述PMOS区和所述NMOS区分别进行halo/LDD离子注入。
进一步，在所述halo/LDD离子注入之后，形成所述第一应力外延层之前，还包括进行退火处理的步骤。
进一步，在形成所述第一应力外延层的方法包括以下步骤：
刻蚀所述第一栅极结构两侧的部分所述第一鳍片结构，以在预定形成PMOS的源/漏极的区域形成第一凹槽；
在所述第一凹槽中外延生长所述第一应力材料层。
进一步，形成所述第二应力外延层的方法包括以下步骤：
刻蚀所述第二栅极结构两侧的部分所述第二鳍片结构，以在预定形成NMOS的源/漏极的区域形成第二凹槽；
在所述第二凹槽中外延生长所述第二应力外延层。
进一步，所述存储器件包括SRAM器件。
进一步，所述第一应力外延层的材料包括SiGe，所述第二应力外延层的材料包括SiP。
根据本发明的制造方法，在NMOS区内形成第二应力外延层之前进行第一退火处理，以激活所述源/漏极中的P型掺杂离子，扩大了第一退火处理的工艺窗口，避免了NMOS区内的N型掺杂离子在高热预算的情况下扩散太快的问题，有利于控制核心(Core)器件的短沟道效应和输入输出器件的结漏电流(junction leakage)，并有利于提高NMOS的短沟道效应，进而提高了半导体器件的整体性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1D示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图2示出了本发明的一实施例的一种半导体器件的制造方法的示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前包括NMOS和PMOS的普遍采用下述的制造方法来形成源漏极，具体包括以下步骤：
首先，提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，在所述半导体衬底上的NMOS区和PMOS区分别形成第一鳍片结构和第二鳍片结构；
接着，形成分别横跨所述第一鳍片结构和所述第二鳍片结构的第一栅极结构和第二栅极结构；
接着，在第一栅极结构和第二栅极结构两侧的侧壁上形成偏移侧墙，并对PMOS区和NMOS区分别进行halo/LDD离子注入，以在所述第一鳍片结构和所述第二鳍片结构中形成轻掺杂漏极；
接着，沉积第一间隙壁材料层，覆盖NMOS区和PMOS区，该沉积为共形沉积；
接着，进行峰值退火，以激活轻掺杂漏极区内的掺杂离子；
接着，刻蚀部分第一间隙壁材料，以在PMOS区内的第一栅极结构侧壁上形成PMOS的间隙壁；
接着，刻蚀第一栅极结构两侧的部分第一鳍片结构，以在第一鳍片结构中形成凹槽，该凹槽对应PMOS区内预定形成源/漏极的区域，在该凹槽中外延生长SiGe应力外延层；
接着，沉积第二间隙壁材料层，覆盖所述PMOS区和所述NMOS区，并刻蚀去除位于NMOS区内的第二栅极结构顶面上的第二间隙壁材料层，以在第二栅极结构的侧壁上形成间隙壁；
接着，刻蚀第二栅极结构两侧的部分第二鳍片结构，以形成凹槽，该凹槽对应在NMOS区内预定形成源/漏极的区域，在该凹槽中外延生长SiP应力外延层；
接着，形成氧化物保护层，以覆盖NMOS区暴露PMOS区；
接着，对PMOS区进行P型掺杂离子的离子注入，以在PMOS区内形成P型重掺杂源/漏极；
接着，对NMOS区进行N型掺杂离子的离子注入，以在NMOS区内形成N型重掺杂源/漏极；
随后，进行峰值退火和激光退火，在此NMOS区和PMOS区共享相同的峰值退火和激光退火工艺，而由于两者对退火热预算的需求不同，因此相同的退火工艺不能完全适用于PMOS和NMOS。
因此，如何平衡PMOS和NMOS的热预算是急需解决的技术问题之一。
为了解决前述的技术问题，本发明提供了一种半导体器件的制造方法，如图2所示，其主要包括以下步骤：
在步骤S201中，提供半导体衬底，所述半导体衬底包括存储器件区、核心区和输入输出区，在所述存储器件区、核心区和输入输出区内均包括NMOS区和PMOS区，在所述PMOS区内和所述NMOS区内的所述半导体衬底上分别形成有第一鳍片结构和第二鳍片结构；
在步骤S202中，形成分别横跨所述第一鳍片结构和所述第二鳍片结构的第一栅极结构和第二栅极结构；
在步骤S203中，在所述PMOS区内的第一栅极结构两侧的所述第一鳍片结构中的预定形成源/漏极的区域形成第一应力外延层；
在步骤S204中，形成图案化的掩膜层，以覆盖所述NMOS区并暴露所述PMOS区；
在步骤S205中，进行P型源/漏极离子注入，以在所述存储器件区和所述核心区内的所述PMOS区中形成源/漏极；
在步骤S206中，进行第一退火处理，以激活所述源/漏极中的P型掺杂离子；
在步骤S207中，在所述NMOS区内的第二栅极结构两侧的所述第二鳍片结构中的预定形成源/漏极的区域形成第二应力外延层。
根据本发明的制造方法，在NMOS区内形成第二应力外延层之前进行第一退火处理，以激活所述源/漏极中的P型掺杂离子，扩大了第一退火处理的工艺窗口，避免了NMOS区内的N型掺杂离子在高热预算的情况下扩散太快的问题，有利于控制核心(Core)器件的短沟道效应和输入输出器件的结漏电流(junction leakage)，并有利于提高NMOS的短沟道效应，进而提高了半导体器件的整体性能。
实施例一
下面，参考图1A-图1D对本发明的半导体器件的制造方法做详细介绍，其中，图1A-图1D示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。
首先，如图1A所示，提供半导体衬底100，所述半导体衬底100包括存储器件区、核心(Core)区和输入输出(IO)区，在所述存储器件区、核心区和输入输出区内均包括NMOS区和PMOS区，在所述PMOS区内和所述NMOS区内的所述半导体衬底100上分别形成有第一鳍片结构1011和第二鳍片结构1012。
具体地，所述半导体衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
所述半导体衬底100包括核心区和输入输出区，其中核心区和输入输出区中均可以包含各种有源器件，其中下述各种操作在不特指的情况下，均指针对半导体衬底的所有区域。
作为进一步的优选，所述半导体衬底100可以包含各种有源器件，例如SRAM器件，用于形成SRAM器件的区域在此定义为存储器件区，在本发明的一具体地实施方式中在所述半导体衬底上形成包含多个SRAM存储单元的存储阵列，例如其中所述每个SRAM存储单元包含至少一个下拉晶体管(Pull down PMOS)、一个上拉晶体管(Pull up NMOS)以及一个传输门晶体管。作为优选，所述下拉晶体管为PMOS晶体管，所述上拉晶体管为NMOS晶体管。
在每个所述PMOS区内的半导体衬底上形成有第一鳍片结构1011，在每个所述NMOS区内的半导体衬底上形成有第二鳍片结构1012。
在一个示例中，形成所述第一鳍片结构1011和所述第二鳍片结构1012的方法包括以下步骤：
在所述半导体衬底100的表面形成图案化的掩膜层，所述图案化的掩膜层定义有所述第一鳍片结构1011和所述第二鳍片结构1012的图案，包括鳍片的宽度、长度以及位置等；以所述图案化的掩膜层为掩膜，刻蚀所述半导体衬底100，以形成所述第一鳍片结构1011和第二鳍片结构1012。掩模层通常可以包括数种掩模材料的任何一种，包括但不限于：硬掩模材料和光刻胶掩模材料。可采用干法刻蚀或者湿法刻蚀等方法进行上述刻蚀，其中，干刻蚀工艺可以为反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。也可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。
需要注意的是，形成所述第一鳍片结构1011和所述第二鳍片结构1012的方法仅仅是示例性的，并不局限于上述方法。
鳍片结构的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片结构组，鳍片结构的长度也可不相同。
在半导体衬底100上形成有隔离结构(未示出)，隔离结构可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，在本实施例中，隔离结构较佳地为浅沟槽隔离结构。该隔离结构的顶面低于第一鳍片结构1011和所述第二鳍片结构1012的顶面。半导体衬底100中还形成有各种阱(well)结构，例如，在PMOS区内形成有N型阱，在NMOS区内形成有P型阱，为了简化，图示中予以省略。
接着，继续参考图1A，形成分别横跨所述第一鳍片结构1011和所述第二鳍片结构1012的第一栅极结构1021和第二栅极结构1022。
示例性地，第一栅极结构1021和第二栅极结构1022为伪栅极结构，伪栅极结构包括伪栅极介电层和伪栅极材料层。
需要指出的是，本发明中所使用的术语“横跨”，例如横跨鳍片结构(例如第一鳍片结构、第二鳍片结构等)的栅极结构(例如，伪栅极结构)，是指在鳍片结构的部分的上表面和侧面均形成有栅极结构，并且该栅极结构还形成在半导体衬底的部分表面上。
在一个示例中，可先在半导体衬底上依次沉积形成伪栅极介电层和伪栅极材料层。
其中，所述伪栅极介电层可以选用常用的氧化物，例如SiO2，所述伪栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举、
所述伪栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述伪栅极介电层和伪栅极材料层，以形成所述第一栅极结构1021和第二栅极结构1022。具体地，在所述伪栅极材料层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述伪栅极材料层。
之后，还可选择性地，在第一栅极结构1021和第二栅极结构1022的侧壁上形成偏移侧墙(未示出)。
具体地，所述偏移侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述偏移侧墙为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成偏移侧墙。也可以在伪栅极结构的顶面和侧壁上均形成侧墙材料层，在之后的步骤中通过平坦化的方法，例如化学机械研磨，将顶面上的侧墙材料层去除，形成仅仅位于侧壁上的偏移侧墙。
接着，对所述PMOS区和所述NMOS区分别进行halo/LDD离子注入。
其中，LDD离子注入以在源/漏区形成轻掺杂漏(LDD)结构可以降低电场，并可以显著改进热电子效应，晕环(halo)离子注入的作用是防止源/漏耗尽层的穿通和短沟道效应，halo离子注入通过大角度倾斜注入(LATI)与衬底相同导电类型的掺杂离子(也即与源/漏极相反导电类型的掺杂离子),在源/漏极与衬底结附近形成Halo离子注入区，大角度倾斜注入的角度可以大于20°。
具体地，对PMOS区内的第一栅极结构1021两侧的第一鳍片结构1011进行halo离子注入形成halo离子注入区，halo离子注入的注入离子可以为任意的N型掺杂离子，包括但不限于磷或砷等离子。再进行LDD离子注入形成P型轻掺杂漏(LDD)，其注入离子可以为任意的P型掺杂离子，包括但不限于硼(B)离子、铟(In)离子。
再对NMOS区内的第二栅极结构1022两侧的第二鳍片结构1012进行halo离子注入形成halo离子注入区，halo离子注入的注入离子可以为任意的P型掺杂离子，包括但不限于硼(B)离子、铟(In)离子。再进行LDD离子注入形成N型轻掺杂漏(LDD)，其注入离子可以为任意适合的N型掺杂离子，包括但不限于磷(P)离子、砷(As)离子。
随后，继续参考图1A，沉积第一间隙壁材料层103a，以覆盖所述PMOS区和NMOS区，刻蚀所述PMOS区内的所述第一栅极结构1021上的部分所述第一间隙材料层，以在所述第一栅极结构1021的两侧壁上形成第一间隙壁103。
第一间隙壁材料层103a可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，第一间隙壁材料层103a为氧化硅、氮化硅共同组成。
示例性地，刻蚀所述PMOS区内的所述第一栅极结构1021上的部分所述第一间隙壁材料层103a，以在所述第一栅极结构1021的两侧壁上形成第一间隙壁103。可将所述第一栅极结构1021的顶面上的第一间隙壁材料层103a刻蚀去除，而在第一栅极结构1021外侧的第一鳍片结构和第二鳍片结构上可以保留部分第一间隙壁材料层103a，以作为后续外延生长第一应力外延层时的保护层。
刻蚀的方法可以使用本领域技术人员熟知的任何适合的干法刻蚀或者湿法刻蚀等方法。
在一个示例中，在所述halo/LDD离子注入之后，进行退火处理的步骤，该退火处理的作用在于激活halo/LDD离子注入时注入到源漏极区内的掺杂离子，该退火处理较佳地为峰值退火，其可以在沉积第一间隙壁材料层之后，刻蚀第一间隙壁材料层之前进行，或者，在沉积第一间隙壁材料层之前进行，或者也可以在刻蚀第一间隙壁材料层之后，形成第一应力外延层之前进行。
随后，在所述PMOS区内的第一栅极结构1021两侧的所述第一鳍片结构1011中的预定形成源/漏极的区域形成第一应力外延层104。
在一个示例中，形成第一应力外延层104的方法包括：刻蚀所述第一栅极结构1021两侧的部分所述第一鳍片结构1011，以在预定形成PMOS的源/漏极的区域形成第一凹槽；再在所述第一凹槽中选择性外延生长所述第一应力材料层104。更优选，第一凹槽还可以为“∑”形凹槽。
选择性外延生长可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种。
第一应力外延层104的材料可以包括SiGe或其他可提供压应力的适合的材料。具体地，可采用化学气相沉积方法或者气体源分子束外延方法生长SiGe，用硅烷或者乙硅烷作为硅源，同时加入一定量的锗烷。例如，选用GeH4和SiH2Cl2作为反应气体，并选择H2作为载气，其中反应气体和载气的流量比为0.01-0.1，沉积的温度为300-1000℃，优选为650-750℃，气体压力为1-50Torr，优选为20-40Torr。
在PMOS内形成具有压应力的应力层，CMOS器件的性能可以通过将压应力作用于PMOS来提高。
随后，如图1B所示，形成图案化的掩膜层105，以覆盖所述NMOS区并暴露所述PMOS区，并以该图案化的掩膜层105为掩膜，进行P型源/漏极离子注入，以在所述存储器件区和所述核心区内的所述PMOS区中形成源/漏极(未示出)。
该图案化的掩膜层105可以为本领域技术人员熟知的任何适合的掩膜材料，包括但不限于光刻胶材料或者硬掩膜材料，本实施例中，掩模层105包括硬掩模材料。所述硬掩膜材料可以为本领域技术人员熟知的可以作为硬掩膜的材料，较佳地，在其下方的间隙壁材料为氮化硅时，硬掩膜材料为氧化硅。
示例性地，可首先沉积掩膜层105覆盖整个半导体衬底，再通过光刻工艺形成图案化的光刻胶，该图案化的光刻胶暴露所述PMOS区内的掩膜层，之后蚀刻去除PMOS区内的掩膜层，以形成图案化的掩膜层105。
具体地，在形成第一间隙壁103之后执行离子注入的步骤，以在所述PMOS区中形成P型源/漏极，其中形成P型源/漏极离子注入的注入离子类型以及掺杂的浓度均可以选用本领域常用范围。本实施例中，执行的为P型掺杂离子的重掺杂工艺，形成的为重掺杂源/漏极。P型掺杂离子包括但不限于硼离子、铟离子或者它们的组合。
在一个示例中，还可同时选择性地所述输入输出区内的所述PMOS区中形成P型源/漏极，也即，可以对输入输出区内的PMOS区进行离子注入，形成P型源/漏极，也可以不对输入输出区内的PMOS区进行P型源/漏极离子注入，而只在所述存储器件区和所述核心区内的所述PMOS区中形成P型源/漏极，其中，可根据结漏电流和栅诱导漏极泄漏电流(GIDL)来决定是否对输入输出区内的PMOS区进行源/漏极离子注入。
之后，可通过湿法刻蚀或者干法刻蚀的方法去除该图案化的掩膜层105，其中，较佳地，使用湿法刻蚀的方法，该湿法刻蚀具有对掩膜层105较大的蚀刻选择比。
接着，如图1C所示，形成第二间隙壁材料层106a，覆盖所述NMOS区和所述PMOS区。
第二间隙壁材料层106a可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，第二间隙壁材料层106a为氧化硅、氮化硅共同组成。可以使用任何适合的沉积方法形成，包括但不限于化学气相沉积、物理气相沉积或者原子层沉积等方法。
示例性地，在形成所述第二间隙壁材料层之后，进行第一退火处理，以激活所述P型源/漏极中注入的离子。
该第一退火处理可以为峰值退火(spike anneal)工艺，所述峰值退火工艺采用的退火温度范围为500～1050℃，退火时间为10s～60min，具体可根据实际工艺进行适当调整。所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行，退火步骤高温来活化源漏极中掺杂的P型掺杂离子。
在本发明中的第一退火处理步骤还可以选用以下几种方式中的一种：炉管退火、脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等，但并非局限于所举示例。
值得一提的是，该第一退火处理的步骤还可以在所述P掺杂离子注入的步骤之后，形成所述第二间隙壁材料层之前进行。
另外，本步骤中的第一退火处理的步骤在第二间隙壁材料层106a沉积之后进行，其有利于提高之后第二间隙壁材料层106a刻蚀后形成的第二间隙壁的关键尺寸(CD)均匀性，也有利于提高NMOS器件的短沟道效应。
在NMOS区内形成第二应力外延层之前进行第一退火处理，以激活所述源/漏极中的P型掺杂离子，扩大了第一退火处理的工艺窗口，避免了NMOS区内的N型掺杂离子(例如磷)在高热预算的情况下扩散太快的问题，有利于控制核心(Core)器件的短沟道效应和输入输出器件的结漏电流(junction leakage)，并有利于提高NMOS的短沟道效应。
接着，如图1D所示，刻蚀所述NMOS区内的所述第二栅极结构1022上的部分所述第二间隙壁材料层106a，以在所述第二栅极结构1022的侧壁上形成第二间隙壁106。
示例性地，刻蚀所述NMOS区内的所述第二栅极结构1022上的部分所述第二间隙壁材料层106a，以在所述第二栅极结构1022的侧壁上形成第二间隙壁106，在此步骤中，可将第二栅极结构1022顶部的第二间隙壁材料层106a刻蚀去除，而在第二栅极结构1022外侧的第一鳍片结构和第二鳍片结构上可以保留部分第二间隙壁材料层106a，以作为后续外延生长第二应力外延层时的保护层。
刻蚀的方法可以使用本领域技术人员熟知的任何适合的干法刻蚀或者湿法刻蚀等方法。
随后，继续参考图1D，在所述NMOS区内的第二栅极结构1022两侧的所述第二鳍片结构1012中的预定形成源/漏极的区域形成第二应力外延层107。
具体地，形成第二应力外延层107的方法包括：刻蚀所述第二栅极结构1022两侧的部分所述第二鳍片结构1012，以在预定形成NMOS的源/漏极的区域形成第二凹槽；再在所述第二凹槽中选择性外延生长所述第二应力外延层107。
选择性外延生长可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种。
在NMOS中，第二应力外延层107通常具有拉应力。第二应力外延层107的材料可以为SiP、SiC或其他可提供拉应力的适合的材料。本实施例中，较佳地选择SiP作为第二应力外延层。具体地，可采用化学气相沉积方法或者气体源分子束外延方法生长SiP，用硅烷或者乙硅烷作为硅源，磷烷作为磷源。
随后，还可选择性地只对存储器件区内的NMOS区进行N型源/漏极离子注入，形成N型重掺杂源/漏极，而不对核心区和输入输出区内的NMOS区进行源/漏极离子注入，或者，不对任何的NMOS区进行源/漏极离子注入。
之后，还包括进行第二退火处理的步骤，该第二退火处理可以使用任何适合的退火方法，例如炉管退火、脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火。本实施例中，较佳地，第二退火处理使用激光退火(laser anneal)或快闪退火(flash anneal)。
其中，第二退火处理的温度范围可以为1000～1350℃，退火时间范围可以为400μs～800μs，该退火时间也即使用激光退火时的停留时间(Dwell time)。
在此过程中，第二退火处理也可以激活前述步骤中PMOS区中源/漏极内的掺杂离子。
另外，第二应力外延层为SiP时，该第二退火还可以激活掺杂的磷。
至此完成了本发明的半导体器件的制造方法的关键步骤的介绍，在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制作方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
综上所述，根据本发明的制造方法，在NMOS区内形成第二应力外延层之前进行第一退火处理，以激活所述源/漏极中的P型掺杂离子，扩大了第一退火处理的工艺窗口，避免了NMOS区内的N型掺杂离子(例如磷)在高热预算的情况下扩散太快的问题，有利于控制核心(Core)器件的短沟道效应和输入输出器件的结漏电流(junction leakage)，并有利于提高NMOS的短沟道效应，另外，第一退火处理的步骤在第二间隙壁材料层沉积之后进行，其有利于提高之后第二间隙壁材料层刻蚀后形成的第二间隙壁的关键尺寸(CD)均匀性，也有利于提高NMOS器件的短沟道效应，因此，本发明的制造方法，提高了器件的整体性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (15)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底包括存储器件区、核心区和输入输出区，在所述存储器件区、核心区和输入输出区内均包括NMOS区和PMOS区，在所述PMOS区内和所述NMOS区内的所述半导体衬底上分别形成有第一鳍片结构和第二鳍片结构；
形成分别横跨所述第一鳍片结构和所述第二鳍片结构的第一栅极结构和第二栅极结构；
在所述PMOS区内的第一栅极结构两侧的所述第一鳍片结构中的预定形成源/漏极的区域形成第一应力外延层；
形成图案化的掩膜层，以覆盖所述NMOS区并暴露所述PMOS区；
进行P型源/漏极离子注入，以在所述存储器件区和所述核心区内的所述PMOS区中形成源/漏极；
进行第一退火处理，以激活所述源/漏极中的P型掺杂离子；
在所述NMOS区内的第二栅极结构两侧的所述第二鳍片结构中的预定形成源/漏极的区域形成第二应力外延层。
2.如权利要求1所述的制造方法，其特征在于，在形成所述第一应力外延层之前还包括以下步骤：
沉积第一间隙壁材料层，以覆盖所述PMOS区和NMOS区；
刻蚀所述PMOS区内的所述第一栅极结构上的部分所述第一间隙材料层，以在所述第一栅极结构的两侧壁上形成第一间隙壁。
3.如权利要求1所述的制造方法，其特征在于，在进行所述P型源/漏极离子注入的步骤中，还包括在所述输入输出区内的所述PMOS区中形成P型源/漏极的步骤。
4.如权利要求1所述的制造方法，其特征在于，在所述P型源/漏极离子注入的步骤之后，形成第二应力外延层之前，还包括以下步骤：
形成第二间隙壁材料层，覆盖所述NMOS区和所述PMOS区；
刻蚀所述NMOS区内的所述第二栅极结构上的部分所述第二间隙壁材料层，以在所述第二栅极结构的侧壁上形成第二间隙壁。
5.如权利要求4所述的制造方法，其特征在于，所述第一退火处理的步骤在形成所述第二间隙壁材料层之后进行，或者，所述第一退火处理的步骤在所述P掺杂离子注入的步骤之后，形成所述第二间隙壁材料层之前进行。
6.如权利要求1所述的制造方法，其特征在于，所述第一退火处理使用峰值退火。
7.如权利要求1所述的制造方法，其特征在于，在形成所述第二应力外延层之后，还包括进行第二退火处理的步骤。
8.如权利要求7所述的制造方法，其特征在于，所述第二退火处理使用激光退火或快闪退火。
9.如权利要求7或8所述的制造方法，其特征在于，所述第二退火处理的温度范围为1000～1350℃，退火时间范围为400μs～800μs。
10.如权利要求2所述的制造方法，其特征在于，在形成所述第一栅极结构和所述第二栅极结构之后，沉积所述第一间隙壁材料层之前，还包括以下步骤：
在所述第一栅极结构和所述第二栅极结构的两侧壁上形成偏移侧墙；
对所述PMOS区和所述NMOS区分别进行halo/LDD离子注入。
11.如权利要求10所述的制造方法，其特征在于，在所述halo/LDD离子注入之后，形成所述第一应力外延层之前，还包括进行退火处理的步骤。
12.如权利要求1所述的制造方法，其特征在于，在形成所述第一应力外延层的方法包括以下步骤：
刻蚀所述第一栅极结构两侧的部分所述第一鳍片结构，以在预定形成PMOS的源/漏极的区域形成第一凹槽；
在所述第一凹槽中外延生长所述第一应力材料层。
13.如权利要求1所述的制造方法，其特征在于，形成所述第二应力外延层的方法包括以下步骤：
刻蚀所述第二栅极结构两侧的部分所述第二鳍片结构，以在预定形成NMOS的源/漏极的区域形成第二凹槽；
在所述第二凹槽中外延生长所述第二应力外延层。
14.如权利要求1所述的制造方法，其特征在于，所述存储器件包括SRAM器件。
15.如权利要求1所述的制造方法，其特征在于，所述第一应力外延层的材料包括SiGe，所述第二应力外延层的材料包括SiP。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610807671.8A CN107799472B (zh) | 2016-09-07 | 2016-09-07 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610807671.8A CN107799472B (zh) | 2016-09-07 | 2016-09-07 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107799472A true CN107799472A (zh) | 2018-03-13 |
| CN107799472B CN107799472B (zh) | 2020-04-10 |
Family
ID=61529943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610807671.8A Active CN107799472B (zh) | 2016-09-07 | 2016-09-07 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799472B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648973A (zh) * | 2018-06-26 | 2020-01-03 | 台湾积体电路制造股份有限公司 | 制造半导体器件的方法以及半导体器件 |
| CN116437657A (zh) * | 2023-06-14 | 2023-07-14 | 合肥晶合集成电路股份有限公司 | 静态随机存取存储器单元的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593701A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 应变nmos器件以及应变cmos器件的制造方法 |
| CN102194697A (zh) * | 2010-03-09 | 2011-09-21 | 台湾积体电路制造股份有限公司 | 半导体结构的形成方法 |
| US20130015525A1 (en) * | 2011-07-11 | 2013-01-17 | International Business Machines Corporation | Cmos with dual raised source and drain for nmos and pmos |
| CN103811420A (zh) * | 2012-11-08 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN104637879A (zh) * | 2013-11-06 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
-
2016
- 2016-09-07 CN CN201610807671.8A patent/CN107799472B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593701A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 应变nmos器件以及应变cmos器件的制造方法 |
| CN102194697A (zh) * | 2010-03-09 | 2011-09-21 | 台湾积体电路制造股份有限公司 | 半导体结构的形成方法 |
| US20130015525A1 (en) * | 2011-07-11 | 2013-01-17 | International Business Machines Corporation | Cmos with dual raised source and drain for nmos and pmos |
| CN103811420A (zh) * | 2012-11-08 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN104637879A (zh) * | 2013-11-06 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648973A (zh) * | 2018-06-26 | 2020-01-03 | 台湾积体电路制造股份有限公司 | 制造半导体器件的方法以及半导体器件 |
| CN116437657A (zh) * | 2023-06-14 | 2023-07-14 | 合肥晶合集成电路股份有限公司 | 静态随机存取存储器单元的制备方法 |
| CN116437657B (zh) * | 2023-06-14 | 2023-09-08 | 合肥晶合集成电路股份有限公司 | 静态随机存取存储器单元的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107799472B (zh) | 2020-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7652328B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7122435B2 (en) | Methods, systems and structures for forming improved transistors | |
| KR101457007B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP4493536B2 (ja) | 半導体装置及びその製造方法 | |
| KR102018101B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100905807B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8361895B2 (en) | Ultra-shallow junctions using atomic-layer doping | |
| KR20090019693A (ko) | 스트레인된 반도체 장치 및 이의 제조 방법 | |
| KR101868803B1 (ko) | 스트레스 기억 기술(ｓｍｔ)을 이용한 반도체 장치의 제조 방법 | |
| US9530864B2 (en) | Junction overlap control in a semiconductor device using a sacrificial spacer layer | |
| US20080119025A1 (en) | Method of making a strained semiconductor device | |
| CN101621006B (zh) | 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 | |
| CN104217955B (zh) | N型晶体管及其制作方法、互补金属氧化物半导体 | |
| US7009258B2 (en) | Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon | |
| CN105448834A (zh) | 晶体管通道应变状态不同的半导体结构体及其制造方法 | |
| CN110047754A (zh) | 半导体器件及其制造方法 | |
| CN110047908A (zh) | 半导体器件及其制造方法 | |
| US20080217685A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN107799472A (zh) | 一种半导体器件的制造方法 | |
| JP2010161223A (ja) | 半導体装置及びその製造方法 | |
| CN103943504A (zh) | 一种半导体器件及其制备方法 | |
| US9741853B2 (en) | Stress memorization techniques for transistor devices | |
| CN108447824A (zh) | 一种半导体器件及其制造方法 | |
| US8431462B2 (en) | Methods of manufacturing semiconductor devices | |
| CN102915971A (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |