CN116437657A - 静态随机存取存储器单元的制备方法 - Google Patents
静态随机存取存储器单元的制备方法 Download PDFInfo
- Publication number
- CN116437657A CN116437657A CN202310699227.9A CN202310699227A CN116437657A CN 116437657 A CN116437657 A CN 116437657A CN 202310699227 A CN202310699227 A CN 202310699227A CN 116437657 A CN116437657 A CN 116437657A
- Authority
- CN
- China
- Prior art keywords
- active region
- layer
- stress
- region
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 230000003068 static effect Effects 0.000 title abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- -1 nitrogen ions Chemical class 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 abstract description 6
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 161
- 229920005591 polysilicon Polymers 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 21
- 238000005530 etching Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 230000001105 regulatory effect Effects 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种静态随机存取存储器单元的制备方法，包括：提供衬底，衬底包括第一有源区、第二有源区及第三有源区，且第一有源区、第二有源区及第三有源区上均形成有栅极多晶硅层；形成应力层顺形地覆盖衬底及栅极多晶硅层；减小应力层给第三有源区施加的应力；形成第一图形化的光刻胶层覆盖第三有源区，执行第一干法刻蚀工艺形成第一侧墙和第二侧墙；去除第一图形化的光刻胶层；以及，形成第二图形化的光刻胶层覆盖第一有源区及第二有源区，执行第二干法刻蚀工艺形成第三侧墙，以及在第三有源区中形成第三源区和第三漏区。本发明能够节省工序，且利于提高静态随机存取存储器单元的读写能力。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种静态随机存取存储器单元的制备方法。
背景技术
静态随机存取存储器(SRAM，Static Random Access Memory)以其低功耗、高速的优点成为片上存储器中不可或缺的重要组成部分，只要为其供电即可保存数据，无需不断对其进行刷新。静态随机存取存储器单元一般为6T结构，其包括2个上拉晶体管(PU，PullUp transistor)、2个下拉晶体管(PD，Pull Down transistor)和2个传输晶体管(PG，PassGate transistor)，其中上拉晶体管一般为PMOS管，下拉晶体管和传输晶体管一般为NMOS管。
在静态随机存取存储器单元的制备工艺中，在衬底上形成栅极多晶硅层之后，会在栅极多晶硅层的侧面形成一层较薄的保护层（较厚会影响晶体管的性能），以保护栅极多晶硅层；然后在衬底中形成轻掺杂区，退火后在栅极多晶硅层的侧面形成一层较厚的侧墙，侧墙的厚度与晶体管的沟道电流（工作电流）大小有关；然后形成漏区和源区，进而形成应力层给晶体管施加应力。从上述制备工艺繁杂，且退火后再在栅极多晶硅层的侧面形成一层较厚的侧墙一般是同步形成，上拉晶体管、下拉晶体管及传输晶体管的侧墙厚度相近，上拉晶体管、下拉晶体管及传输晶体管的侧墙厚度与静态随机存取存储器单元的γ值和α值相关，通过调控静态随机存取存储器单元的γ值和α值利于提高静态随机存取存储器单元的读写能力，其中γ值为传输晶体管与上拉晶体管的工作电流的比值，α值为上拉晶体管与下拉晶体管的工作电流的比值；然而上拉晶体管、下拉晶体管及传输晶体管的侧墙厚度相近，不利于调控静态随机存取存储器单元的γ值和α值，即不利于提高静态随机存取存储器单元的读写能力。
发明内容
本发明的目的在于提供一种静态随机存取存储器单元的制备方法，节省制备工序，利于提高静态随机存取存储器单元的读写能力。
为了达到上述目的，本发明提供了一种静态随机存取存储器单元的制备方法，包括：
提供衬底，所述衬底包括第一有源区、第二有源区及第三有源区，且所述第一有源区、所述第二有源区及所述第三有源区上均形成有栅极多晶硅层；
形成应力层顺形地覆盖所述衬底及所述栅极多晶硅层；
减小所述应力层给所述第三有源区施加的应力；
形成第一图形化的光刻胶层覆盖所述第三有源区，执行第一干法刻蚀工艺刻蚀去除所述第一有源区及所述第二有源区上的部分应力层，以显露出所述第一有源区及所述第二有源区，所述第一有源区和所述第二有源区上剩余的应力层分别作为第一侧墙和第二侧墙，以及在所述第一有源区中形成第一源区和第一漏区及在所述第二有源区中形成第二源区和第二漏区；
去除所述第一图形化的光刻胶层；以及，
形成第二图形化的光刻胶层覆盖所述第一有源区及所述第二有源区，执行第二干法刻蚀工艺刻蚀去除所述第三有源区上的部分应力层，以显露出所述第三有源区，所述第三有源区上剩余的应力层作为第三侧墙，以及在所述第三有源区中形成第三源区和第三漏区。
可选的，所述应力层的材质包括氮化硅。
可选的，所述应力层的厚度为250埃~350埃，所述应力层具有的拉应力为1.2GPa~1.8GPa。
可选的，减小所述应力层给所述第三有源区施加的应力的步骤包括：
形成第三图形化的光刻胶层覆盖所述第一有源区及所述第二有源区；
执行等离子体轰击工艺轰击所述第三有源区上的应力层，以去除所述第三有源区上的应力层的至少部分应力；以及，
去除所述第三图形化的光刻胶层。
可选的，所述等离子体轰击工艺的轰击离子包括氮离子。
可选的，减小应力层给第三有源区施加的应力的步骤还包括：去除第三图形化的光刻胶层之后，对应力层执行退火工艺。
可选的，减小所述应力层给所述第三有源区施加的应力的步骤包括：
执行紫外线照射工艺照射所述第一有源区、所述第二有源区及所述第三有源区上的应力层；以及，
对所述应力层执行退火工艺。
可选的，在所述第三有源区中形成第三源区和第三漏区之后，还包括去除所述第二图形化的光刻胶层。
可选的，所述第一有源区和所述第二有源区的导电类型相同，所述第三有源区和所述第一有源区的导电类型相反。
可选的，所述第三侧墙的厚度与所述第一侧墙和所述第二侧墙的厚度不同。
在本发明提供的静态随机存取存储器单元的制备方法中，提供衬底，衬底包括第一有源区、第二有源区及第三有源区，且第一有源区、第二有源区及第三有源区上均形成有栅极多晶硅层；形成应力层顺形地覆盖衬底及栅极多晶硅层；减小应力层给第三有源区施加的应力；形成第一图形化的光刻胶层覆盖第三有源区，执行第一干法刻蚀工艺刻蚀去除第一有源区及第二有源区上的部分应力层，以显露出第一有源区及第二有源区，第一有源区和第二有源区上剩余的应力层分别作为第一侧墙和第二侧墙，以及在第一有源区中形成第一源区和第一漏区及在第二有源区中形成第二源区和第二漏区；去除第一图形化的光刻胶层；以及，形成第二图形化的光刻胶层覆盖第一有源区及第二有源区，执行第二干法刻蚀工艺刻蚀去除第三有源区上的部分应力层，以显露出第三有源区，第三有源区上剩余的应力层作为第三侧墙，以及在第三有源区中形成第三源区和第三漏区。本发明中通过减小应力层给第三有源区施加的应力，利于提高第一有源区和第二有源区上的器件的电性能；利用原本形成源区和漏区需要的图形化的光刻胶层，刻蚀应力层后分别形成第一侧墙、第二侧墙及第三侧墙，一方面能够节省工序，不需要额外形成侧墙的工序，另一方面分别刻蚀形成第三侧墙与第一侧墙和第二侧墙，利于分别调控第一侧墙、第二侧墙及第三侧墙的厚度，第一侧墙、第二侧墙及第三侧墙的厚度与静态随机存取存储器单元的γ值和α值相关，通过调控第一侧墙、第二侧墙及第三侧墙的厚度，利于提高静态随机存取存储器单元的读写能力。
附图说明
图1为本发明一实施例提供的静态随机存取存储器单元的制备方法的流程图。
图2为本发明一实施例提供的静态随机存取存储器单元的制备方法中提供衬底后的剖面示意图。
图3为本发明一实施例提供的静态随机存取存储器单元的制备方法中形成应力层后的剖面示意图。
图4为本发明一实施例提供的静态随机存取存储器单元的制备方法中形成第一图形化的光刻胶层后的剖面示意图。
图5为本发明一实施例提供的静态随机存取存储器单元的制备方法中形成第一侧墙和第二侧墙后的剖面示意图。
图6为本发明一实施例提供的静态随机存取存储器单元的制备方法中去除第一图形化的光刻胶层后的剖面示意图。
图7为本发明一实施例提供的静态随机存取存储器单元的制备方法中形成第二图形化的光刻胶层后的剖面示意图。
图8为本发明一实施例提供的静态随机存取存储器单元的制备方法中形成第三侧墙后的剖面示意图。
图9为本发明一实施例提供的静态随机存取存储器单元的制备方法中去除第二图形化的光刻胶层后的剖面示意图。
其中，附图标记为：
10-衬底；11-第一有源区；12-第二有源区；13-第三有源区；21-第一栅极多晶硅层；22-第二栅极多晶硅层；23-第三栅极多晶硅层；30-保护层；41-第一轻掺杂区；42-第二轻掺杂区；50-牺牲氧化层；60-应力层；61-第一侧墙；62-第二侧墙；63-第三侧墙；71-第一图形化的光刻胶层；72-第二图形化的光刻胶层；811-第一源区；812-第一漏区；821-第二源区；822-第二漏区；831-第三源区；832-第三漏区。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1为本实施例提供的静态随机存取存储器单元的制备方法的流程图。请参考图1，本发明提供了一种静态随机存取存储器单元的制备方法，包括：
步骤S1：提供衬底，衬底包括第一有源区、第二有源区及第三有源区，且第一有源区、第二有源区及第三有源区上均形成有栅极多晶硅层；
步骤S2：形成应力层顺形地覆盖衬底及栅极多晶硅层；
步骤S3：减小应力层给第三有源区施加的应力；
步骤S4：形成第一图形化的光刻胶层覆盖第三有源区，执行第一干法刻蚀工艺刻蚀去除第一有源区及第二有源区上的部分应力层，以显露出第一有源区及第二有源区，第一有源区和第二有源区上剩余的应力层分别作为第一侧墙和第二侧墙，以及在第一有源区中形成第一源区和第一漏区及在第二有源区中形成第二源区和第二漏区；
步骤S5：去除第一图形化的光刻胶层；
步骤S6：形成第二图形化的光刻胶层覆盖第一有源区及第二有源区，执行第二干法刻蚀工艺刻蚀去除第三有源区上的部分应力层，以显露出第三有源区，第三有源区上剩余的应力层作为第三侧墙，以及在第三有源区中形成第三源区和第三漏区。
图2为本实施例提供的静态随机存取存储器单元的制备方法中提供衬底后的剖面示意图。图3为本实施例提供的静态随机存取存储器单元的制备方法中形成应力层后的剖面示意图。图4为本实施例提供的静态随机存取存储器单元的制备方法中形成第一图形化的光刻胶层后的剖面示意图。图5为本实施例提供的静态随机存取存储器单元的制备方法中形成第一侧墙和第二侧墙后的剖面示意图。图6为本实施例提供的静态随机存取存储器单元的制备方法中去除第一图形化的光刻胶层后的剖面示意图。图7为本实施例提供的静态随机存取存储器单元的制备方法中形成第二图形化的光刻胶层后的剖面示意图。图8为本实施例提供的静态随机存取存储器单元的制备方法中形成第三侧墙后的剖面示意图。图9为本实施例提供的静态随机存取存储器单元的制备方法中去除第二图形化的光刻胶层后的剖面示意图。下面结合图2~图9对本实施例提供的静态随机存取存储器单元的制备方法进行详细说明。
请参考图2，执行步骤S1：提供衬底10，衬底10的材质包括硅、锗、镓、氮或碳中的一种或多种。在衬底10中形成第一有源区11、第二有源区12和第三有源区13，其中第一有源区11、第二有源区12和第三有源区13的宽度可相同或不同；第一有源区11和第二有源区12连接，第三有源区13与第一有源区11和第二有源区12之间均具有间隙（不相连）。在本实施例中，第一有源区11和第二有源区12的导电类型相同，第三有源区13和第一有源区11的导电类型相反。后续制备工艺会在第一有源区11上形成下拉晶体管、第二有源区12上形成传输晶体管和第三有源区13上形成上拉晶体管，其中下拉晶体管和传输晶体管为NMOS管，上拉晶体管为PMOS管。在本实施例中，静态随机存取存储器单元一般为6T结构，包括2个上拉晶体管、2个下拉晶体管和2个传输晶体管，图中仅示意了6T结构中的部分剖面，包括1个上拉晶体管、1个下拉晶体管和1个传输晶体管。
第一有源区11、第二有源区12和第三有源区13上均形成有栅极多晶硅层，其中第一有源区11上的栅极多晶硅层为第一栅极多晶硅层21，第二有源区12上的栅极多晶硅层为第二栅极多晶硅层22，第三有源区13上的栅极多晶硅层为第三栅极多晶硅层23，并且在栅极多晶硅层与衬底10之间均形成有栅氧化层（图中未标示）。
在栅极多晶硅层（第一栅极多晶硅层21、第二栅极多晶硅层22及第三栅极多晶硅层23）的侧面形成有保护层30，保护层30为了保护栅极多晶硅层不受轻掺杂时的影响，保护层30的厚度较薄，且保护层30的材质可包括氮化硅或氧化硅；进而，在第一有源区11和第二有源区12中形成第一轻掺杂区41，在第三有源区13中形成第二轻掺杂区42，第一轻掺杂区41和第二轻掺杂区42的导电类型相反。
请参考图3，执行步骤S2：先形成牺牲氧化层50顺形地覆盖衬底10及栅极多晶硅层（第一栅极多晶硅层21、第二栅极多晶硅层22及第三栅极多晶硅层23）；进而形成应力层60顺形地覆盖衬底10及栅极多晶硅层，由于牺牲氧化层50的存在，应力层60顺形地覆盖牺牲氧化层50，其中应力层60的材质包括氮化硅，应力层60的厚度优选为250埃~350埃，应力层60具有的拉应力优选为1.2GPa~1.8GPa，不限于上述材质、厚度及拉应力。
请继续参考图3，执行步骤S3：由于会在第一有源区11上形成下拉晶体管、第二有源区12上形成传输晶体管和第三有源区13上形成上拉晶体管，其中下拉晶体管和传输晶体管为NMOS管，上拉晶体管为PMOS管，NMOS管需要拉应力利于提高NMOS管的性能，但PMOS管则不需要拉应力，因此需要减小应力层60给第三有源区13施加的应力。
在本实施例中，减小应力层60给第三有源区13施加的应力的步骤包括：形成第三图形化的光刻胶层（图中未示出）覆盖第一有源区11及第二有源区12；执行等离子体轰击工艺轰击第三有源区13上的应力层60，轰击应力层60可以释放应力层60的应力，以去除第三有源区13上的应力层60的至少部分应力，其中等离子体轰击工艺的轰击离子包括氮离子，不限于此轰击离子；以及，去除第三图形化的光刻胶层；进一步地，对应力层60执行退火工艺，以使应力层60对第一有源区11和第二有源区12产生应力影响，由于去除了第三有源区13上的应力层60的至少部分应力，退火后能够实现减小应力层60给第三有源区13施加的应力。
在其它实施例中，减小应力层60给第三有源区13施加的应力的步骤包括：执行紫外线照射工艺照射第一有源区11、第二有源区12和第三有源区13上的应力层60；以及，对应力层60执行退火工艺，以使应力层60对第一有源区11和第二有源区12产生应力影响。紫外线照射工艺能够减少应力层60中的氢离子，氢离子在退火过程中会与衬底10中的硅发生反应形成氢硅键，由于第一有源区11和第二有源区12与第三有源区13的掺杂离子不同，第一有源区11和第二有源区12与第三有源区13导电类型不同，第一有源区11和第二有源区12与第三有源区13导电类型影响氢硅键的形成，第一有源区11和第二有源区12中形成的氢硅键的数量大于第三有源区13中形成的氢硅键的数量，而氢硅键的数量越多，应力越大，即在退火后第一有源区11和第二有源区12的应力大于第三有源区13的应力，因此实现减小应力层60给第三有源区13施加的应力。
执行步骤S4：请参考图4，形成第一图形化的光刻胶层71覆盖第三有源区13，显露出第一有源区11和第二有源区12上的应力层60的表面。请参考图5，以第一图形化的光刻胶层71为掩模执行第一干法刻蚀工艺刻蚀去除第一有源区11及第二有源区12上的部分应力层60，以显露出第一有源区11及第二有源区12，由于牺牲氧化层50的存在，在刻蚀后显露出第一有源区11及第二有源区12的牺牲氧化层50的表面。第一有源区11及第二有源区12上剩余的应力层60分别作为第一侧墙61和第二侧墙62，第一侧墙61覆盖第一栅极多晶硅层21的侧面，第二侧墙62覆盖第二栅极多晶硅层22的侧面。在本实施例中，此步刻蚀后第一侧墙61和第二侧墙62的厚度相近或相同，且在刻蚀后会保留至少部分厚度的牺牲氧化层50。
进一步地，以第一图形化的光刻胶层71为掩模执行第一离子注入工艺以在第一有源区11中形成第一源区811和第一漏区812，以及在第二有源区12中形成第二源区821和第二漏区822。在本实施例中，第一源区811、第一漏区812、第二源区821和第二漏区822的导电类型相同，且第一源区811和第一有源区11的导电类型相反，第一轻掺杂区41和第一源区811的导电类型相同。
请参考图6，执行步骤S5：采用灰化工艺去除第一图形化的光刻胶层71，显露出第三有源区13上的应力层60的表面。
执行步骤S6：请参考图7，形成第二图形化的光刻胶层72覆盖第一有源区11和第二有源区12，显露出第三有源区13上的应力层60的表面。请参考图8，以第二图形化的光刻胶层72为掩模执行第二干法刻蚀工艺刻蚀去除第三有源区13上的部分应力层60，以显露出第三有源区13，由于牺牲氧化层50的存在，在刻蚀后显露出第三有源区13的牺牲氧化层50的表面。第三有源区13上剩余的应力层60分别作为第三侧墙63，第三侧墙63覆盖第三栅极多晶硅层23的侧面。在本实施例中，此步刻蚀后第三侧墙63的厚度与第一侧墙61和第二侧墙62的厚度不同，且在刻蚀后会保留至少部分厚度的牺牲氧化层50。
进一步地，以第二图形化的光刻胶层72为掩模执行第二离子注入工艺以在第三有源区13中形成第三源区831和第三漏区832。在本实施例中，第三源区831和第三漏区832的导电类型相同，且第三源区831和第一源区811的导电类型相反，第三源区831和第三有源区13的导电类型相反，第二轻掺杂区42和第三源区831的导电类型相同。
在本实施例中，利用原本形成源区和漏区需要的图形化的光刻胶层，刻蚀应力层后以剩余的应力层分别形成第一侧墙、第二侧墙及第三侧墙，能够节省工序，不需要额外形成侧墙的工序，在现有技术中是先形成侧墙，再形成源区和漏区，后面形成应力层，步骤繁杂。并且分别刻蚀形成第三侧墙与第一侧墙和第二侧墙，利于分别调控第一侧墙、第二侧墙及第三侧墙的厚度，第一侧墙的厚度决定了第一有源区中下拉晶体管的工作电流，第二侧墙的厚度决定了第二有源区中传输晶体管的工作电流，第三侧墙的厚度决定了第三有源区中上拉晶体管的工作电流；第三侧墙的厚度越大，上拉晶体管的工作电流越小，而静态随机存取存储器单元的γ值为传输晶体管与上拉晶体管的工作电流的比值，α值为上拉晶体管与下拉晶体管的工作电流的比值，即第一侧墙、第二侧墙及第三侧墙的厚度与静态随机存取存储器单元的γ值和α值相关，通过调控第一侧墙、第二侧墙及第三侧墙的厚度，利于提高静态随机存取存储器单元的读写能力。
进一步地，请参考图9，在第三有源区13中形成第三源区831和第三漏区832之后，还包括采用灰化工艺去除第二图形化的光刻胶层72。在后续制备工艺中，还包括形成金属硅化物及互连工艺，在此不作详细描述。
综上，在本发明提供的静态随机存取存储器单元的制备方法中，提供衬底，衬底包括第一有源区、第二有源区及第三有源区，且第一有源区、第二有源区及第三有源区上均形成有栅极多晶硅层；形成应力层顺形地覆盖衬底及栅极多晶硅层；减小应力层给第三有源区施加的应力；形成第一图形化的光刻胶层覆盖第三有源区，执行第一干法刻蚀工艺刻蚀去除第一有源区及第二有源区上的部分应力层，以显露出第一有源区及第二有源区，第一有源区和第二有源区上剩余的应力层分别作为第一侧墙和第二侧墙，以及在第一有源区中形成第一源区和第一漏区及在第二有源区中形成第二源区和第二漏区；去除第一图形化的光刻胶层；以及，形成第二图形化的光刻胶层覆盖第一有源区及第二有源区，执行第二干法刻蚀工艺刻蚀去除第三有源区上的部分应力层，以显露出第三有源区，第三有源区上剩余的应力层作为第三侧墙，以及在第三有源区中形成第三源区和第三漏区。本发明中通过减小应力层给第三有源区施加的应力，利于提高第一有源区和第二有源区上的器件的电性能；利用原本形成源区和漏区需要的图形化的光刻胶层，刻蚀应力层后分别形成第一侧墙、第二侧墙及第三侧墙，一方面能够节省工序，不需要额外形成侧墙的工序，另一方面分别刻蚀形成第三侧墙与第一侧墙和第二侧墙，利于分别调控第一侧墙、第二侧墙及第三侧墙的厚度，第一侧墙、第二侧墙及第三侧墙的厚度与静态随机存取存储器单元的γ值和α值相关，通过调控第一侧墙、第二侧墙及第三侧墙的厚度，利于提高静态随机存取存储器单元的读写能力。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种静态随机存取存储器单元的制备方法，其特征在于，包括：
提供衬底，所述衬底包括第一有源区、第二有源区及第三有源区，且所述第一有源区、所述第二有源区及所述第三有源区上均形成有栅极多晶硅层；
形成应力层顺形地覆盖所述衬底及所述栅极多晶硅层；
减小所述应力层给所述第三有源区施加的应力；
形成第一图形化的光刻胶层覆盖所述第三有源区，执行第一干法刻蚀工艺刻蚀去除所述第一有源区及所述第二有源区上的部分应力层，以显露出所述第一有源区及所述第二有源区，所述第一有源区和所述第二有源区上剩余的应力层分别作为第一侧墙和第二侧墙，以及在所述第一有源区中形成第一源区和第一漏区及在所述第二有源区中形成第二源区和第二漏区；
去除所述第一图形化的光刻胶层；以及，
形成第二图形化的光刻胶层覆盖所述第一有源区及所述第二有源区，执行第二干法刻蚀工艺刻蚀去除所述第三有源区上的部分应力层，以显露出所述第三有源区，所述第三有源区上剩余的应力层作为第三侧墙，以及在所述第三有源区中形成第三源区和第三漏区。
2.如权利要求1所述的静态随机存取存储器单元的制备方法，其特征在于，所述应力层的材质包括氮化硅。
3.如权利要求2所述的静态随机存取存储器单元的制备方法，其特征在于，所述应力层的厚度为250埃~350埃，所述应力层具有的拉应力为1.2GPa~1.8GPa。
4.如权利要求1或3所述的静态随机存取存储器单元的制备方法，其特征在于，减小所述应力层给所述第三有源区施加的应力的步骤包括：
形成第三图形化的光刻胶层覆盖所述第一有源区及所述第二有源区；
执行等离子体轰击工艺轰击所述第三有源区上的应力层，以去除所述第三有源区上的应力层的至少部分应力；以及，
去除所述第三图形化的光刻胶层。
5.如权利要求4所述的静态随机存取存储器单元的制备方法，其特征在于，所述等离子体轰击工艺的轰击离子包括氮离子。
6.如权利要求4所述的静态随机存取存储器单元的制备方法，其特征在于，减小所述应力层给所述第三有源区施加的应力的步骤还包括：去除所述第三图形化的光刻胶层之后，对所述应力层执行退火工艺。
7.如权利要求1或3所述的静态随机存取存储器单元的制备方法，其特征在于，减小所述应力层给所述第三有源区施加的应力的步骤包括：
执行紫外线照射工艺照射所述第一有源区、所述第二有源区及所述第三有源区上的应力层；以及，
对所述应力层执行退火工艺。
8.如权利要求1所述的静态随机存取存储器单元的制备方法，其特征在于，在所述第三有源区中形成第三源区和第三漏区之后，还包括去除所述第二图形化的光刻胶层。
9.如权利要求1所述的静态随机存取存储器单元的制备方法，其特征在于，所述第一有源区和所述第二有源区的导电类型相同，所述第三有源区和所述第一有源区的导电类型相反。
10.如权利要求1所述的静态随机存取存储器单元的制备方法，其特征在于，所述第三侧墙的厚度与所述第一侧墙和所述第二侧墙的厚度不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310699227.9A CN116437657B (zh) | 2023-06-14 | 2023-06-14 | 静态随机存取存储器单元的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310699227.9A CN116437657B (zh) | 2023-06-14 | 2023-06-14 | 静态随机存取存储器单元的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116437657A true CN116437657A (zh) | 2023-07-14 |
| CN116437657B CN116437657B (zh) | 2023-09-08 |
Family
ID=87092950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310699227.9A Active CN116437657B (zh) | 2023-06-14 | 2023-06-14 | 静态随机存取存储器单元的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116437657B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117677192A (zh) * | 2024-01-31 | 2024-03-08 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
Citations (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050285202A1 (en) * | 2004-06-24 | 2005-12-29 | International Business Machines Corporation | Structure and method to improve sram stability without increasing cell area or off current |
| US20070187770A1 (en) * | 2006-02-13 | 2007-08-16 | Jong-Hyon Ahn | Semiconductor integrated circuit device and method of manufacturing the same |
| US20080099801A1 (en) * | 2006-10-25 | 2008-05-01 | Kun-Hsien Lee | Metal-oxide-semiconductor transistor and method of forming the same |
| CN101208783A (zh) * | 2005-05-26 | 2008-06-25 | 应用材料股份有限公司 | 通过后pecvd沉积uv处理增加氮化硅膜的拉伸应力的方法 |
| US20090023258A1 (en) * | 2007-07-17 | 2009-01-22 | Chia-Wen Liang | Method of manufacturing complementary metal oxide semiconductor transistors |
| US20090078991A1 (en) * | 2007-09-25 | 2009-03-26 | Advanced Micro Devices, Inc. | Stress enhanced semiconductor device and methods for fabricating same |
| US20090189227A1 (en) * | 2008-01-25 | 2009-07-30 | Toshiba America Electronic Components, Inc. | Structures of sram bit cells |
| JP2009212339A (ja) * | 2008-03-05 | 2009-09-17 | Sony Corp | 固体撮像装置およびその製造方法 |
| CN102376582A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件结构和制作该半导体器件结构的方法 |
| CN102412201A (zh) * | 2011-05-13 | 2012-04-11 | 上海华力微电子有限公司 | 一种在半导体器件中提高氮化硅薄膜拉应力的方法 |
| US8218353B1 (en) * | 2009-09-16 | 2012-07-10 | Altera Corporation | Memory element circuitry with stressed transistors |
| CN102637690A (zh) * | 2012-04-24 | 2012-08-15 | 上海宏力半导体制造有限公司 | Sram存储器及其形成方法 |
| CN102683285A (zh) * | 2012-05-04 | 2012-09-19 | 上海华力微电子有限公司 | 一种形成双应力层的方法 |
| CN102709303A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | Cmos图像传感器及其制作方法 |
| CN102931072A (zh) * | 2012-11-12 | 2013-02-13 | 上海华力微电子有限公司 | 双应力薄膜的制造方法以及半导体器件 |
| CN103515238A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及形成方法、cmos结构及形成方法 |
| CN103515433A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法、sram存储单元电路 |
| CN103579126A (zh) * | 2013-11-06 | 2014-02-12 | 复旦大学 | 一种u型结构的半浮栅器件及其制造方法 |
| WO2014026458A1 (zh) * | 2012-08-15 | 2014-02-20 | 中国科学院上海微系统与信息技术研究所 | 一种六晶体管静态随机存储器单元及其制作方法 |
| CN103730469A (zh) * | 2014-01-07 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 静态随机存取存储单元及其形成方法 |
| CN104051340A (zh) * | 2013-03-13 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种采用应力接近技术的晶体管的制作方法 |
| CN104752216A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105448679A (zh) * | 2014-06-30 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106128958A (zh) * | 2015-05-06 | 2016-11-16 | 三星电子株式会社 | 制造半导体器件的方法 |
| US20160351565A1 (en) * | 2015-05-28 | 2016-12-01 | Sug-Hyun Sung | Integrated circuit (ic) devices including stress inducing layers |
| CN107799472A (zh) * | 2016-09-07 | 2018-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108417572A (zh) * | 2017-02-10 | 2018-08-17 | 中芯国际集成电路制造(上海)有限公司 | Sram存储器及其形成方法 |
| CN108470734A (zh) * | 2017-02-23 | 2018-08-31 | 中芯国际集成电路制造(上海)有限公司 | Sram存储器及其形成方法 |
| CN109087890A (zh) * | 2017-06-13 | 2018-12-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN109712892A (zh) * | 2018-12-27 | 2019-05-03 | 中国科学院微电子研究所 | Mos器件的制作方法 |
| US20190214393A1 (en) * | 2017-12-28 | 2019-07-11 | Semiconductor Manufacturing International (Beijing) Corporation | Static random-access memory and fabrication method thereof |
| CN110739310A (zh) * | 2018-07-20 | 2020-01-31 | 联华电子股份有限公司 | 静态随机存取存储器的布局图案 |
| CN114709177A (zh) * | 2022-06-06 | 2022-07-05 | 合肥晶合集成电路股份有限公司 | 一种半导体器件的制造方法 |
| CN115050631A (zh) * | 2022-08-15 | 2022-09-13 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制造方法 |
| CN115547936A (zh) * | 2022-12-02 | 2022-12-30 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法 |
| WO2023040152A1 (zh) * | 2021-09-15 | 2023-03-23 | 长鑫存储技术有限公司 | 存储器件及其形成方法 |
| CN116013962A (zh) * | 2023-03-24 | 2023-04-25 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
| CN116053213A (zh) * | 2023-03-07 | 2023-05-02 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
| CN116075150A (zh) * | 2023-03-07 | 2023-05-05 | 合肥晶合集成电路股份有限公司 | 静态随机存取存储器单元及其制备方法 |
| CN116154005A (zh) * | 2023-03-02 | 2023-05-23 | 华南理工大学 | 一种NOR Flash的版图及制备方法 |
-
2023
- 2023-06-14 CN CN202310699227.9A patent/CN116437657B/zh active Active
Patent Citations (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050285202A1 (en) * | 2004-06-24 | 2005-12-29 | International Business Machines Corporation | Structure and method to improve sram stability without increasing cell area or off current |
| CN101208783A (zh) * | 2005-05-26 | 2008-06-25 | 应用材料股份有限公司 | 通过后pecvd沉积uv处理增加氮化硅膜的拉伸应力的方法 |
| US20070187770A1 (en) * | 2006-02-13 | 2007-08-16 | Jong-Hyon Ahn | Semiconductor integrated circuit device and method of manufacturing the same |
| US20080099801A1 (en) * | 2006-10-25 | 2008-05-01 | Kun-Hsien Lee | Metal-oxide-semiconductor transistor and method of forming the same |
| US20090023258A1 (en) * | 2007-07-17 | 2009-01-22 | Chia-Wen Liang | Method of manufacturing complementary metal oxide semiconductor transistors |
| US20090078991A1 (en) * | 2007-09-25 | 2009-03-26 | Advanced Micro Devices, Inc. | Stress enhanced semiconductor device and methods for fabricating same |
| US20090189227A1 (en) * | 2008-01-25 | 2009-07-30 | Toshiba America Electronic Components, Inc. | Structures of sram bit cells |
| JP2009212339A (ja) * | 2008-03-05 | 2009-09-17 | Sony Corp | 固体撮像装置およびその製造方法 |
| US8218353B1 (en) * | 2009-09-16 | 2012-07-10 | Altera Corporation | Memory element circuitry with stressed transistors |
| CN102376582A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件结构和制作该半导体器件结构的方法 |
| CN102412201A (zh) * | 2011-05-13 | 2012-04-11 | 上海华力微电子有限公司 | 一种在半导体器件中提高氮化硅薄膜拉应力的方法 |
| CN102637690A (zh) * | 2012-04-24 | 2012-08-15 | 上海宏力半导体制造有限公司 | Sram存储器及其形成方法 |
| CN102683285A (zh) * | 2012-05-04 | 2012-09-19 | 上海华力微电子有限公司 | 一种形成双应力层的方法 |
| CN102709303A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | Cmos图像传感器及其制作方法 |
| CN103515238A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及形成方法、cmos结构及形成方法 |
| CN103515433A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法、sram存储单元电路 |
| WO2014026458A1 (zh) * | 2012-08-15 | 2014-02-20 | 中国科学院上海微系统与信息技术研究所 | 一种六晶体管静态随机存储器单元及其制作方法 |
| CN102931072A (zh) * | 2012-11-12 | 2013-02-13 | 上海华力微电子有限公司 | 双应力薄膜的制造方法以及半导体器件 |
| CN104051340A (zh) * | 2013-03-13 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种采用应力接近技术的晶体管的制作方法 |
| CN103579126A (zh) * | 2013-11-06 | 2014-02-12 | 复旦大学 | 一种u型结构的半浮栅器件及其制造方法 |
| CN104752216A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN103730469A (zh) * | 2014-01-07 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 静态随机存取存储单元及其形成方法 |
| CN105448679A (zh) * | 2014-06-30 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106128958A (zh) * | 2015-05-06 | 2016-11-16 | 三星电子株式会社 | 制造半导体器件的方法 |
| US20160351565A1 (en) * | 2015-05-28 | 2016-12-01 | Sug-Hyun Sung | Integrated circuit (ic) devices including stress inducing layers |
| CN107799472A (zh) * | 2016-09-07 | 2018-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108417572A (zh) * | 2017-02-10 | 2018-08-17 | 中芯国际集成电路制造(上海)有限公司 | Sram存储器及其形成方法 |
| CN108470734A (zh) * | 2017-02-23 | 2018-08-31 | 中芯国际集成电路制造(上海)有限公司 | Sram存储器及其形成方法 |
| CN109087890A (zh) * | 2017-06-13 | 2018-12-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| US20190214393A1 (en) * | 2017-12-28 | 2019-07-11 | Semiconductor Manufacturing International (Beijing) Corporation | Static random-access memory and fabrication method thereof |
| CN110739310A (zh) * | 2018-07-20 | 2020-01-31 | 联华电子股份有限公司 | 静态随机存取存储器的布局图案 |
| CN109712892A (zh) * | 2018-12-27 | 2019-05-03 | 中国科学院微电子研究所 | Mos器件的制作方法 |
| WO2023040152A1 (zh) * | 2021-09-15 | 2023-03-23 | 长鑫存储技术有限公司 | 存储器件及其形成方法 |
| CN114709177A (zh) * | 2022-06-06 | 2022-07-05 | 合肥晶合集成电路股份有限公司 | 一种半导体器件的制造方法 |
| CN115050631A (zh) * | 2022-08-15 | 2022-09-13 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制造方法 |
| CN115547936A (zh) * | 2022-12-02 | 2022-12-30 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法 |
| CN116154005A (zh) * | 2023-03-02 | 2023-05-23 | 华南理工大学 | 一种NOR Flash的版图及制备方法 |
| CN116053213A (zh) * | 2023-03-07 | 2023-05-02 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
| CN116075150A (zh) * | 2023-03-07 | 2023-05-05 | 合肥晶合集成电路股份有限公司 | 静态随机存取存储器单元及其制备方法 |
| CN116013962A (zh) * | 2023-03-24 | 2023-04-25 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117677192A (zh) * | 2024-01-31 | 2024-03-08 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
| CN117677192B (zh) * | 2024-01-31 | 2024-04-26 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116437657B (zh) | 2023-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772671B2 (en) | Semiconductor device having an element isolating insulating film | |
| US20070072403A1 (en) | Semiconductor device and method for fabricating the same | |
| US7348231B2 (en) | Methods of fabricating semiconductor devices having insulating layers with differing compressive stresses | |
| US7718506B2 (en) | Isolation structure for MOS transistor and method for forming the same | |
| EP2500933A1 (en) | Multi-layer structures and process for fabricating semiconductor devices | |
| CN116437657B (zh) | 静态随机存取存储器单元的制备方法 | |
| US7160771B2 (en) | Forming gate oxides having multiple thicknesses | |
| US6586293B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004014830A (ja) | 半導体装置及びその製造方法 | |
| KR100714311B1 (ko) | 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들 | |
| JP3381252B2 (ja) | 半導体装置及びその製造方法 | |
| KR100372645B1 (ko) | 에스오아이 소자의 제조방법 | |
| KR20050009482A (ko) | 반도체 소자의 제조방법 | |
| US6048760A (en) | Method of forming a self-aligned refractory metal silicide contact using doped field oxide regions | |
| KR100399911B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US5391509A (en) | Method of manufacturing a semiconductor device forming a high concentration impurity region through a CVD insulating film | |
| JP3196980B2 (ja) | 半導体装置の製造方法 | |
| KR100448087B1 (ko) | 트랜지스터의스페이서제조방법 | |
| CN115692320A (zh) | 半导体结构及其制作方法 | |
| KR100400319B1 (ko) | 반도체 소자의 콘택 제조방법 | |
| KR100565450B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH08195489A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR0182918B1 (ko) | 모스 트랜지스터의 엘디디 구조의 제조 방법 | |
| CN117096021A (zh) | 抬升源漏极的形成方法 | |
| JP2008258635A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |