CN115050631A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN115050631A
CN115050631A CN202210971574.8A CN202210971574A CN115050631A CN 115050631 A CN115050631 A CN 115050631A CN 202210971574 A CN202210971574 A CN 202210971574A CN 115050631 A CN115050631 A CN 115050631A
Authority
CN
China
Prior art keywords
gate
source
sides
ion implantation
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210971574.8A
Other languages
English (en)
Inventor
陈兴
黄普嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202210971574.8A priority Critical patent/CN115050631A/zh
Publication of CN115050631A publication Critical patent/CN115050631A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45568—Porous nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，先形成第一间隔侧壁，利用第一间隔侧壁的阻挡作用形成邻接所述第一间隔侧壁的第一源漏离子注入区；接着减薄所述第一间隔侧壁以形成第二间隔侧壁，即形成厚度较第一间隔侧壁薄的第二间隔侧壁；利用第二间隔侧壁的阻挡作用形成邻接所述第二间隔侧壁的第二源漏离子注入区，由此，便可以使得第一源漏离子注入区与第一栅极之间的距离与第二源漏离子注入区与第二栅极之间的距离不同，从而便可以在同一半导体衬底上形成性能不同的器件结构。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其制造方法。
背景技术
随着超大规模集成电路工艺的发展，半导体器件进一步向微型化、高密度化、高速化、高可靠化和系统集成化发展。例如，在65nm及其以下节点的技术当中，同一芯片上会出现低功耗器件和高功耗器件；或者，低压器件会和高压器件集成在一起。由此，同一芯片上的不同器件就会有不同的工艺要求和/或性能追求。而如何在同一芯片上制备不同要求的器件成了本领域技术人员的一项研发重点。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，以实现在同一芯片上制备不同要求的器件。
为了实现上述目的，本发明提供了一种半导体器件的制造方法，所述半导体器件的制造方法包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域上形成有第一栅介质层以及位于所述第一栅介质层上的第一栅极，所述第二区域上形成有第二栅介质层以及位于所述第二栅介质层上的第二栅极，并且在所述第一栅极和所述第二栅极两侧均形成有第一间隔侧壁；
对所述第一栅极两侧的所述半导体衬底执行第一离子注入工艺，以在所述第一栅极两侧并且邻接所述第一间隔侧壁的所述半导体衬底中形成第一源漏离子注入区；
减薄所述第一间隔侧壁以形成第二间隔侧壁；以及，
对所述第二栅极两侧的所述半导体衬底执行第二离子注入工艺，以在所述第二栅极两侧并且邻接所述第二间隔侧壁的所述半导体衬底中形成第二源漏离子注入区。
可选的，在所述的半导体器件的制造方法中，所述半导体器件的制造方法还包括：
在形成所述第一源漏离子注入区和所述第二源漏离子注入区后，对所述第一源漏离子注入区和所述第二源漏离子注入区执行退火工艺，以对应形成第一源漏区和第二源漏区。
可选的，在所述的半导体器件的制造方法中，所述第一栅极和所述第二栅极的材质均为多晶硅，通过如下方法形成所述第一间隔侧壁：
对所述第一栅极和所述第二栅极执行氧化工艺，以在所述第一栅极和所述第二栅极的表面形成一氧化层；
形成氮化层，所述氮化层覆盖所述氧化层、所述第一栅介质层以及所述第二栅介质层；以及，
刻蚀所述氮化层和所述氧化层，以在所述第一栅极和所述第二栅极两侧形成所述第一间隔侧壁。
可选的，在所述的半导体器件的制造方法中，对所述第一栅极两侧的所述半导体衬底执行第一离子注入工艺，以在所述第一栅极两侧并且邻接所述第一间隔侧壁的所述半导体衬底中形成第一源漏离子注入区，包括：
形成第一保护层，所述第一保护层覆盖所述第二栅极、所述第二栅极两侧的所述第一间隔侧壁以及所述第二栅介质层；
执行第一离子注入工艺，以在所述第一栅极两侧并且邻接所述第一间隔侧壁的所述半导体衬底中形成第一源漏离子注入区；以及，
去除所述第一保护层。
可选的，在所述的半导体器件的制造方法中，减薄所述第一间隔侧壁以形成第二间隔侧壁，包括：
采用湿法刻蚀工艺刻蚀所述第一间隔侧壁，以去除部分厚度的所述氮化层，形成所述第二间隔侧壁。
可选的，在所述的半导体器件的制造方法中，所述湿法刻蚀工艺所采用的刻蚀溶液为：稀氢氟酸、磷酸以及氨水、双氧水和水的混合溶剂形成的混合溶液；或者，乙二醇二甲醚和无水氟化氢混合溶液。
可选的，在所述的半导体器件的制造方法中，对所述第二栅极两侧的所述半导体衬底执行第二离子注入工艺，以在所述第二栅极两侧并且邻接所述第二间隔侧壁的所述半导体衬底中形成第二源漏离子注入区，包括：
形成第二保护层，所述第二保护层覆盖所述第一栅极、所述第一栅极两侧的所述第二间隔侧壁以及所述第一栅介质层；
执行第二离子注入工艺，以在所述第二栅极两侧并且邻接所述第二间隔侧壁的所述半导体衬底中形成第二源漏离子注入区；以及，
去除所述第二保护层。
可选的，在所述的半导体器件的制造方法中，所述半导体器件的制造方法还包括：
在形成所述第一源漏区和所述第二源漏区后，形成侧墙结构，所述侧墙结构覆盖所述第一栅极和所述第二栅极两侧的所述第二间隔侧壁。
本发明还提供一种半导体器件，所述半导体器件包括：
半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域上形成有第一栅介质层以及位于所述第一栅介质层上的第一栅极，所述第二区域上形成有第二栅介质层以及位于所述第二栅介质层上的第二栅极，并且在所述第一栅极和所述第二栅极两侧均形成有第二间隔侧壁；
所述第一栅极两侧的所述半导体衬底中形成有第一源漏区，所述第一源漏区和所述第一栅极两侧的所述第二间隔侧壁相间隔；
所述第二栅极两侧的所述半导体衬底中形成有第二源漏区，所述第二源漏区和所述第二栅极两侧的所述第二间隔侧壁相邻。
可选的，在所述的半导体器件中，所述第二间隔侧壁包括覆盖所述第一栅极和所述第二栅极两侧的氧化层以及覆盖所述氧化层的氮化层。
在本发明提供的半导体器件及其制造方法中，先形成第一间隔侧壁，利用第一间隔侧壁的阻挡作用形成邻接所述第一间隔侧壁的第一源漏离子注入区；接着减薄所述第一间隔侧壁以形成第二间隔侧壁，即形成厚度较第一间隔侧壁薄的第二间隔侧壁；利用第二间隔侧壁的阻挡作用形成邻接所述第二间隔侧壁的第二源漏离子注入区，由此，便可以使得第一源漏离子注入区与第一栅极之间的距离与第二源漏离子注入区与第二栅极之间的距离不同，从而便可以在同一半导体衬底上形成性能不同的器件结构。
附图说明
图1是本发明实施例的半导体器件的制造方法的流程示意图。
图2是执行本发明实施例的半导体器件的制造方法之提供半导体衬底的剖面示意图。
图3是执行本发明实施例的半导体器件的制造方法之形成氧化层的剖面示意图。
图4是执行本发明实施例的半导体器件的制造方法之形成第一间隔侧壁的剖面示意图。
图5是执行本发明实施例的半导体器件的制造方法之形成第一保护层的剖面示意图。
图6是执行本发明实施例的半导体器件的制造方法之形成第二间隔侧壁的剖面示意图。
图7是执行本发明实施例的半导体器件的制造方法之形成第二保护层的剖面示意图。
图8是执行本发明实施例的半导体器件的制造方法之形成第一源漏区和第二源漏区的剖面示意图。
图9是执行本发明实施例的半导体器件的制造方法之形成侧墙结构的剖面示意图。
其中，附图标记说明如下：
100-半导体衬底；101-第一区域；102-第二区域；103-隔离结构；
110-第一栅介质层；112-第一栅极；
120-第二栅介质层；122-第二栅极；
130-第一间隔侧壁；132-氧化层；134-氮化层；
140-第一保护层；
150-第一源漏离子注入区；
160-第二间隔侧壁；
170-第二保护层；
180-第二源漏离子注入区；
190-第一源漏区；
200-第二源漏区；
210-侧墙结构；212-第一侧墙材料层；214-第二侧墙材料层。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明使用的术语仅仅是出于描述特定实施方式的目的，而非旨在限制本发明。除非本申请文件中另作定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本发明说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本发明的核心思想在于，提供一种半导体器件及其制造方法中，先形成第一间隔侧壁，利用第一间隔侧壁的阻挡作用形成邻接所述第一间隔侧壁的第一源漏离子注入区；接着减薄所述第一间隔侧壁以形成第二间隔侧壁，即形成厚度较第一间隔侧壁薄的第二间隔侧壁；利用第二间隔侧壁的阻挡作用形成邻接所述第二间隔侧壁的第二源漏离子注入区，由此，便可以使得第一源漏离子注入区与第一栅极之间的距离与第二源漏离子注入区与第二栅极之间的距离不同，从而便可以在同一半导体衬底上形成性能不同的器件结构。
进一步的，在形成所述第一源漏离子注入区和所述第二源漏离子注入区后，对所述第一源漏离子注入区和所述第二源漏离子注入区执行退火工艺，以对应形成第一源漏区和第二源漏区。也即通过一道退火工艺实现对于所述第一源漏离子注入区和所述第二源漏离子注入区的离子激活，从而可以简化制造工艺。
进一步的，所述第一间隔侧壁包括氮化层和氧化层，所述第二间隔侧壁包括减薄后的氮化层和氧化层，即通过控制氧化层的厚度以控制所述第二间隔侧壁和所述第一间隔侧壁之间的厚度差异，从而控制第一源漏离子注入区与第一栅极之间的距离与第二源漏离子注入区与第二栅极之间的距离的差异，由此既能便于工艺的实现，又能保证所形成的器件的质量与可靠性。
具体的，请参考图1，其为本发明实施例的半导体器件的制造方法的流程示意图。如图1所示，所述半导体器件的制造方法具体包括如下步骤：
步骤S10：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域上形成有第一栅介质层以及位于所述第一栅介质层上的第一栅极，所述第二区域上形成有第二栅介质层以及位于所述第二栅介质层上的第二栅极，并且在所述第一栅极和所述第二栅极两侧均形成有第一间隔侧壁；
步骤S11：对所述第一栅极两侧的所述半导体衬底执行第一离子注入工艺，以在所述第一栅极两侧并且邻接所述第一间隔侧壁的所述半导体衬底中形成第一源漏离子注入区；
步骤S12：减薄所述第一间隔侧壁以形成第二间隔侧壁；以及，
步骤S13：对所述第二栅极两侧的所述半导体衬底执行第二离子注入工艺，以在所述第二栅极两侧并且邻接所述第二间隔侧壁的所述半导体衬底中形成第二源漏离子注入区。
进一步的，请参考图2至图9，其为执行本发明实施例的半导体器件的制造方法所形成的半导体结构的剖面示意图。
如图2所示，提供半导体衬底100，其中，所述半导体衬底100的材质可以为Si、SiC、SiGe、GeAs、InAs、InP或者其它III-V或II-VI族化合物半导体。在本申请实施例中，所述半导体衬底100的材质为硅。进一步的，所述半导体衬底100可以为轻掺杂半导体衬底，其掺杂离子可以为N型或者P型，具体可根据所要形成的器件类型决定。所述半导体衬底100包括第一区域101和第二区域102。在本申请实施例中，所述第一区域101用于形成存储器件，更具体的，用于形成SRAM存储器，在此也可以称为SRAM区；所述第二区域102用于形成逻辑器件，在此也可以成为核心（core）区。所述第一区域101和所述第二区域102之间可以通过隔离结构103间隔，所述隔离结构103具体可以为浅沟槽隔离结构。
所述第一区域101上形成有第一栅介质层110以及位于所述第一栅介质层110上的第一栅极112，所述第一栅极112暴露出部分所述第一栅介质层110。所述第二区域102上形成有第二栅介质层120以及位于所述第二栅介质层120上的第二栅极122，所述第二栅极122暴露出部分所述第二栅介质层120。
在本申请实施例中，所述第一栅极112和所述第二栅极122的材质均为多晶硅，所述第一栅介质层110和所述第二栅介质层120的材质均为二氧化硅。
具体的，可以通过对所述半导体衬底100执行氧化工艺，以在所述半导体衬底100表面同时形成所述第一栅介质层110和所述第二栅介质层120，其中，所述第一栅介质层110和所述第二栅介质层120的厚度例如可以为8Å~20Å，优选的，所述第一栅介质层110和所述第二栅介质层120的厚度例如可以为8Å~14 Å。在本申请的其他实施例中，也可以通过化学气相沉积工艺或者物理气相沉积工艺形成所述第一栅介质层110和所述第二栅介质层120。
在形成了所述第一栅介质层110和所述第二栅介质层120之后，接着，可通过沉积工艺在所述第一栅介质层110和所述第二栅介质层120上形成一多晶硅层（图2中未示出），然后，刻蚀所述多晶硅层以同时形成所述第一栅极112和所述第二栅极122。
接着，如图4所示，在所述第一栅极112和所述第二栅极122两侧形成第一间隔侧壁130。首先，请参考图3，对所述第一栅极112和所述第二栅极122执行氧化工艺，以在所述第一栅极112和所述第二栅极122的表面形成一氧化层132，所述氧化层132的材质具体为氧化硅。在此，可以通过氧化工艺形成一薄氧化层，例如，所述氧化层132的厚度为8Å~20Å，优选的，所述氧化层132的厚度为8Å~14 Å。接着，可通过沉积工艺形成一氮化层134，所述氮化层134的材质具体为氮化硅，所述氮化层134覆盖所述氧化层132、所述第一栅介质层110以及所述第二栅介质层120。所述氮化层134的厚度可以根据第一源漏区（或者说第一源漏离子注入区）和第一栅极112之间的期望距离确定。例如，所述氮化层134的厚度可以为50Å~2000Å。接着，请参考图4，刻蚀所述氮化层134和所述氧化层132，去除所述第一栅极112、第一栅介质层110、第二栅极122以及第二栅介质层120上表面的所述氮化层134和所述氧化层132，保留所述第一栅极112和所述第二栅极122两侧的所述氮化层134和所述氧化层132，以形成所述第一间隔侧壁130。
如图5所示，在本申请实施例中，接着，形成第一保护层140，所述第一保护层140覆盖所述第二栅极122、所述第二栅极122两侧的所述第一间隔侧壁130以及所述第二栅介质层120，在此也即，所述第一保护层140覆盖所述第二区域102暴露出的表面。所述第一保护层140的材质可以为与所述第一间隔侧壁130以及所述第二栅介质层120材质不同的介质层，也可以为光阻层或者硬掩膜层。在本申请实施例中，所述第一保护层140的材质为光阻层，其可以通过旋涂工艺形成。
请继续参考图5，接着，执行第一离子注入工艺，以在所述第一栅极112两侧并且邻接（所述第一栅极112两侧的）所述第一间隔侧壁130的所述半导体衬底100中形成第一源漏离子注入区150。所述第一源漏离子注入区150可以通过轻掺杂离子注入工艺形成，其掺杂离子可以为N型或者P型，具体可根据所要形成的器件类型决定。在本申请实施例中，在形成所述第一源漏离子注入区150后，便可通过剥离工艺去除所述第一保护层140。
接着，如图6所示，减薄所述第一间隔侧壁130以形成第二间隔侧壁160。在本申请实施例中，采用湿法刻蚀工艺刻蚀所述第一间隔侧壁130，以去除部分厚度的所述氮化层134，形成所述第二间隔侧壁160。其中，所述氮化层134去除的厚度（或者说，所述氮化层134保留的厚度）根据第二源漏区（或者说第二源漏离子注入区）和第二栅极122之间的期望距离确定。在本申请实施例中，仅去除部分厚度的所述氮化层134，即所形成的所述第二间隔侧壁160包括所述氧化层132和剩余部分厚度的所述氮化层134，由此，在后续通过离子注入工艺形成第二源漏离子注入区时，所述第二间隔侧壁160能够起到很好地保护作用，从而提高所形成的器件的质量与可靠性。
请继续参考图6，在此，由于对所述第一间隔侧壁130执行了减薄工艺以形成所述第二间隔侧壁160，由此，所述第一源漏离子注入区150从与所述第一间隔侧壁130相邻变成与所述第二间隔侧壁160间隔。
进一步的，所述湿法刻蚀工艺所采用的刻蚀溶液为：DHF（稀氢氟酸）、磷酸（H3PO4）和SC1（氨水、双氧水和水的混合溶剂）混合溶液；或者，乙二醇二甲醚（Ethylene glycoldimethyl ether）和无水氟化氢（anhydrous hydrogen fluoride）混合溶液。发明人研究发现，通过控制反应温度，能够很好地控制上述刻蚀溶液和氮化硅材料的反应速度，从而能够很好的控制氮化层134去除的厚度，提高所形成的第二间隔侧壁160的精度，从而提高第二源漏区（或者说第二源漏离子注入区）和第二栅极122之间的距离的控制精度。
在本申请实施例中，接着，如图7所示，形成第二保护层170，所述第二保护层170覆盖所述第一栅极112、所述第一栅极112两侧的所述第二间隔侧壁160以及所述第一栅介质层110，在此也即，所述第二保护层170覆盖所述第一区域101暴露出的表面。所述第二保护层170的材质可以为与所述第二间隔侧壁160以及所述第一栅介质层110材质不同的介质层，也可以为光阻层或者硬掩膜层。在本申请实施例中，所述第二保护层170的材质为光阻层，其可以通过旋涂工艺形成。
请继续参考图7，接着，执行第二离子注入工艺，以在所述第二栅极122两侧并且邻接（所述第二栅极122两侧的）所述第二间隔侧壁160的所述半导体衬底100中形成第二源漏离子注入区180。所述第二源漏离子注入区180可以通过轻掺杂离子注入工艺形成，其掺杂离子可以为N型或者P型，具体可根据所要形成的器件类型决定。在本申请实施例中，在形成所述第二源漏离子注入区180后，便可通过剥离工艺去除所述第二保护层170。
如图8所示，在本申请实施例中，在形成所述第一源漏离子注入区150和所述第二源漏离子注入区180后，对所述第一源漏离子注入区150和所述第二源漏离子注入区180执行退火工艺，以对应形成第一源漏区190和第二源漏区200。在此，通过一道退火工艺实现对于所述第一源漏离子注入区150和所述第二源漏离子注入区180的离子激活，从而可以简化制造工艺。
请继续参考图8，通过上述工艺所形成的半导体器件包括：半导体衬底100，所述半导体衬底100包括第一区域101和第二区域102，所述第一区域101上形成有第一栅介质层110以及位于所述第一栅介质层110上的第一栅极112，所述第二区域102上形成有第二栅介质层120以及位于所述第二栅介质层120上的第二栅极122，并且在所述第一栅极112和所述第二栅极122两侧均形成有第二间隔侧壁160；所述第一栅极112两侧的所述半导体衬底100中形成有第一源漏区150，所述第一源漏区150和所述第一栅极112两侧的所述第二间隔侧壁160相间隔；所述第二栅极122两侧的所述半导体衬底100中形成有第二源漏区200，所述第二源漏区200和所述第二栅极122两侧的所述第二间隔侧壁160相邻。
即，在本申请实施例中，通过上述工艺得到的半导体器件，所述第一源漏区150和所述第一栅极112之间的距离与所述第二源漏区200和所述第二栅极122之间的距离不同，从而便可以在同一半导体衬底100上形成性能不同的器件结构。具体的，在本申请实施例中，所述第一区域101形成了SRAM存储器，所述第二区域102形成了逻辑器件，所形成的SRAM存储器中源漏区和栅极之间的距离较所形成的逻辑器件中源漏区和栅极之间的距离大。由此，既能够降低SRAM存储器的漏电电流（Ioff），同时，又能够保证逻辑器件的饱和电流（Idsat）没有恶化，即保持了逻辑器件的饱和电流（Idsat）。
如图9所示，在形成所述第一源漏区190和所述第二源漏区200后，接着，形成侧墙结构210，所述侧墙结构210覆盖所述第一栅极112和所述第二栅极122两侧的所述第二间隔侧壁160。
具体的，如图8所示，先形成第一侧墙材料层212，所述第一侧墙材料层212覆盖所述第一栅极112、所述第一栅介质层110、所述第二栅极122、所述第二栅介质层120以及所述第二间隔侧壁160；接着，形成第二侧墙材料层214，所述第二侧墙材料层214覆盖所述第一侧墙材料层212。在本申请实施例中，所述第一侧墙材料层212的材质为氧化硅，所述第二侧墙材料层214的材质为氮化硅。接着，如图9所示，刻蚀所述第二侧墙材料层214和所述第一侧墙材料层212，去除部分所述第二侧墙材料层214和所述第一侧墙材料层212，保留覆盖所述第二间隔侧壁160的部分所述第二侧墙材料层214和所述第一侧墙材料层212，以形成所述侧墙结构210。
综上，在本申请实施例提供的半导体器件及其制造方法中，在同一半导体衬底上形成了至少两个晶体管器件结构，其源漏区和栅极距离不同，即实现了在同一芯片上制备不同要求的器件，以满足不同的需求。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述半导体器件的制造方法包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域上形成有第一栅介质层以及位于所述第一栅介质层上的第一栅极，所述第二区域上形成有第二栅介质层以及位于所述第二栅介质层上的第二栅极，并且在所述第一栅极和所述第二栅极两侧均形成有第一间隔侧壁；
对所述第一栅极两侧的所述半导体衬底执行第一离子注入工艺，以在所述第一栅极两侧并且邻接所述第一间隔侧壁的所述半导体衬底中形成第一源漏离子注入区；
减薄所述第一间隔侧壁以形成第二间隔侧壁；以及，
对所述第二栅极两侧的所述半导体衬底执行第二离子注入工艺，以在所述第二栅极两侧并且邻接所述第二间隔侧壁的所述半导体衬底中形成第二源漏离子注入区。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：
在形成所述第一源漏离子注入区和所述第二源漏离子注入区后，对所述第一源漏离子注入区和所述第二源漏离子注入区执行退火工艺，以对应形成第一源漏区和第二源漏区。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一栅极和所述第二栅极的材质均为多晶硅，通过如下方法形成所述第一间隔侧壁：
对所述第一栅极和所述第二栅极执行氧化工艺，以在所述第一栅极和所述第二栅极的表面形成一氧化层；
形成氮化层，所述氮化层覆盖所述氧化层、所述第一栅介质层以及所述第二栅介质层；以及，
刻蚀所述氮化层和所述氧化层，以在所述第一栅极和所述第二栅极两侧形成所述第一间隔侧壁。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，对所述第一栅极两侧的所述半导体衬底执行第一离子注入工艺，以在所述第一栅极两侧并且邻接所述第一间隔侧壁的所述半导体衬底中形成第一源漏离子注入区，包括：
形成第一保护层，所述第一保护层覆盖所述第二栅极、所述第二栅极两侧的所述第一间隔侧壁以及所述第二栅介质层；
执行第一离子注入工艺，以在所述第一栅极两侧并且邻接所述第一间隔侧壁的所述半导体衬底中形成第一源漏离子注入区；以及，
去除所述第一保护层。
5.如权利要求3所述的半导体器件的制造方法，其特征在于，减薄所述第一间隔侧壁以形成第二间隔侧壁，包括：
采用湿法刻蚀工艺刻蚀所述第一间隔侧壁，以去除部分厚度的所述氮化层，形成所述第二间隔侧壁。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述湿法刻蚀工艺所采用的刻蚀溶液为：稀氢氟酸、磷酸以及氨水、双氧水和水的混合溶剂形成的混合溶液；或者，乙二醇二甲醚和无水氟化氢混合溶液。
7.如权利要求5所述的半导体器件的制造方法，其特征在于，对所述第二栅极两侧的所述半导体衬底执行第二离子注入工艺，以在所述第二栅极两侧并且邻接所述第二间隔侧壁的所述半导体衬底中形成第二源漏离子注入区，包括：
形成第二保护层，所述第二保护层覆盖所述第一栅极、所述第一栅极两侧的所述第二间隔侧壁以及所述第一栅介质层；
执行第二离子注入工艺，以在所述第二栅极两侧并且邻接所述第二间隔侧壁的所述半导体衬底中形成第二源漏离子注入区；以及，
去除所述第二保护层。
8.如权利要求2~7中任一项所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：
在形成所述第一源漏区和所述第二源漏区后，形成侧墙结构，所述侧墙结构覆盖所述第一栅极和所述第二栅极两侧的所述第二间隔侧壁。
9.一种半导体器件，其特征在于，所述半导体器件包括：
半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域上形成有第一栅介质层以及位于所述第一栅介质层上的第一栅极，所述第二区域上形成有第二栅介质层以及位于所述第二栅介质层上的第二栅极，并且在所述第一栅极和所述第二栅极两侧均形成有第二间隔侧壁；
所述第一栅极两侧的所述半导体衬底中形成有第一源漏区，所述第一源漏区和所述第一栅极两侧的所述第二间隔侧壁相间隔；
所述第二栅极两侧的所述半导体衬底中形成有第二源漏区，所述第二源漏区和所述第二栅极两侧的所述第二间隔侧壁相邻。
10.如权利要求9所述的半导体器件，其特征在于，所述第二间隔侧壁包括覆盖所述第一栅极和所述第二栅极两侧的氧化层以及覆盖所述氧化层的氮化层。
CN202210971574.8A 2022-08-15 2022-08-15 半导体器件及其制造方法 Pending CN115050631A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210971574.8A CN115050631A (zh) 2022-08-15 2022-08-15 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210971574.8A CN115050631A (zh) 2022-08-15 2022-08-15 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN115050631A true CN115050631A (zh) 2022-09-13

Family

ID=83167994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210971574.8A Pending CN115050631A (zh) 2022-08-15 2022-08-15 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN115050631A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547936A (zh) * 2022-12-02 2022-12-30 合肥晶合集成电路股份有限公司 半导体结构的制作方法
CN116072703A (zh) * 2023-01-28 2023-05-05 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法
CN116207142A (zh) * 2023-05-04 2023-06-02 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法
CN116437657A (zh) * 2023-06-14 2023-07-14 合肥晶合集成电路股份有限公司 静态随机存取存储器单元的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070101571A1 (en) * 2003-12-05 2007-05-10 Mitsui Mining & Smelting Co., Ltd. Printed wiring board, its manufacturing method and circuit device
US20090108295A1 (en) * 2007-10-31 2009-04-30 Anthony Mowry Dopant profile tuning for mos devices by adapting a spacer width prior to implantation
US20110089473A1 (en) * 2009-10-16 2011-04-21 National Semiconductor Corporation Method for improved mobility using hybrid orientation technology (HOT) in conjunction with selective epitaxy and related apparatus
US20140035619A1 (en) * 2012-08-01 2014-02-06 Koichiro ZAITSU Semiconductor integrated circuit, programmable logic device, method of manufacturing semiconductor integrated citcuit
CN105329849A (zh) * 2015-10-16 2016-02-17 上海师范大学 一种基于微电镀的mems微型阵列结构加工工艺
WO2016032277A1 (ko) * 2014-08-28 2016-03-03 주식회사 포스코 전자소자용 기판, 그의 제조방법 및 그를 포함하는 박막형 태양전지
US20220077152A1 (en) * 2020-09-07 2022-03-10 Samsung Electronics Co., Ltd. Semiconductor devices
CN114582806A (zh) * 2022-05-07 2022-06-03 合肥新晶集成电路有限公司 半导体结构及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070101571A1 (en) * 2003-12-05 2007-05-10 Mitsui Mining & Smelting Co., Ltd. Printed wiring board, its manufacturing method and circuit device
US20090108295A1 (en) * 2007-10-31 2009-04-30 Anthony Mowry Dopant profile tuning for mos devices by adapting a spacer width prior to implantation
US20110089473A1 (en) * 2009-10-16 2011-04-21 National Semiconductor Corporation Method for improved mobility using hybrid orientation technology (HOT) in conjunction with selective epitaxy and related apparatus
US20140035619A1 (en) * 2012-08-01 2014-02-06 Koichiro ZAITSU Semiconductor integrated circuit, programmable logic device, method of manufacturing semiconductor integrated citcuit
WO2016032277A1 (ko) * 2014-08-28 2016-03-03 주식회사 포스코 전자소자용 기판, 그의 제조방법 및 그를 포함하는 박막형 태양전지
CN105329849A (zh) * 2015-10-16 2016-02-17 上海师范大学 一种基于微电镀的mems微型阵列结构加工工艺
US20220077152A1 (en) * 2020-09-07 2022-03-10 Samsung Electronics Co., Ltd. Semiconductor devices
CN114582806A (zh) * 2022-05-07 2022-06-03 合肥新晶集成电路有限公司 半导体结构及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547936A (zh) * 2022-12-02 2022-12-30 合肥晶合集成电路股份有限公司 半导体结构的制作方法
CN116072703A (zh) * 2023-01-28 2023-05-05 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法
CN116207142A (zh) * 2023-05-04 2023-06-02 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法
CN116437657A (zh) * 2023-06-14 2023-07-14 合肥晶合集成电路股份有限公司 静态随机存取存储器单元的制备方法
CN116437657B (zh) * 2023-06-14 2023-09-08 合肥晶合集成电路股份有限公司 静态随机存取存储器单元的制备方法

Similar Documents

Publication Publication Date Title
US10998235B2 (en) FinFET with sloped surface at interface between isolation structures and manufacturing method thereof
US8779475B2 (en) Semiconductor device and method of manufacturing the same
US11145510B2 (en) FinFET device over convex insulating structure
CN115050631A (zh) 半导体器件及其制造方法
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
KR100642754B1 (ko) 식각 저항성 ｌ형 스페이서를 구비하는 반도체 소자 및이의 제조 방법
CN103928518A (zh) FinFET器件及其制造方法
WO2011088687A1 (zh) 一种隧穿场效应晶体管的制备方法
KR20190024517A (ko) 랩-어라운드형 에피택셜 구조 및 방법
EP3193354A1 (en) Method of manufacturing an eeprom device
CN109427683B (zh) 形成半导体装置的方法
US10714469B2 (en) Electrostatic discharge protection structure
CN111244175B (zh) 电路器件及其形成方法
US10347629B2 (en) FinFET device
US8703567B2 (en) Method for manufacturing a semiconductor device
JP5020467B2 (ja) 半導体装置の製造方法
CN107369648B (zh) 一种双栅氧化层制造方法
JP2004356576A (ja) 半導体装置およびその製造方法
CN104347413A (zh) 一种制作FinFET半导体器件的方法
CN113764273B (zh) 半导体结构及其形成方法
US10833152B2 (en) Semiconductor device and manufacturing method thereof
JP2008135765A (ja) 半導体装置
CN117672856A (zh) 半导体结构的形成方法
KR20100133160A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220913

RJ01 Rejection of invention patent application after publication