CN116053213A - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN116053213A
CN116053213A CN202310210325.1A CN202310210325A CN116053213A CN 116053213 A CN116053213 A CN 116053213A CN 202310210325 A CN202310210325 A CN 202310210325A CN 116053213 A CN116053213 A CN 116053213A
Authority
CN
China
Prior art keywords
region
layer
pmos
patterned photoresist
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310210325.1A
Other languages
English (en)
Other versions
CN116053213B (zh
Inventor
张纪稳
秋珉完
孙得娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202310210325.1A priority Critical patent/CN116053213B/zh
Publication of CN116053213A publication Critical patent/CN116053213A/zh
Application granted granted Critical
Publication of CN116053213B publication Critical patent/CN116053213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体器件的制备方法，包括：提供衬底，衬底包括NMOS区和PMOS区，NMOS区和PMOS区上均形成有栅极结构；形成氧化层覆盖NMOS区和PMOS区；形成第一图形化的光刻胶层覆盖PMOS区，以第一图形化的光刻胶层为掩模刻蚀去除NMOS区的氧化层，以及以第一图形化的光刻胶层为掩模对NMOS区进行离子注入，以在NMOS区的栅极结构的两侧的衬底中形成第一掺杂区；去除第一图形化的光刻胶层；形成应力层覆盖NMOS区和PMOS区，以及执行热退火工艺。本发明减小应力层对PMOS区产生的影响，保证PMOS管性能的同时，不需要额外的掩模版及光刻工艺，节省工序和制备成本。

Description

半导体器件的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的制备方法。
背景技术
随着CMOS器件的不断缩小，必须满足新器件技术节点的积极性能目标。采用应力记忆技术来提高NMOS管的性能，而NMOS管和PMOS管的沟道区需要的应力不同，NMOS管的沟道区需要具有拉应力，若给PMOS管的沟道区施加拉应力会降低PMOS管的性能。在现有技术中，一般在形成应力层覆盖NMOS管和PMOS管后，刻蚀去除PMOS管上的应力层，保留NMOS管上的应力层，以使应力层只会对NMOS管的沟道区产生影响，此步骤会用到额外的掩模版和光刻工艺，不利于节省工序和制备成本。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，减小应力层对PMOS区产生的影响，保证了PMOS管的性能的同时，能够节省工序和制备成本。
为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：
提供衬底，所述衬底包括NMOS区和PMOS区，所述NMOS区和所述PMOS区上均形成有栅极结构；
形成氧化层覆盖所述NMOS区和所述PMOS区；
形成第一图形化的光刻胶层覆盖所述PMOS区，以所述第一图形化的光刻胶层为掩模刻蚀去除所述NMOS区的氧化层，以及以所述第一图形化的光刻胶层为掩模对所述NMOS区进行离子注入，以在所述NMOS区的栅极结构的两侧的衬底中形成第一掺杂区；
去除所述第一图形化的光刻胶层；以及，
形成应力层覆盖所述NMOS区和所述PMOS区，以及执行热退火工艺。
可选的，所述氧化层的厚度为150埃~250埃。
可选的，所述氧化层的材质包括二氧化硅。
可选的，采用化学气相沉积工艺形成所述氧化层，所述化学气相沉积工艺的工艺温度为650摄氏度~750摄氏度。
可选的，在形成所述第一图形化的光刻胶层覆盖所述PMOS区之前，还包括：
形成第二图形化的光刻胶层覆盖所述NMOS区，以所述第二图形化的光刻胶层为掩模对所述PMOS区进行离子注入，以在所述PMOS区的栅极结构的两侧的衬底中形成第二掺杂区；以及，
去除所述第二图形化的光刻胶层。
可选的，所述应力层的材质包括氮化硅。
可选的，所述应力层的厚度为250埃~350埃。
可选的，所述应力层具有的拉应力为1.2GPa~1.8GPa。
可选的，所述热退火工艺的温度为1000摄氏度~1100摄氏度。
可选的，在执行所述热退火工艺后，还包括：去除所述应力层和所述PMOS区的氧化层。
在本发明提供的半导体器件的制备方法中，提供的衬底包括NMOS区和PMOS区，NMOS区和PMOS区上均形成有栅极结构；形成氧化层覆盖NMOS区和PMOS区；形成第一图形化的光刻胶层覆盖PMOS区，以第一图形化的光刻胶层为掩模刻蚀去除NMOS区的氧化层，以及以第一图形化的光刻胶层为掩模对NMOS区进行离子注入，以在NMOS区的栅极结构的两侧的衬底中形成第一掺杂区；去除第一图形化的光刻胶层；以及，形成应力层覆盖NMOS区和PMOS区，以及执行热退火工艺。本发明中直接利用离子注入需要的第一图形化的光刻胶层为掩模，保留形成PMOS区上的氧化层，然后在NMOS区和PMOS区上形成应力层并执行热退火工艺时，PMOS区上的氧化层起到缓冲的作用，减小应力层对PMOS区产生的影响，保证了PMOS管的性能的同时，此过程不需要额外的掩模版及光刻工艺，能够节省工序和制备成本。
附图说明
图1为本发明实施例一提供的半导体器件的制备方法的流程图。
图2为本发明实施例一提供的半导体器件的制备方法中形成栅极结构和轻掺杂区后的剖面示意图。
图3为本发明实施例一提供的半导体器件的制备方法中形成氧化层后的剖面示意图。
图4为本发明实施例一提供的半导体器件的制备方法中形成第一掺杂区后的剖面示意图。
图5为本发明实施例一提供的半导体器件的制备方法中去除NMOS区的氧化层和形成第二掺杂区后的剖面示意图。
图6为本发明实施例一提供的半导体器件的制备方法中形成应力层后的剖面示意图。
图7为本发明实施例一提供的半导体器件的制备方法中去除应力层和PMOS区的氧化层后的剖面示意图。
其中，附图标记为：
10-衬底；11-NMOS区；12-PMOS区；20-栅极结构；21-栅极多晶硅层；22-侧墙；30-轻掺杂区；40-氧化层；51-第一图形化的光刻胶层；52-第二图形化的光刻胶层；61-第一掺杂区；62-第二掺杂区；70-应力层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1为本实施例提供的半导体器件的制备方法的流程图。请参考图1，本发明提供了一种半导体器件的制备方法，包括：
步骤S1：提供衬底，衬底包括NMOS区和PMOS区，NMOS区和PMOS区上均形成有栅极结构；
步骤S2：形成氧化层覆盖NMOS区和PMOS区；
步骤S3：形成第一图形化的光刻胶层覆盖PMOS区，以第一图形化的光刻胶层为掩模刻蚀去除NMOS区的氧化层，以及以第一图形化的光刻胶层为掩模对NMOS区进行离子注入，以在NMOS区的栅极结构的两侧的衬底中形成第一掺杂区；
步骤S4：去除第一图形化的光刻胶层；
步骤S5：形成应力层覆盖NMOS区和PMOS区，以及执行热退火工艺。
图2为本实施例提供的半导体器件的制备方法中形成栅极结构和轻掺杂区后的剖面示意图。图3为本实施例提供的半导体器件的制备方法中形成氧化层后的剖面示意图。图4为本实施例提供的半导体器件的制备方法中形成第一掺杂区后的剖面示意图。图5为本实施例提供的半导体器件的制备方法中去除NMOS区的氧化层和形成第二掺杂区后的剖面示意图。图6为本实施例提供的半导体器件的制备方法中形成应力层后的剖面示意图。图7为本实施例提供的半导体器件的制备方法中去除应力层和PMOS区的氧化层后的剖面示意图。下面结合图2~图7对本实施例提供的半导体器件的制备方法进行详细说明。
请参考图2，执行步骤S1：提供衬底10，衬底10的材质包括硅、锗、镓、氮或碳中的一种或多种。衬底10包括NMOS区11和PMOS区12，用于在NMOS区11中形成NMOS管以及在PMOS区12中形成PMOS管。NMOS区11和PMOS区12的衬底10上均形成有栅极结构20，栅极结构20包括栅极多晶硅层21和侧墙22，侧墙22覆盖栅极多晶硅层21的两侧。在NMOS区11和PMOS区12的衬底10中形成有轻掺杂区30，具体步骤是先在NMOS区11和PMOS区12的衬底10上形成栅极多晶硅层21，然后对NMOS区11和PMOS区12的衬底10进行离子注入形成轻掺杂区30，进而在栅极多晶硅层21的两侧形成侧墙22。
请参考图3，执行步骤S2：采用化学气相沉积工艺形成氧化层40顺形地覆盖NMOS区11和PMOS区12，在本实施例中，化学气相沉积工艺的工艺温度为650摄氏度~750摄氏度，氧化层40的厚度优选为150埃~250埃，氧化层40的材质包括二氧化硅，不限于上述工艺温度、厚度及材质。
进一步地，请参考图4，在形成第一图形化的光刻胶层覆盖PMOS区之前，还包括：形成第二图形化的光刻胶层52覆盖NMOS区，以第二图形化的光刻胶层52为掩模对PMOS区12的衬底10进行离子注入，以在PMOS区12的栅极结构20的两侧的衬底10中形成第二掺杂区62，两个第二掺杂区62分别作为PMOS管的源区和漏区；形成第二掺杂区62后，进而去除第二图形化的光刻胶层52。
请参考图5，执行步骤S3：形成第一图形化的光刻胶层51覆盖PMOS区12，以第一图形化的光刻胶层51为掩模刻蚀去除NMOS区11上的氧化层40，即保留PMOS区12上的氧化层40；进而，以第一图形化的光刻胶层51为掩模对NMOS区11的衬底10进行离子注入，以在NMOS区11的栅极结构20的两侧的衬底10中形成第一掺杂区61，两个第一掺杂区61分别作为NMOS管的源区和漏区。在本实施例中，不需要形成额外的掩模版和光刻工艺，直接利用离子注入形成第一掺杂区61时所用的第一图形化的光刻胶层51，以第一图形化的光刻胶层51为掩模刻蚀去除NMOS区11上的氧化层40，能够节省工序。
请继续参考图5，执行步骤S4：形成第一掺杂区61后，进而去除第一图形化的光刻胶层51。
请参考图6，执行步骤S5：形成应力层70覆盖NMOS区11和PMOS区12，在本实施例中，应力层70具有的拉应力优选为1.2GPa~1.8GPa，应力层70的厚度优选为250埃~350埃，应力层70的材质包括氮化硅，不限于上述拉应力、厚度及材质。进而，执行热退火工艺，以使NMOS管的沟道区具有相应的拉应力，热退火工艺的温度为1000摄氏度~1100摄氏度，不限于上述温度。在本实施例中，由于NMOS管和PMOS管的沟道区需要的应力不同，NMOS管的沟道区需要具有拉应力，在形成应力层并执行热退火工艺后，使得NMOS管的沟道区具有相应的拉应力，为了减轻应力层对PMOS管的影响，因此在PMOS区上形成氧化层，氧化层本身比较软且覆盖性好，能够起到较好的缓冲的作用，从而能够减轻应力层对PMOS管的沟道区产生影响，也能够保证NMOS管的沟道区具有拉应力。
进一步地，请参考图7，去除应力层和PMOS区的氧化层，随后在第一掺杂区61、第二掺杂区62和栅极多晶硅层的表面形成金属硅化物层（图中未示出）以及进行互连工艺。
综上，在本发明提供的半导体器件的制备方法中，提供的衬底包括NMOS区和PMOS区，NMOS区和PMOS区上均形成有栅极结构；形成氧化层覆盖NMOS区和PMOS区；形成第一图形化的光刻胶层覆盖PMOS区，以第一图形化的光刻胶层为掩模刻蚀去除NMOS区的氧化层，以及以第一图形化的光刻胶层为掩模对NMOS区进行离子注入，以在NMOS区的栅极结构的两侧的衬底中形成第一掺杂区；去除第一图形化的光刻胶层；以及，形成应力层覆盖NMOS区和PMOS区，以及执行热退火工艺。本发明中直接利用离子注入需要的第一图形化的光刻胶层为掩模，保留形成PMOS区上的氧化层，然后在NMOS区和PMOS区上形成应力层并执行热退火工艺时，PMOS区上的氧化层起到缓冲的作用，减小应力层对PMOS区产生的影响，保证了PMOS管的性能的同时，此过程不需要额外的掩模版及光刻工艺，能够节省工序和制备成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，所述衬底包括NMOS区和PMOS区，所述NMOS区和所述PMOS区上均形成有栅极结构；
形成氧化层覆盖所述NMOS区和所述PMOS区；
形成第一图形化的光刻胶层覆盖所述PMOS区，以所述第一图形化的光刻胶层为掩模刻蚀去除所述NMOS区的氧化层，以及以所述第一图形化的光刻胶层为掩模对所述NMOS区进行离子注入，以在所述NMOS区的栅极结构的两侧的衬底中形成第一掺杂区；
去除所述第一图形化的光刻胶层；以及，
形成应力层覆盖所述NMOS区和所述PMOS区，以及执行热退火工艺。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述氧化层的厚度为150埃~250埃。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述氧化层的材质包括二氧化硅。
4.如权利要求2所述的半导体器件的制备方法，其特征在于，采用化学气相沉积工艺形成所述氧化层，所述化学气相沉积工艺的工艺温度为650摄氏度~750摄氏度。
5.如权利要求1所述的半导体器件的制备方法，其特征在于，在形成所述第一图形化的光刻胶层覆盖所述PMOS区之前，还包括：
形成第二图形化的光刻胶层覆盖所述NMOS区，以所述第二图形化的光刻胶层为掩模对所述PMOS区进行离子注入，以在所述PMOS区的栅极结构的两侧的衬底中形成第二掺杂区；以及，
去除所述第二图形化的光刻胶层。
6.如权利要求1所述的半导体器件的制备方法，其特征在于，所述应力层的材质包括氮化硅。
7.如权利要求6所述的半导体器件的制备方法，其特征在于，所述应力层的厚度为250埃~350埃。
8.如权利要求6所述的半导体器件的制备方法，其特征在于，所述应力层具有的拉应力为1.2GPa~1.8GPa。
9.如权利要求1所述的半导体器件的制备方法，其特征在于，所述热退火工艺的温度为1000摄氏度~1100摄氏度。
10.如权利要求1所述的半导体器件的制备方法，其特征在于，在执行所述热退火工艺后，还包括：去除所述应力层和所述PMOS区的氧化层。
CN202310210325.1A 2023-03-07 2023-03-07 半导体器件的制备方法 Active CN116053213B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310210325.1A CN116053213B (zh) 2023-03-07 2023-03-07 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310210325.1A CN116053213B (zh) 2023-03-07 2023-03-07 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN116053213A true CN116053213A (zh) 2023-05-02
CN116053213B CN116053213B (zh) 2023-06-30

Family

ID=86133329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310210325.1A Active CN116053213B (zh) 2023-03-07 2023-03-07 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN116053213B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116437657A (zh) * 2023-06-14 2023-07-14 合肥晶合集成电路股份有限公司 静态随机存取存储器单元的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330052A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 Cmos器件应力膜的形成方法
CN102117773A (zh) * 2010-01-04 2011-07-06 中芯国际集成电路制造(上海)有限公司 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
US20130032887A1 (en) * 2011-08-03 2013-02-07 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN103972173A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN106653751A (zh) * 2015-11-04 2017-05-10 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US20170170074A1 (en) * 2015-12-15 2017-06-15 Semiconductor Manufacturing International (Shanghai) Corporation Method for reducing loss of silicon cap layer over sige source/drain in a cmos device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330052A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 Cmos器件应力膜的形成方法
CN102117773A (zh) * 2010-01-04 2011-07-06 中芯国际集成电路制造(上海)有限公司 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
US20130032887A1 (en) * 2011-08-03 2013-02-07 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN103972173A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN106653751A (zh) * 2015-11-04 2017-05-10 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US20170170074A1 (en) * 2015-12-15 2017-06-15 Semiconductor Manufacturing International (Shanghai) Corporation Method for reducing loss of silicon cap layer over sige source/drain in a cmos device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116437657A (zh) * 2023-06-14 2023-07-14 合肥晶合集成电路股份有限公司 静态随机存取存储器单元的制备方法
CN116437657B (zh) * 2023-06-14 2023-09-08 合肥晶合集成电路股份有限公司 静态随机存取存储器单元的制备方法

Also Published As

Publication number Publication date
CN116053213B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
US7977194B2 (en) Method for fabricating semiconductor device with fully silicided gate electrode
US20060115941A1 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
US7687367B2 (en) Manufacture method for semiconductor device having field oxide film
JP2003060076A (ja) 半導体装置及びその製造方法
US7291534B2 (en) Method of manufacturing semiconductor device
US8324040B2 (en) Semiconductor device and method for fabricating the same
CN116053213B (zh) 半导体器件的制备方法
JP4086099B2 (ja) 半導体素子の形成方法
JP4997752B2 (ja) 半導体装置の製造方法
JP2004335566A (ja) 半導体装置の製造方法
JP3923218B2 (ja) 半導体装置の製造方法
JP2636786B2 (ja) 半導体装置の製造方法
US20130285148A1 (en) Semiconductor device manufacture method and semiconductor device
JPH1145995A (ja) 半導体装置およびその製造方法
JP3614782B2 (ja) 半導体装置の製造方法及びその方法により製造される半導体装置
JPH11312804A (ja) 半導体装置およびその製造方法
JP2008300662A (ja) 半導体装置の製造方法
JP2006310524A (ja) 半導体装置およびその製造方法
US6815768B1 (en) Semiconductor integrated circuit device incorporating memory cell transistor and logic transistor, and method of manufacturing the same
KR100399911B1 (ko) 반도체 소자 및 그의 제조 방법
KR100403540B1 (ko) 반도체소자의 제조방법
KR100588780B1 (ko) 반도체 소자의 제조 방법
KR100734259B1 (ko) 반도체 소자의 제조 방법
JPH07153939A (ja) 半導体素子およびその製造方法
KR100545902B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant