CN103972173A - Cmos晶体管的形成方法 - Google Patents

Cmos晶体管的形成方法 Download PDF

Info

Publication number
CN103972173A
CN103972173A CN201310036549.1A CN201310036549A CN103972173A CN 103972173 A CN103972173 A CN 103972173A CN 201310036549 A CN201310036549 A CN 201310036549A CN 103972173 A CN103972173 A CN 103972173A
Authority
CN
China
Prior art keywords
mask layer
area
cmos
layer
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310036549.1A
Other languages
English (en)
Other versions
CN103972173B (zh
Inventor
张海洋
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310036549.1A priority Critical patent/CN103972173B/zh
Publication of CN103972173A publication Critical patent/CN103972173A/zh
Application granted granted Critical
Publication of CN103972173B publication Critical patent/CN103972173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种CMOS晶体管的形成方法，包括：提供包括第一区域和第二区域的半导体衬底；在第一区域上形成第一栅极结构，在第二区域上形成第二栅极结构；形成覆盖第一栅极结构侧壁的第一掩膜层，形成覆盖第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层；在第一掩膜层两侧的第一区域内形成第一应力层；在第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层；刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余位于第二栅极结构侧壁上的第三掩膜层和第二掩膜层；在第三掩膜层两侧的第二区域内形成第二应力层。本发明所形成CMOS晶体管的性能较佳。

Description

CMOS晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种CMOS晶体管的形成方法。
背景技术
互补型金属氧化物半导体（Complementary Metal-Oxide-Semiconductor，CMOS）晶体管已成为集成电路中常用的半导体器件。所述CMOS晶体管包括：P型金属氧化物半导体（PMOS）晶体管和N型金属氧化物半导体（NMOS）晶体管。
随着半导体器件的元件密度和集成度的提高，PMOS晶体管或NMOS晶体管的栅极尺寸变得比以往更短。然而，PMOS晶体管或NMOS晶体管的栅极尺寸变短会产生短沟道效应，进而产生漏电流，影响CMOS晶体管的电学性能。现有技术主要通过提高晶体管沟道区的应力来提高载流子迁移率，进而提高晶体管的驱动电流，减少晶体管中的漏电流。
现有技术中，为了提高PMOS晶体管或NMOS晶体管的沟道区的应力，在PMOS晶体管或NMOS晶体管的源区和漏区形成应力层。其中，PMOS晶体管的应力层的材料为锗硅（SiGe），硅和锗硅之间因晶格失配形成的压应力，从而提高PMOS晶体管的性能；NMOS晶体管的应力层的材料为碳化硅（SiC），硅和碳化硅之间因晶格失配形成的拉应力，从而提高NMOS晶体管的性能。
现有工艺在形成包括上述NMOS晶体管和PMOS晶体管的CMOS晶体管时，包括如下步骤：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域用于形成PMOS晶体管，所述第二区域用于形成NMOS晶体管；
在所述第一区域上形成第一栅极结构，并在所述第二区域上形成第二栅极结构；
形成覆盖第一栅极结构侧壁、第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第一氮化硅层；
以第一氮化硅层和第一栅极结构为掩模，在第一区域内形成锗硅层；
通过湿法刻蚀工艺去除所述第一氮化硅层；
在第一栅极结构顶部、第一栅极结构侧壁、锗硅层和第二栅极结构侧壁上由下至上依次形成第二氮化硅层和氧化硅层；
以所述氧化硅层和第二栅极结构为掩模，在第二区域内形成碳化硅层；
通过湿法刻蚀去除所述氧化硅层和第二氮化硅层。
上述工艺虽然提高了CMOS晶体管中PMOS晶体管和NMOS晶体管沟道区中载流子的迁移率，但在锗硅层形成后，需通过热磷酸溶液去除第一氮化硅层，而热磷酸溶液还会与锗硅层发生反应，对锗硅层造成损伤。而且，在碳化硅层形成后，需先通过氢氟酸溶液去除氧化硅层，再通过热磷酸溶液去除第二氮化硅层，在第二氮化硅层被完全去除之后，残留的热磷酸溶液继续与暴露出的锗硅层发生反应，进一步对锗硅层造成损伤，影响了所形成PMOS晶体管的性能，所形成的CMOS晶体管性能不稳定。
更多形成上述CMOS晶体管的方法请参考公开号为US2011201164A1的美国专利申请。
发明内容
本发明解决的问题是提供一种CMOS晶体管的形成方法，提高所形成CMOS晶体管的性能。
为解决上述问题，本发明提供了一种CMOS晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域；
在所述第一区域上形成第一栅极结构，并在所述第二区域上形成第二栅极结构；
形成覆盖所述第一栅极结构侧壁的第一掩膜层，并形成覆盖所述第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层；
以所述第一栅极结构、第一掩膜层和第二掩膜层为掩模，在第一掩膜层两侧的第一区域内形成第一应力层；
在所述第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层；
刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余位于第二栅极结构侧壁上的第三掩膜层和第二掩膜层；
以第二栅极结构、第二掩膜层和第三掩膜层为掩模，在第三掩膜层两侧的第二区域内形成第二应力层；
其中，所述第一掩膜层和第二掩膜层的材料不同，第二掩膜层和第三掩膜层的材料相同。
与现有技术相比，本发明技术方案具有以下优点：
在第一区域上形成第一栅极结构，以及在第二区域上形成第二栅极结构之后，形成覆盖第一栅极结构侧壁的第一掩膜层，并形成覆盖第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层，接着，以第一栅极结构、第一掩膜层和第二掩膜层为掩模，在第一掩膜层两侧的第一区域内形成第一应力层，然后在第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层，并刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余位于第二栅极结构侧壁上的第三掩膜层和第二掩膜层，最后，以第二栅极结构、第二掩膜层和第三掩膜层为掩模，在第三掩膜层两侧的第二区域内形成第二应力层。由于在第一应力层形成之后仅需进行一次刻蚀工艺，简化了形成CMOS晶体管的步骤，避免了刻蚀工艺对所形成第一应力层和第二应力层造成损伤，提高了所形成CMOS晶体管的性能。
进一步的，所述第一应力层的材料为锗硅，第二应力层的材料为碳化硅，相应的，第一掩膜层的材料为氮化硅，第二掩膜层和第三掩膜层的材料为氧化硅，在第一应力层和第二应力层形成之后，通过氢氟酸溶液去除第二掩膜层和第三掩膜层时，氢氟酸溶液不会对第一应力层和第二应力层造成损伤，第一应力层和第二应力层的形貌较佳，提高了所形成CMOS晶体管的性能。
附图说明
图1~图12为本发明CMOS晶体管的形成方法一个实施例的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有工艺在形成CMOS晶体管时包含的刻蚀步骤较多，且所采用的湿法刻蚀易对已形成的锗硅层造成损伤，影响了所形成PMOS晶体管的性能，所形成的CMOS晶体管性能不稳定。
针对上述缺陷，本发明提供了一种CMOS晶体管的形成方法，先形成覆盖第一栅极结构侧壁的第一掩膜层，以及形成覆盖第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层，再以第一栅极结构、第一掩膜层和第二掩膜层为掩模，在第一区域内形成第一应力层，接着，在第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层，并刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余位于第二栅极结构侧壁上的第三掩膜层和第二掩膜层，最后，以第二栅极结构、第二掩膜层和第三掩膜层为掩模，在第二区域内形成第二应力层。本发明CMOS晶体管的形成方法减少了第一应力层形成之后进行刻蚀工艺的次数，避免刻蚀工艺对第一应力层和第二应力层造成损伤，提高了所形成CMOS晶体管的性能。
下面结合附图进行详细说明。
参考图1~图12，通过具体实施例对本发明CMOS晶体管的形成方法做进一步说明。
参考图1，提供半导体衬底300，所述半导体衬底300包括第一区域300a和第二区域300b，所述第一区域300a和第二区域300b之间还形成有浅沟槽隔离结构302。
本实施例中，所述半导体衬底300的材料为单晶硅或者绝缘体上硅；或者还可以包括其它的材料，本发明对此不做限制。所述半导体衬底300的第一区域300a用于形成PMOS晶体管，而第二区域300b用于形成NMOS晶体管。
本实施例中，所述浅沟槽隔离结构302的材料为氧化硅，所述浅沟槽隔离结构302的形成工艺为本领域技术人员所熟知，在此不作赘述。
继续参考图1，在第一区域300a上形成第一栅极结构，并在第二区域300b上形成第二栅极结构。
所述第一栅极结构包括位于第一区域300a上的第一栅介质层401和位于第一栅介质层401上的第一栅极403；所述第二栅极结构包括位于第二区域300b上的第二栅介质层501和位于第二栅介质层501上的第二栅极503。所述第一栅介质层401和第二栅介质层501的材料为氧化硅，所述第一栅极403和第二栅极503的材料为多晶硅。
本实施例中，所述第一栅极结构还包括位于第一栅极403顶部的第一停止层405a；所述第二栅极结构还包括位于第二栅极503顶部的第二停止层505a。所述第一停止层405a和第二停止层505a的材料可为氧化硅，以在后续工艺中分别保护所述第一栅极403和第二栅极503。
本实施例中，所述第一栅极结构还包括位于第一栅介质层401、第一栅极403和第一停止层405a侧壁上的第一偏移间隙壁407；所述第二栅极结构还包括位于第二栅介质层501、第二栅极503和第二停止层505a侧壁上的第二偏移间隙壁507。所述第一偏移间隙壁407和第二偏移间隙壁507的材料为氮化硅，所述第一偏移间隙壁407用于在后续工艺中保护所述第一栅介质层401和第一栅极403的侧壁免受损伤，所述第二偏移间隙壁507用于在后续工艺中保护所述第二栅介质层501和第二栅极503的侧壁免受损伤。
需要说明的是，在第一区域300a上形成第一栅极结构之前，还包括：对第一区域300a进行n型阱区掺杂；而在第二区域300b上形成第二栅极结构之前，还包括：对第二区域300b进行p型阱区掺杂。
参考图2，形成覆盖第一栅极结构、第一栅极结构两侧第一区域300a、第二栅极结构和第二栅极结构两侧第二区域300b的第一掩膜材料304a。
本实施例中，所述第一掩膜材料304a的材料为氮化硅，形成所述第一掩膜材料304a的方法可为原子层沉积（Atomic Layer Deposition，简称为ALD）工艺。
继续参考图2，在第一区域300a上方的第一掩膜材料304a上形成第一光刻胶层306。
本实施例中，可先通过旋涂工艺形成覆盖图2中第一掩膜材料304a的光刻胶层（图未示），再对所形成的光刻胶层进行曝光、显影工艺，暴露出第二区域300b上方的第一掩膜材料304a，形成第一光刻胶层306。
参考图3，以图2中第一光刻胶层306为掩模，刻蚀所述第一掩膜材料304a，至暴露出所述第二栅极结构和第二栅极结构两侧的第二区域300b，形成覆盖第一栅极结构以及第一栅极结构两侧第一区域300a的第一掩膜层304b。
具体的，以图2中第一光刻胶层306为掩模，刻蚀所述第一掩膜材料304a的方法可为干法刻蚀也可为湿法刻蚀，其不限制本发明的保护范围。
本实施例中，以第一光刻胶层306为掩模，刻蚀所述第一掩膜材料304a的方法为湿法刻蚀，所述湿法刻蚀的溶液为磷酸溶液。
参考图4，采用灰化工艺去除图3中所述第一光刻胶层306。
继续参考图4，在所述第一掩膜层304b、第二栅极结构以及第二栅极结构两侧第二区域300b上形成第二掩膜材料。所述第二掩膜材料包括位于所述第一掩膜层304b上的第二掩膜材料308a以及位于第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域300b上的第二掩膜材料308b。
本实施例中，所述第二掩膜材料308a和308b与第一掩膜材料304a的材料不同，所述第二掩膜材料308a和308b的材料为氧化硅，形成所述第二掩膜材料308a和308b的方法可为化学气相沉积工艺，但本发明不限于此。
继续参考图4，在第二掩膜材料308b上形成第二光刻胶层310。所述第二光刻胶层310的形成方法与第一光刻胶层306的方法类似，在此不再赘述。
参考图5，以所述第二光刻胶层310为掩模，刻蚀所述第二掩膜材料308a，至暴露出第一掩膜层304b，剩余位于第二光刻胶层310下方的第二掩膜材料308b（即第二掩膜层）。
本实施例中，以所述第二光刻胶层310为掩模，刻蚀所述第二掩膜材料308a的方法可为干法刻蚀也可为湿法刻蚀，其不限制本发明的保护范围。由于第一掩膜材料304a和第二掩膜材料308a的材料不同，相应的，第一掩膜层304b和第二掩膜材料308a的材料不同，在刻蚀第二掩膜材料308a过程中保证第一掩膜层304b不受影响。
参考图6，采用灰化工艺去除图5中所述第二光刻胶层310。
继续参考图6，刻蚀图5中所述第一掩膜层304b，至剩余位于第一栅极结构侧壁上的第一掩膜层304c。
本实施例中，刻蚀图5中所述第一掩膜层304b的方法可为各向异性干法刻蚀工艺，其具体刻蚀工艺为本领域技术人员所熟知，在此不再赘述。
继续参考图6，以第一栅极结构、第一掩膜层304c和第二掩膜层308b为掩模，刻蚀第一区域300a，形成第一凹槽409。
具体的，形成所述第一凹槽409的方法可为干法刻蚀、湿法刻蚀或其结合。本实施例中，形成第一凹槽409的方法为先进行干法刻蚀，再进行湿法刻蚀，以形成呈西格玛（sigma，Σ）状的第一凹槽409，使后续形成的第一应力层中原子与第一区域300a中硅原子晶格失配形成的压应力更大，进而提高所形成PMOS晶体管沟道区的压应力，利于PMOS晶体管沟道区中空穴迁移率的提高。需要说明的是，本发明并不限制第一凹槽409的形状。
参考图7，在图6中所述第一凹槽409内填充满第一应力层411。
本实施例中，形成第一应力层411的材料为锗硅，形成第一应力层411的方法可为外延生长工艺，其具体工艺为本领域技术人员所熟知，在此不再赘述。
参考图8，在图7中所述第一栅极结构、第一掩膜层304c、第一应力层411和第二掩膜层308b上形成第三掩膜层。所述第三掩膜层包括位于第一栅极结构、第一掩膜层304c和第一应力层411上的第三掩膜层314a以及位于第二掩膜层308b上的第三掩膜层314b。
本实施例中，所述第三掩膜层314a和314b与第二掩膜层308b的材料同，第三掩膜层314a和314b的材料为氧化硅，形成所述第三掩膜层314a和314b的方法可为化学气相沉积工艺。
继续参考图8，在第三掩膜层314a上形成第三光刻胶层312。
本实施例中，所述第三光刻胶层312的形成方法请参考第一光刻胶层306和第二光刻胶层310的形成方法，在此不再赘述。
参考图9，以图8中所述第三光刻胶层312为掩模，刻蚀第三掩膜层314b和第二掩膜层308b，至剩余位于第二栅极结构侧壁上的第三掩膜层314c和第二掩膜层308c。
本实施例中，以图8中所述第三光刻胶层312为掩模，刻蚀第三掩膜层314b和第二掩膜层308b的方法可为各向异性干法刻蚀工艺，其具体刻蚀工艺为本领域技术人员所熟知，在此不再赘述。
参考图10，去除图9中所述第三光刻胶层312，并以第二栅极结构、第二掩膜层308c、第三掩膜层314a和314c为掩模，刻蚀所述第二区域300b，形成第二凹槽509。
具体的，形成所述第二凹槽509的方法可为干法刻蚀、湿法刻蚀或其结合。本实施例中，形成第二凹槽509的方法为干法刻蚀，所形成第二凹槽509的侧壁与第二栅极结构中第二偏移间隙壁507的侧壁平行。但需要说明的是，本发明并不限制第二凹槽509的形状。
参考图11，在图10中所述第二凹槽509内形成第二应力层511。
本实施例中，所述第二应力层511的材料为碳化硅，形成所述第二应力层511的方法可为外延生长工艺。通过在第二栅极结构两侧的第二区域300b内形成第二应力层511，使第二区域300b中的硅原子与第二应力层511中的原子发生晶格失配，在NMOS晶体管的沟道区中形成拉伸应力，进而提高电子在NMOS晶体管的沟道区中电子的迁移率，提高了NMOS晶体管的响应速度。
参考图12，去除图11中第三掩膜层314a和314c以及第二掩膜层308c。
本实施例中，去除第三掩膜层314a和314c以及第二掩膜层308c的方法可为湿法刻蚀，所述湿法刻蚀的溶液为氢氟酸溶液，氢氟酸溶液的温度为0℃~100℃，氢氟酸溶液中氢氟酸和水的体积比为1:100~1:1000。由于氢氟溶液不与第一应力层411和第二应力层511发生反应，有效避免湿法刻蚀工艺对所形成第一应力层411和第二应力层511造成损伤，所形成第一应力层411和第二应力层511的形貌较佳，保证了所形成NMOS晶体管和PMOS晶体管的性能。
需要说明的是，由于图11中第一停止层405a和第二停止层505a的材料为氧化硅，在通过氢氟酸溶液去除第三掩膜层314a和314c以及第二掩膜层308c时，会消耗部分厚度的第一停止层405a和第二停止层505a，但由于第一停止层405a和第二停止层505a的作用仅限于分别保护第一栅极403和第二栅极503，且湿法刻蚀之后第一栅极403和第二栅极503仍分别被剩余的第一停止层405b和第二停止层505b覆盖，因此，消耗部分厚度的第一停止层405a和第二停止层505a并不会对所形成CMOS晶体管的性能造成影响。而用于第一偏移间隙壁407和第二偏移间隙壁507的材料为氮化硅，其不与氢氟酸溶液发生反应，湿法清洗不会对第一栅介质层401、第一栅极403、第二栅介质层501和第二栅极503的侧壁造成影响。
本实施例中，在去除图11中第三掩膜层314a和314c以及第二掩膜层308c之后，还包括：以第一栅极结构及其侧壁上的第一掩膜层304c为掩模，对第一应力层411进行离子注入，形成PMOS晶体管的重掺杂区，并以第二栅极结构为掩模，对第二区域300b和第二应力层511进行离子注入，形成NMOS晶体管的重掺杂区。形成PMOS晶体管和NMOS晶体管的重掺杂区的方法作为本领域技术人员的公知技术，在此不再赘述。
以上实施例中，在第一应力层411和第二应力层511形成之后，仅通过一步湿法刻蚀去除第三掩膜层314a和314c以及第二掩膜层308c，避免多次刻蚀工艺对第一应力层411和第二应力层511造成损伤，有效提高了所形成第一应力层411和第二应力层511的形貌，进而提高了CMOS晶体管的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种CMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域；
在所述第一区域上形成第一栅极结构，并在所述第二区域上形成第二栅极结构；
形成覆盖所述第一栅极结构侧壁的第一掩膜层，并形成覆盖所述第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层，所述第二掩膜层和第一掩膜层的材料不同；
以所述第一栅极结构、第一掩膜层和第二掩膜层为掩模，在第一掩膜层两侧的第一区域内形成第一应力层；
在所述第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层，所述第三掩膜层和第二掩膜层的材料相同；
刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余位于第二栅极结构侧壁上的第三掩膜层和第二掩膜层；
以第二栅极结构、第二掩膜层和第三掩膜层为掩模，在第三掩膜层两侧的第二区域内形成第二应力层。
2.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，刻蚀第二区域上方的第三掩膜层和第二掩膜层的方法为各向异性干法刻蚀。
3.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一应力层的材料为锗硅。
4.如权利要求3所述的CMOS晶体管的形成方法，其特征在于，形成所述第一应力层的方法为外延生长工艺。
5.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一掩膜层的材料为氮化硅。
6.如权利要求5所述的CMOS晶体管的形成方法，其特征在于，形成所述第一掩膜层的方法为原子层沉积工艺。
7.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第二应力层的材料为碳化硅。
8.如权利要求7所述的CMOS晶体管的形成方法，其特征在于，形成所述第二应力层的方法为外延生长工艺。
9.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第二掩膜层和第三掩膜层的材料为氧化硅。
10.如权利要求9所述的CMOS晶体管的形成方法，其特征在于，形成所述第二掩膜层和第三掩膜层的方法为化学气相沉积工艺。
11.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，在形成所述第二应力层之后，还包括：去除所述第二掩膜层和第三掩膜层。
12.如权利要求11所述的CMOS晶体管的形成方法，其特征在于，去除所述第二掩膜层和第三掩膜层的方法为湿法刻蚀，所述湿法刻蚀的溶液为氢氟酸溶液，所述氢氟酸溶液的温度为0℃~100℃，所述氢氟酸溶液中氢氟酸和水的体积比为1:100~1:1000。
CN201310036549.1A 2013-01-30 2013-01-30 Cmos晶体管的形成方法 Active CN103972173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310036549.1A CN103972173B (zh) 2013-01-30 2013-01-30 Cmos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310036549.1A CN103972173B (zh) 2013-01-30 2013-01-30 Cmos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN103972173A true CN103972173A (zh) 2014-08-06
CN103972173B CN103972173B (zh) 2017-02-08

Family

ID=51241520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310036549.1A Active CN103972173B (zh) 2013-01-30 2013-01-30 Cmos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN103972173B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826261A (zh) * 2015-01-08 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
WO2016180310A1 (zh) * 2015-05-13 2016-11-17 无锡华润上华半导体有限公司 Mems基片的加工方法
CN116053213A (zh) * 2023-03-07 2023-05-02 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170079A (zh) * 2006-10-27 2008-04-30 台湾积体电路制造股份有限公司 半导体结构的形成方法
US20080153221A1 (en) * 2006-12-20 2008-06-26 Texas Instruments Incorporated Use of a Single Mask During the Formation of a Transistor's Drain Extension and Recessed Strained Epi Regions
US20100144105A1 (en) * 2008-12-08 2010-06-10 Advanced Micro Devices, Inc. Methods for fabricating stressed mos devices
US20110165739A1 (en) * 2007-03-09 2011-07-07 International Business Machines Corporation Ultra-thin soi cmos with raised epitaxial source and drain and embedded sige pfet extension

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170079A (zh) * 2006-10-27 2008-04-30 台湾积体电路制造股份有限公司 半导体结构的形成方法
US20080153221A1 (en) * 2006-12-20 2008-06-26 Texas Instruments Incorporated Use of a Single Mask During the Formation of a Transistor's Drain Extension and Recessed Strained Epi Regions
US20110165739A1 (en) * 2007-03-09 2011-07-07 International Business Machines Corporation Ultra-thin soi cmos with raised epitaxial source and drain and embedded sige pfet extension
US20100144105A1 (en) * 2008-12-08 2010-06-10 Advanced Micro Devices, Inc. Methods for fabricating stressed mos devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826261A (zh) * 2015-01-08 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
WO2016180310A1 (zh) * 2015-05-13 2016-11-17 无锡华润上华半导体有限公司 Mems基片的加工方法
CN106276777A (zh) * 2015-05-13 2017-01-04 无锡华润上华半导体有限公司 Mems基片的加工方法
CN116053213A (zh) * 2023-03-07 2023-05-02 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
CN103972173B (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
US8518758B2 (en) ETSOI with reduced extension resistance
US20090039389A1 (en) Method of fabricating metal oxide semiconductor transistor
US20090057760A1 (en) Semiconductor device and fabricating method thereof
JP5671294B2 (ja) 集積回路及びその製造方法
US8390073B2 (en) Transistor structure
CN108122976B (zh) 半导体结构及其形成方法、以及sram
CN104217955A (zh) N型晶体管及其制作方法、互补金属氧化物半导体
JP2009065020A (ja) 半導体装置及びその製造方法
CN103730404A (zh) 浅沟槽隔离的制造方法
CN102117773B (zh) 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
US9460957B2 (en) Method and structure for nitrogen-doped shallow-trench isolation dielectric
US9224655B2 (en) Methods of removing gate cap layers in CMOS applications
CN103681502A (zh) Cmos晶体管的形成方法
CN103972173A (zh) Cmos晶体管的形成方法
US20150221770A1 (en) Epitaxially forming a set of fins in a semiconductor device
CN103871887A (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
CN105609469A (zh) 半导体器件的形成方法
US20130302954A1 (en) Methods of forming fins for a finfet device without performing a cmp process
CN103545257A (zh) Cmos晶体管的制作方法
CN102931233A (zh) Nmos晶体管及其形成方法
US20150255353A1 (en) Forming source/drain regions with single reticle and resulting device
CN104362096A (zh) SiGe源漏MOS器件制造方法
CN114496763A (zh) 一种提升mos器件抗总剂量能力的栅氧加固方法
CN107785264B (zh) 半导体器件的形成方法
US11444195B2 (en) Method for fabricating semiconductor device with asymmetric strained source/drain structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant