CN104362096A - SiGe源漏MOS器件制造方法 - Google Patents

SiGe源漏MOS器件制造方法 Download PDF

Info

Publication number
CN104362096A
CN104362096A CN201410619373.7A CN201410619373A CN104362096A CN 104362096 A CN104362096 A CN 104362096A CN 201410619373 A CN201410619373 A CN 201410619373A CN 104362096 A CN104362096 A CN 104362096A
Authority
CN
China
Prior art keywords
silicon
well region
type well
silicon nitride
trap zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410619373.7A
Other languages
English (en)
Other versions
CN104362096B (zh
Inventor
周建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410619373.7A priority Critical patent/CN104362096B/zh
Publication of CN104362096A publication Critical patent/CN104362096A/zh
Application granted granted Critical
Publication of CN104362096B publication Critical patent/CN104362096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种SiGe源漏MOS器件制造方法，包括：在硅片中形成被浅沟槽隔离隔开的P型阱区和N型阱区，在硅片表面布置栅氧层，在硅表面形成栅极多晶硅，栅极多晶硅顶部存在硬掩模氮化硅图案，而且N型阱区的栅极多晶硅下的硅衬底两侧形成有浅掺杂区；在硅片表面布置氮化硅层；在氮化硅层上覆盖光阻；去除N型阱区上的光阻，而留下P型阱区上的光阻；减薄P型阱区上的光阻，使得P型阱区中的硬掩模氮化硅图案暴露；在P型阱区上的减薄后的光阻的遮盖下，对硅片进行湿法刻蚀，从而在N型阱区的栅极多晶硅两侧的硅衬底中刻蚀出U型凹槽，并且使得P型阱区和N型阱区的栅极多晶硅上的氮化硅层被减薄；在U型凹槽锗硅外延工艺以形成PMOS晶体管器件的SiGe源漏级。

Description

SiGe源漏MOS器件制造方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种SiGe源漏MOS器件制造方法。
背景技术
随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小，如何改善迁移率以及器件性能(特别是PMOS)成为新工艺开发中最难以解决的问题。
源漏端嵌入式锗硅技术能够非常有效地改善空穴的迁移率。迁移率取决于载流子的有效质量和运动过程中受到的各种机制的散射，降低载流子有效质量或者减小散射几率都可以提高载流子的迁移率。当施加了适当的应力以后，由于半导体材料晶格常数发生改变，原子之间的作用力也随之变化，从而使原来简并的能带发生偏移或者分裂，进而可以降低载流子有效质量或者减小散射几率，最终使得载流子的迁移率得到提高。
在40G技术节点，大多数的公司采用的是U-型的嵌入式锗硅，此基本工艺包括的基本过程包括锗硅氮化硅遮蔽层的沉积，光刻定义图形，源漏区锗硅沟槽刻蚀，锗硅外延以及锗硅氮化硅遮蔽层去除。锗硅遮蔽层一般采用一定厚度的氮化硅，而多晶硅上因为在多晶硅沉积后就长了一层厚度在几十纳米左右的氮化硅，使得在后面的源漏区锗硅沟槽刻蚀只刻蚀PMOS的源漏区。在锗硅沟槽刻蚀形成后，PMOS源漏的有源区锗硅遮蔽层氮化硅及其下方的硅被刻蚀，多晶硅上的几十纳米的HM氮化硅层被部分刻蚀，而NMOS及IO器件区域的锗硅遮蔽层氮化硅及多晶硅上的几十纳米的HM氮化硅层，由于光阻的保护，没有任何的损失，工艺流程见图1至图4。接着会对表面先进行临场的预清洗，去除表面的氧元素以及硅的悬挂键。在锗硅外延工艺中，同时通入DCS、HCL和GEH4，源漏区的沟槽因为是硅表面，所以锗硅比较容易沉积在上面。而栅极的顶部和侧壁，有氮化硅保护层在，理论上氮化硅不容易沉积，即使有少量多晶的锗硅沉积，HCL也会刻蚀掉。在锗硅外延生长之后，之前沉积的一定厚度的锗硅遮蔽层氮化硅和多晶硅(Poly)上几十纳米的HM氮化硅层需要被去除，由于PMOS区域和NMOS及IO(输入输出)器件多晶硅上面的HM氮化硅层及锗硅遮蔽层氮化硅在之前刻蚀时的损耗不同，NMOS及IO器件上残留的氮化硅层会比较厚。在氮化硅去除时，如果湿法刻蚀的时间过长，所有区域的氮化硅层完全会被去除，但由于PMOS区域的氮化硅层较薄，氮化硅层被去除后，多晶硅会长时间暴露在热磷酸中，会出现多晶硅被刻蚀的情况，从而造成多晶硅的尺寸减小。如果湿法刻蚀时间增加20％，多晶硅的关键尺寸会减小9～10纳米。如果湿法刻蚀时间不够，NMOS及IO器件上残留的氮化硅层比较厚，刻蚀不干净，氮化硅层会残留下来，形成氮化硅残留缺陷。而且由于湿法刻蚀工艺所用的化学试剂，比如热磷酸，由于使用周期时间长短不一，新旧酸对氮化硅的刻蚀速率也不尽相同，因此湿法刻蚀工艺的控制相当困难，工艺的变化量相当大。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减少SiN残留物缺陷的的SiGe源漏MOS器件制造方法。
为了实现上述技术目的，根据本发明，提供了一种SiGe源漏MOS器件制造方法，其特征在于包括：第一步骤：在硅片中形成被浅沟槽隔离隔开的P型阱区和N型阱区，在硅片表面布置栅氧层，在硅表面形成栅极多晶硅，栅极多晶硅顶部存在硬掩模氮化硅图案，而且N型阱区的栅极多晶硅下的硅衬底两侧形成有浅掺杂区；第二步骤：在硅片表面布置氮化硅层，使得氮化硅层覆盖栅极多晶硅上的硬掩模氮化硅图案；第三步骤：在氮化硅层上覆盖光阻；第四步骤：去除N型阱区上的光阻，而留下P型阱区上的光阻；第五步骤：减薄P型阱区上的光阻，使得P型阱区中的硬掩模氮化硅图案暴露；第六步骤：在P型阱区上的减薄后的光阻的遮盖下，对硅片进行湿法刻蚀，从而在N型阱区的栅极多晶硅两侧的硅衬底中刻蚀出U型凹槽，并且使得P型阱区和N型阱区的栅极多晶硅上的氮化硅层被减薄；第七步骤：在U型凹槽锗硅外延工艺以形成PMOS晶体管器件的SiGe源漏级。
优选地，第六步骤使得P型阱区和N型阱区的栅极多晶硅上的氮化硅层被完全刻蚀掉。
优选地，第六步骤使得P型阱区和N型阱区的栅极多晶硅上的氮化硅层被完全刻蚀掉，并且使得P型阱区10和N型阱区的栅极多晶硅上的硬掩模氮化硅图案被减薄。
优选地，第五步骤中，通过利用Ar离子轰击P型阱区上的光阻来减薄P型阱区上的光阻。
本发明在锗硅光刻工艺后，嵌壁硅刻蚀前，引入Ar离子轰击光阻，使得NMOS及IO器件区域栅极多晶硅上的几十纳米的硬掩模氮化硅层上面的光阻被Ar离子去除掉一部分，直至栅极多晶硅上的硬掩模氮化硅层暴露出来。NMOS及IO器件区域氮化硅层暴露在刻蚀反应过程中，也会被刻蚀掉一部分，嵌壁硅刻蚀完成后的氮化硅残留层与PMOS的栅极多晶硅上的氮化硅残留层厚度相当，解决了不同器件在刻蚀完成后栅极多晶硅顶部氮化硅厚度差异太大的问题，使得后续锗硅氮化硅遮蔽层移除工艺得到很好的控制，解决了锗硅工艺后氮化硅残留物缺陷，而且解决了栅极多晶硅关键尺寸减小及氮化硅移除工艺难控制的问题。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图4示意性地示出了根据现有技术的SiGe源漏MOS器件制造方法的流程图。
图5至图9示意性地示出了根据本发明优选实施例的SiGe源漏MOS器件制造方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明从锗硅工艺制程集成着手，优化锗硅光刻及后续嵌壁硅刻蚀(SiRecess Etch，也称为硅凹槽刻蚀)工艺，解决了上述氮化硅残留、多晶硅的关键尺寸减小及工艺控制度较难的问题。
为了清除地解释本发明的原理，先简要描述现有技术的流程。图1至图4示意性地示出了根据现有技术的SiGe源漏MOS器件制造方法的流程图。如图1至图4所示，根据现有技术的SiGe源漏MOS器件制造方法的流程图包括：
在硅片中形成被浅沟槽隔离30隔开的P型阱区10和N型阱区20，在硅片表面布置栅氧层40，在硅表面形成栅极多晶硅50(如图1所示)，栅极多晶硅50顶部存在硬掩模氮化硅图案60，而且N型阱区20的栅极多晶硅50下的硅衬底两侧形成有浅掺杂区21；
而且例如，在栅极多晶硅50的侧壁和顶部可形成有氧化层；显然，该步骤可以采用现有技术的任意适当方式实现。
在硅片表面布置氮化硅层70，使得氮化硅层70覆盖栅极多晶硅50上的硬掩模氮化硅图案60；
在氮化硅层70上覆盖光阻80，得到的结构如如图1所示；
去除N型阱区20上的光阻80，而留下P型阱区10上的光阻80，得到的结构如如图2所示；
在P型阱区10上的光阻80的遮盖下，对N型阱区20的栅极多晶硅50两侧的硅衬底执行嵌壁硅进行湿法刻蚀以刻蚀出U型凹槽22，其中使得栅极多晶硅50上的总的氮化硅减薄，得到的结构如如图3所示；
在U型凹槽22锗硅外延工艺以形成PMOS晶体管器件的SiGe源漏级23，得到的结构如如图4所示。
对比上述现有技术的流程图，下面将描述本发明的优选实施例。
图5至图9示意性地示出了根据本发明优选实施例的SiGe源漏MOS器件制造方法的流程图。
具体地，如图5至图9所示，根据本发明优选实施例的SiGe源漏MOS器件制造方法包括：
第一步骤：在硅片中形成被浅沟槽隔离30隔开的P型阱区10和N型阱区20，在硅片表面布置栅氧层40，在硅表面形成栅极多晶硅50(如图5所示)，栅极多晶硅50顶部存在硬掩模氮化硅图案60，而且N型阱区20的栅极多晶硅50下的硅衬底两侧形成有浅掺杂区21；
而且例如，在栅极多晶硅50的侧壁和顶部可形成有氧化层；显然，该第一步骤可以采用现有技术的任意适当方式实现。
N型阱区20中最终形成的器件为NMOS晶体管器件，例如，P型阱区10中最终形成的器件可包括输入输出器件/NMOS晶体管器件。
第二步骤：在硅片表面布置氮化硅层70，使得氮化硅层70覆盖栅极多晶硅50上的硬掩模氮化硅图案60；
第三步骤：在氮化硅层70上覆盖光阻80，得到的结构如如图1所示；
第四步骤：去除N型阱区20上的光阻80，而留下P型阱区10上的光阻80，得到的结构如如图6所示；
第五步骤：减薄P型阱区10上的光阻80，使得P型阱区10中的硬掩模氮化硅图案60暴露，得到的结构如如图7所示；例如可以通过利用Ar离子轰击P型阱区10上的光阻80来减薄P型阱区10上的光阻80。
第六步骤：在P型阱区10上的减薄后的光阻80的遮盖下，对硅片进行湿法刻蚀，从而在N型阱区20的栅极多晶硅50两侧的硅衬底中刻蚀出U型凹槽22，并且使得P型阱区10和N型阱区20的栅极多晶硅50上的氮化硅层70被减薄(或者，使得P型阱区10和N型阱区20的栅极多晶硅50上的氮化硅层70被完全刻蚀掉，并且可以使得P型阱区10和N型阱区20的栅极多晶硅50上的硬掩模氮化硅图案60被减薄)，得到的结构如如图8所示；
第七步骤：在U型凹槽22锗硅外延工艺以形成PMOS晶体管器件的SiGe源漏级23，得到的结构如如图9所示。
在上述流程中，由于PMOS与NMOS及IO器件的栅极多晶硅上的氮化硅残留层厚度相当，湿法刻蚀工艺可以很好的进行控制，使得氮化硅层完全移除，减少了氮化硅残留缺陷，同时不会造成栅极多晶硅被刻蚀。
由此可以看出，本发明在锗硅光刻工艺后，嵌壁硅刻蚀前，引入Ar离子轰击光阻，使得NMOS及IO器件区域栅极多晶硅上的几十纳米的硬掩模氮化硅层上面的光阻被Ar离子去除掉一部分，直至栅极多晶硅上的硬掩模氮化硅层暴露出来。NMOS及IO器件区域的氮化硅层暴露在刻蚀反应过程中，也会被刻蚀掉一部分，嵌壁硅刻蚀完成后的氮化硅残留层与PMOS的栅极多晶硅上的氮化硅残留层厚度相当，解决了不同器件在刻蚀完成后栅极多晶硅顶部氮化硅厚度差异太大的问题，使得后续锗硅氮化硅遮蔽层移除工艺得到很好的控制，解决了锗硅工艺后氮化硅残留物缺陷，而且解决了栅极多晶硅关键尺寸减小及氮化硅移除工艺难控制的问题。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种SiGe源漏MOS器件制造方法，其特征在于包括：
第一步骤：在硅片中形成被浅沟槽隔离隔开的P型阱区和N型阱区，在硅片表面布置栅氧层，在硅表面形成栅极多晶硅，栅极多晶硅顶部存在硬掩模氮化硅图案，而且N型阱区的栅极多晶硅下的硅衬底两侧形成有浅掺杂区；
第二步骤：在硅片表面布置氮化硅层，使得氮化硅层覆盖栅极多晶硅上的硬掩模氮化硅图案；
第三步骤：在氮化硅层上覆盖光阻；
第四步骤：去除N型阱区上的光阻，而留下P型阱区上的光阻；
第五步骤：减薄P型阱区上的光阻，使得P型阱区中的硬掩模氮化硅图案暴露；
第六步骤：在P型阱区上的减薄后的光阻的遮盖下，对硅片进行湿法刻蚀，从而在N型阱区的栅极多晶硅两侧的硅衬底中刻蚀出U型凹槽，并且使得P型阱区和N型阱区的栅极多晶硅上的氮化硅层被减薄；
第七步骤：在U型凹槽锗硅外延工艺以形成PMOS晶体管器件的SiGe源漏级。
2.根据权利要求1所述的SiGe源漏MOS器件制造方法，其特征在于，第六步骤使得P型阱区和N型阱区的栅极多晶硅上的氮化硅层被完全刻蚀掉。
3.根据权利要求1或2所述的SiGe源漏MOS器件制造方法，其特征在于，第六步骤使得P型阱区和N型阱区的栅极多晶硅上的氮化硅层被完全刻蚀掉，并且使得P型阱区10和N型阱区的栅极多晶硅上的硬掩模氮化硅图案被减薄。
4.根据权利要求1或2所述的SiGe源漏MOS器件制造方法，其特征在于，第五步骤中，通过利用Ar离子轰击P型阱区上的光阻来减薄P型阱区上的光阻。
5.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述方法用于制造CMOS电路。
6.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述方法用于制造包括输入输出器件的CMOS电路。
7.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，N型阱区中最终形成的器件为NMOS晶体管器件。
8.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，P型阱区中最终形成的器件可包括输入输出器件和/或NMOS晶体管器件。
CN201410619373.7A 2014-11-05 2014-11-05 SiGe源漏MOS器件制造方法 Active CN104362096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410619373.7A CN104362096B (zh) 2014-11-05 2014-11-05 SiGe源漏MOS器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410619373.7A CN104362096B (zh) 2014-11-05 2014-11-05 SiGe源漏MOS器件制造方法

Publications (2)

Publication Number Publication Date
CN104362096A true CN104362096A (zh) 2015-02-18
CN104362096B CN104362096B (zh) 2017-10-17

Family

ID=52529348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410619373.7A Active CN104362096B (zh) 2014-11-05 2014-11-05 SiGe源漏MOS器件制造方法

Country Status (1)

Country Link
CN (1) CN104362096B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609469A (zh) * 2014-11-19 2016-05-25 上海华力微电子有限公司 半导体器件的形成方法
CN110491780A (zh) * 2019-08-27 2019-11-22 上海华力集成电路制造有限公司 增大多晶硅栅极硬掩膜去除工艺窗口的方法
CN110620084A (zh) * 2019-08-29 2019-12-27 上海华力微电子有限公司 半导体器件的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177319B1 (en) * 1999-01-16 2001-01-23 United Microelectronics Corp. Method of manufacturing salicide layer
US20030162389A1 (en) * 2002-02-28 2003-08-28 Karsten Wieczorek Method of forming different silicide portions on different silicon- containing regions in a semiconductor device
CN103681501A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177319B1 (en) * 1999-01-16 2001-01-23 United Microelectronics Corp. Method of manufacturing salicide layer
US20030162389A1 (en) * 2002-02-28 2003-08-28 Karsten Wieczorek Method of forming different silicide portions on different silicon- containing regions in a semiconductor device
CN103681501A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609469A (zh) * 2014-11-19 2016-05-25 上海华力微电子有限公司 半导体器件的形成方法
CN105609469B (zh) * 2014-11-19 2019-03-12 上海华力微电子有限公司 半导体器件的形成方法
CN110491780A (zh) * 2019-08-27 2019-11-22 上海华力集成电路制造有限公司 增大多晶硅栅极硬掩膜去除工艺窗口的方法
CN110620084A (zh) * 2019-08-29 2019-12-27 上海华力微电子有限公司 半导体器件的形成方法
CN110620084B (zh) * 2019-08-29 2022-04-08 上海华力微电子有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN104362096B (zh) 2017-10-17

Similar Documents

Publication Publication Date Title
US8183640B2 (en) Method of fabricating transistors and a transistor structure for improving short channel effect and drain induced barrier lowering
US8426284B2 (en) Manufacturing method for semiconductor structure
US8993445B2 (en) Selective removal of gate structure sidewall(s) to facilitate sidewall spacer protection
CN105097649A (zh) 半导体结构的形成方法
CN102881591B (zh) 半导体器件的制造方法
CN104362096A (zh) SiGe源漏MOS器件制造方法
CN103681502A (zh) Cmos晶体管的形成方法
JP2009522800A (ja) 半導体装置の製造方法およびこの方法によって得られた半導体装置
CN104051342A (zh) 互补式金属氧化物半导体应用中移除栅极盖罩层的方法
CN103515210B (zh) 一种后栅极工艺晶体管及其形成方法
CN102931232A (zh) Nmos晶体管及其形成方法
US10026837B2 (en) Embedded SiGe process for multi-threshold PMOS transistors
CN102931233A (zh) Nmos晶体管及其形成方法
CN103972173A (zh) Cmos晶体管的形成方法
CN105633000A (zh) 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法
CN104392960B (zh) 改善SiGe CMOS工艺中PMOS器件的电学性能的方法
US9006058B1 (en) Method for fabricating semiconductor device
CN109830433B (zh) 制作半导体元件的方法
CN103426766B (zh) Pmos晶体管及其形成方法
CN103247530B (zh) 一种半导体器件的制作方法
CN103378151B (zh) 一种降低负载效应的硅锗结构及其形成方法
CN103515317B (zh) 一种cmos器件及其形成方法
CN103413829A (zh) 一种u型围栅隧穿晶体管器件及其制造方法
US8445363B2 (en) Method of fabricating an epitaxial layer
US20140220756A1 (en) Methods of forming semiconductor devices by forming a semiconductor layer above source/drain regions prior to removing a gate cap layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant