CN103515317B - 一种cmos器件及其形成方法 - Google Patents

一种cmos器件及其形成方法 Download PDF

Info

Publication number
CN103515317B
CN103515317B CN201210206269.6A CN201210206269A CN103515317B CN 103515317 B CN103515317 B CN 103515317B CN 201210206269 A CN201210206269 A CN 201210206269A CN 103515317 B CN103515317 B CN 103515317B
Authority
CN
China
Prior art keywords
layer
trap
silicon nitride
groove
cmos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210206269.6A
Other languages
English (en)
Other versions
CN103515317A (zh
Inventor
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210206269.6A priority Critical patent/CN103515317B/zh
Publication of CN103515317A publication Critical patent/CN103515317A/zh
Application granted granted Critical
Publication of CN103515317B publication Critical patent/CN103515317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Abstract

本发明公开了一种CMOS器件及其形成方法，改变了现有工艺中形成NMOS元件和PMOS元件的侧墙及沟槽的工艺过程，使得在刻蚀形成沟槽时光阻层已经去除，避免了现有工艺中形成沟槽时光阻层存在，且受刻蚀工艺的影响产生浮动的光阻分离物的问题，也就避免了沟槽内光阻聚合物的形成，同时在多个沟槽的形成时，避免了光阻聚合物的存在使得后续形成的硅锗层深度不同，使得硅锗层的压应力得到保证，从而提高了器件的性能。

Description

一种CMOS器件及其形成方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种互补金属氧化物半导体（CMOS）器件及其形成方法。
背景技术
CMOS器件是由PMOS元件和NMOS元件共同构成的，在生产过程中，为了提高PMOS的性能，通常在将源/漏极的区域形成一硅锗（SiGe）层，用以在沟道区提供应压力，如此提高电子的迁移率，从而能够使得PMOS的性能得到显著提升。
如图1~图3所示，其为现有工艺形成的CMOS器件的主要过程示意图。请参考图1，在所述衬底100'中形成N阱100a'和P阱100b'，在所述N阱100a'和P阱100b'交接处形成浅沟道隔离107'，在所述N阱100a'中形成多个PMOS元件，所述P阱100b′中形成一个或多个NMOS元件，所述PMOS元件和NMOS元件均包括：栅极结构104'，紧靠栅极结构104'的侧墙101'。
请参考图2，形成氧化层200'，所述氧化层200'覆盖所述衬底100′、PMOS元件和NMOS元件。之后采用光刻工艺在P阱100b'上形成光阻层201'，所述光阻层201'覆盖所述NMOS元件。
接着，如图3所示，刻蚀去除覆盖于N阱100a'上及PMOS元件上的氧化层，进一步刻蚀所述N阱100a'形成沟槽300'，所述沟槽300'位于相邻两个PMOS元件的相邻两个栅极结构104'间的相邻两个侧壁101'之间。然而，由于NMOS元件上方的光阻层201'的存在，在形成沟槽300'时，由于刻蚀工艺的影响，光阻层201'会产生浮动的光阻分离物，从而在沟槽300'内形成不规则的光阻聚合物301′。
在大规模生产中，所涉及沟槽300'为多个（图3中仅示出一个），那么光阻聚合物301'将会大大的影响沟槽300'的深度的均匀性。进一步的，在之后沉积于沟槽300'内的硅锗（SiGe）层也会不均匀，产生负载效应，从而所产生的压应力就会大大的改变，不能达到所需要的范围，同时也会导致源漏极漏电等缺陷的产生，器件的总体性能受到不良的影响。
发明内容
本发明的目的在于提供一种CMOS器件及其形成方法，以解决现有技术中用于沉积硅锗层的沟槽内产生光阻聚合物的问题。
为解决上述技术问题，本发明提供一种CMOS器件的形成方法，包括：
提供衬底；
在所述衬底中形成N阱和P阱，在所述N阱和P阱交接处形成浅沟道隔离，在所述N阱上形成一个或多个PMOS元件，在所述P阱上形成一个或多个NMOS元件；其中，形成PMOS元件和NMOS元件的工艺包括：在所述N阱及P阱上形成栅极结构；紧靠所述N阱上的栅极结构形成N区侧墙；紧靠所述P阱上的栅极结构形成P区侧墙；
在所述N阱中形成锗硅层，且所述锗硅层位于相邻两个PMOS元件之间。
进一步的，对于所述的CMOS器件的形成方法，所述栅极结构包括多晶硅体块及位于所述多晶硅体块上的氮化硅体块。
进一步的，对于所述的CMOS器件的形成方法，形成栅极结构的工艺包括如下步骤：
沉积多晶硅层和氮化硅掩膜层，所述多晶硅层覆盖所述衬底，所述氮化硅掩膜层覆盖所述多晶硅层；
刻蚀所述氮化硅掩膜层形成氮化硅体块；
刻蚀所述多晶硅层形成多晶硅体块。
进一步的，对于所述的CMOS器件的形成方法，在形成栅极结构之后，形成N区侧墙之前，还包括如下步骤：
形成ONO层，所述ONO层覆盖所述衬底及栅极结构；
形成光阻层，所述光阻层覆盖P阱上的ONO层。
进一步的，对于所述的CMOS器件的形成方法，在形成N区侧墙后，形成硅锗层之前，包括如下步骤：
去除所述光阻层。
进一步的，对于所述的CMOS器件的形成方法，所述ONO层包括：
第一氧化层；
氮化硅层，所述氮化硅层覆盖所述第一氧化层；及
第二氧化层，所述第二氧化层覆盖所述氮化硅层。
进一步的，对于所述的CMOS器件的形成方法，形成N区侧墙的工艺包括如下步骤：
刻蚀去除N阱上的第二氧化层；
刻蚀N阱上的氮化硅层和第一氧化层形成N区侧墙。
进一步的，对于所述的CMOS器件的形成方法，形成硅锗层的工艺包括如下步骤：
刻蚀所述N阱形成沟槽，所述沟槽位于相邻的PMOS元件之间；
刻蚀去除P阱上的第二氧化层；
在所述沟槽内沉积硅锗形成硅锗层。
进一步的，对于所述的CMOS器件的形成方法，在形成硅锗层之后，还包括：刻蚀P阱上的氮化硅层和第一氧化层形成P区侧墙。
本发明提供一种如上述CMOS器件的形成方法形成的CMOS器件，包括：
衬底，所述衬底包括N阱和P阱；
位于所述N阱和P阱交接处的浅沟道隔离；
形成于所述N阱上的多个PMOS元件，形成于所述P阱上的一个或多个NMOS元件；
位于所述N阱中且位于相邻两个PMOS元件之间的硅锗层。
与现有技术相比，在本发明提供的CMOS器件及其形成方法中，改变了现有工艺中形成NMOS元件和PMOS元件的侧墙及沟槽的工艺过程，使得在刻蚀形成沟槽时光阻层已经去除，避免了现有工艺中形成沟槽时光阻层存在，从而受刻蚀工艺的影响产生浮动的光阻分离物的问题，也就避免了沟槽内光阻聚合物的形成，进而避免了后续形成的硅锗层深度不同的问题，使得硅锗层的压应力得到保证，从而提高了器件的性能。
附图说明
图1~图3为现有工艺形成CMOS器件的过程示意图；
图4~图14为本发明实施例形成CMOS器件的过程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的CMOS器件的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
一种CMOS器件的形成过程，包括：提供衬底；在所述衬底中形成N阱和P阱，在所述N阱和P阱交接处形成浅沟道隔离；在所述N阱上形成多个PMOS元件，所述P阱上形成一个或多个NMOS元件；在所述N阱中且位于相邻两个PMOS元件之间（即源/漏极区域，本申请PMOS元件和NMOS元件亦需形成源/漏极区域，可采用现有工艺形成，此处不做赘述）形成硅锗层；其中，所述PMOS元件（NMOS元件）包括：形成于所述衬底上的栅极结构，经形成于衬底上的ONO层刻蚀得到的N区侧墙（P区侧墙）。
具体的，请参考如下工艺过程：
请参考图4，提供衬底400，例如硅衬底，绝缘体上硅（SOI）等。接着，如图5所示，对半导体衬底400进行掺杂，形成N阱500和P阱501；在所述N阱500和P阱501交接处形成浅沟道隔离（STI）502。其中，所述N阱500经五价离子掺杂物掺杂形成，包括磷、砷、锑等的一种或多种；所述P阱501经三价离子掺杂物掺杂形成，包括硼、镓、铟、铊等的一种或多种。上述N阱500、P阱501及浅沟道隔离502可经现有任何工艺形成。相应的，N阱500（P阱501）及其上区域记为N区500'（P区501'），这包涵后续形成于其上的各层（各结构）。
请参考图6，形成多晶硅层600和氮化硅（SiN）掩膜层601，可经化学气相沉积工艺（CVD）形成。优选的，采用光刻工艺在氮化硅掩膜层601上形成光阻层（未示出）。之后以光阻层为掩膜，刻蚀氮化硅掩膜层601形成氮化硅体块，暴露出部分多晶硅层600。去除光阻层，刻蚀多晶硅层600形成多晶硅体块（poly），即如图7所示，形成栅极结构700，所述栅极结构700包括位于衬底400上的多晶硅体块701和位于所述多晶硅体块701上的氮化硅体块702。所述栅极结构位于所述浅沟道隔离502两侧，其中，所述N阱501上形成多个栅极结构700，所述P阱502上形成一个或多个栅极结构700，所述栅极结构700间的距离可以不同。
请参考图8，在所述衬底400上形成ONO层800，所述ONO层800覆盖所述栅极结构700，即ONO层800覆盖N阱500、P阱501、浅沟道隔离502及栅极结构700。具体的，所述ONO层800包括第一氧化层801、氮化硅层802和第二氧化层803，所述氮化硅层802覆盖所述第一氧化层801，所述第二氧化层803覆盖所述氮化硅层802，所述ONO层800可以由化学气相沉积工艺形成。
接着，请参考图9，采用光刻工艺在位于P区501′中的ONO层800上形成光阻层900，即所述光阻层900覆盖P区501′中的第二氧化层803。以所述光阻层900为掩膜，刻蚀位于N区500'中的第二氧化层，保留Ｎ区500'中的第一氧化层801和氮化硅层802。
请参考图10，采用干法刻蚀和/或湿法刻蚀工艺刻蚀所述N区500'中氮化硅层和第一氧化层，形成紧靠所述栅极结构700的N区侧墙1000，所述N区侧墙1000包括L型氧化层801'和D型氮化硅层802'，则N阱500上的PMOS元件形成，所述PMOS元件包括栅极结构700和N区侧墙1000。之后，去除位于所述P区501'中的光阻层。光阻层的去除避免了后续刻蚀N阱形成沟槽时浮动的光阻分离物的产生，也就避免了沟槽内形成光阻聚合物而对硅锗层产生影响。如图11所示，在N阱500内经刻蚀工艺形成沟槽1100，所述沟槽1100位于N区500'的PMOS元件之间，即位于相邻PMOS元件相邻两个栅极的相邻两个N区侧墙1000之间。需要说明的是，所述沟槽1100不止一个，且由于所述栅极结构间的距离可能不同，所述沟槽1100的宽度也会不同，图11并未示出。
请参考图12，采用干法刻蚀或湿法刻蚀工艺去除P区501′中的第二氧化层，暴露出P区501′中氮化硅层802。接着，请参考图13，在所述沟槽内沉积硅锗形成硅锗层1300，具体的，可采用化学气相沉积工艺或炉管工艺形成所述硅锗层1300。接着，如图14所示，采用干法刻蚀和/或湿法刻蚀工艺刻蚀所述P区501′中氮化硅层和第一氧化层，形成紧靠所述栅极结构700的P区侧墙1400，所述P区侧墙1400包括L型氧化层801'a和D型氮化硅层802'a（此处与N区侧墙的L型氧化层和D型氮化硅层相同，标号不同仅为了区别位于N区或P区），则P阱501上的NMOS元件形成，所述NMOS元件包括栅极结构700和P区侧墙1400。
上述实施例提供的CMOS器件及其形成方法中，改变了现有工艺中形成NMOS元件和PMOS元件的侧墙及沟槽的工艺过程，使得在刻蚀形成沟槽时光阻层已经去除，避免了现有工艺中形成沟槽时光阻层存在，且受刻蚀工艺的影响产生浮动的光阻分离物的问题，也就避免了沟槽内光阻聚合物的形成，同时在多个沟槽的形成时，避免了光阻聚合物的存在使得后续形成的硅锗层深度不同，使得硅锗层的压应力得到保证，从而提高了器件的性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (7)

1.一种CMOS器件的形成方法，其特征在于，包括：
提供衬底；
在所述衬底中形成N阱和P阱，在所述N阱和P阱交接处形成浅沟道隔离；
在所述N阱及P阱上形成栅极结构；
形成ONO层，所述ONO层覆盖所述衬底及栅极结构；
形成光阻层，所述光阻层覆盖P阱上的ONO层；
紧靠所述N阱上的栅极结构形成N区侧墙，以在所述N阱上形成多个PMOS元件；
去除所述光阻层；
紧接着，刻蚀所述N阱形成沟槽，所述沟槽位于相邻的PMOS元件之间；
在所述沟槽内沉积硅锗形成硅锗层；
紧靠所述P阱上的栅极结构形成P区侧墙，以在所述P阱上形成一个或多个NMOS元件。
2.如权利要求1所述的CMOS器件的形成方法，其特征在于，所述栅极结构包括多晶硅体块及位于所述多晶硅体块上的氮化硅体块。
3.如权利要求2所述的CMOS器件的形成方法，其特征在于，形成栅极结构的工艺包括如下步骤：
沉积多晶硅层和氮化硅掩膜层，所述多晶硅层覆盖所述衬底，所述氮化硅掩膜层覆盖所述多晶硅层；
刻蚀所述氮化硅掩膜层形成氮化硅体块；
刻蚀所述多晶硅层形成多晶硅体块。
4.如权利要求1所述的CMOS器件的形成方法，其特征在于，所述ONO层包括：
第一氧化层；
氮化硅层，所述氮化硅层覆盖所述第一氧化层；及
第二氧化层，所述第二氧化层覆盖所述氮化硅层。
5.如权利要求4所述的CMOS器件的形成方法，其特征在于，形成N区侧墙的工艺包括如下步骤：
刻蚀去除N阱上的第二氧化层；
刻蚀N阱上的氮化硅层和第一氧化层形成N区侧墙。
6.如权利要求4或5所述的CMOS器件的形成方法，其特征在于，在刻蚀所述N阱形成沟槽，所述沟槽位于相邻的PMOS元件之间之后，在所述沟槽内沉积硅锗形成硅锗层之前，还包括：
刻蚀去除P阱上的第二氧化层。
7.如权利要求6所述的CMOS器件的形成方法，其特征在于，在形成硅锗层之后，还包括：刻蚀P阱上的氮化硅层和第一氧化层形成P区侧墙。
CN201210206269.6A 2012-06-20 2012-06-20 一种cmos器件及其形成方法 Active CN103515317B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210206269.6A CN103515317B (zh) 2012-06-20 2012-06-20 一种cmos器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210206269.6A CN103515317B (zh) 2012-06-20 2012-06-20 一种cmos器件及其形成方法

Publications (2)

Publication Number Publication Date
CN103515317A CN103515317A (zh) 2014-01-15
CN103515317B true CN103515317B (zh) 2016-02-03

Family

ID=49897809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210206269.6A Active CN103515317B (zh) 2012-06-20 2012-06-20 一种cmos器件及其形成方法

Country Status (1)

Country Link
CN (1) CN103515317B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679710A (zh) * 2014-11-17 2016-06-15 上海华力微电子有限公司 嵌入式锗硅器件的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147259A (zh) * 2005-04-15 2008-03-19 国际商业机器公司 用于自适应阱偏置以及用于功率和性能增强的混合晶体取向cmos结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181466B2 (ja) * 2006-11-16 2013-04-10 ソニー株式会社 半導体装置の製造方法および半導体装置
JP5278022B2 (ja) * 2009-02-17 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147259A (zh) * 2005-04-15 2008-03-19 国际商业机器公司 用于自适应阱偏置以及用于功率和性能增强的混合晶体取向cmos结构

Also Published As

Publication number Publication date
CN103515317A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
CN103715258A (zh) 用于半导体器件的源极/漏极堆叠件压力源
JP2020507211A (ja) 半導体デバイスのゲート構造および製造方法
CN105097649A (zh) 半导体结构的形成方法
US20120021583A1 (en) Semiconductor process
CN103632977B (zh) 半导体结构及形成方法
CN104425377A (zh) Cmos晶体管的形成方法
CN106158748B (zh) 半导体元件及其制作方法
CN103594361A (zh) 半导体结构的形成方法
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN103515210B (zh) 一种后栅极工艺晶体管及其形成方法
CN102931232B (zh) Nmos晶体管及其形成方法
CN104124172A (zh) 鳍式场效应晶体管及其形成方法
CN104425520A (zh) 半导体器件及形成方法
CN103515317B (zh) 一种cmos器件及其形成方法
CN102931233A (zh) Nmos晶体管及其形成方法
CN103247565B (zh) 一种浅沟槽隔离结构及其制作方法
CN104362096A (zh) SiGe源漏MOS器件制造方法
CN102479816B (zh) 金属氧化物半导体型场效应管及其制造方法
TWI686850B (zh) 半導體裝置及其製作方法
CN103165461B (zh) 制作半导体器件的方法
CN104779273A (zh) Cmos器件的栅极结构及其制造方法
CN103377941A (zh) Pmos晶体管及形成方法
CN108155241B (zh) 一种抗辐照多栅器件及其制备方法
CN103247530B (zh) 一种半导体器件的制作方法
CN102194684B (zh) 栅极介质层制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant