CN103247530B - 一种半导体器件的制作方法 - Google Patents

Abstract

本发明提供一种半导体器件的制作方法，包括：提供半导体衬底；在半导体衬底上依次形成第一、第二、第三和第四牺牲层；在第一、第二、第三和第四牺牲层中形成暴露半导体衬底的开口；在第四牺牲层上和开口内依次形成第五和第六牺牲层，其中第一、第三和第五牺牲层为氧化物层和氮化物层中的一种，第二、第四和第六牺牲层为氧化物层和氮化物层中的另一种；对第六和第五牺牲层进行刻蚀，以在开口的侧壁上形成间隙壁；执行第一掺杂工艺；去除间隙壁；执行第二掺杂工艺，以在半导体衬底中形成浓度较高的沟道和位于沟道两侧的低浓度掺杂区，第一和第二掺杂工艺掺杂相同导电类型的掺杂剂。该方法不但工艺简单，易于实现，而且能够与CMOS工艺技术很好地兼容。

Description

一种半导体器件的制作方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制作方法，更特别地，涉及一种电诱导结型MOSFET的制作方法。

背景技术

电诱导结(ElectricallyinducedJunction)型MOSFET与传统的MOSFET相比，由于其开启电流(I_ON)较大、而关断电流(I_OFF)较小而得到广泛地应用。

图1A为传统的MOSFET的示意图。如图1A所示，半导体衬底100上形成有栅极101，半导体衬底100中栅极101的两侧形成有源极102A和漏极102B。源极102A和漏极102B包括形成两者相互靠近的区域的浅掺杂区(未示出)。半导体衬底100中栅极101的下方的沟道的长度为L₀。图1B为电诱导结型MOSFET的示意图。如图1B所示，与传统的MOSFET相比，电诱导结型MOSFET在源极102A和漏极102B之间、浅掺杂区的延伸区域形成有低浓度掺杂区域103A和103B。相应的，源极102A和漏极102B的浅掺杂区可以略微缩短，从而使得沟道长度L₀较长。以N型的电诱导结型MOSFET为例，该低浓度掺杂区域103A和103B的掺杂类型为P型。当电诱导结型MOSFET处于“开启”状态时，低浓度掺杂区域103A和103B由P型转变为N型，并充当源极102A和漏极102B的浅掺杂区的延伸部分，这样使得沟道长度L_ON缩短，进而导致开启电流增大。当电诱导结型MOSFET处于“关断”状态时，低浓度掺杂区域103A和103B仍旧为P型，并具有较大的沟道长度L₀，因此关断电流较小。

然而，现有的制作电诱导结型MOSFET的工艺较为复杂，因此，需要一种电诱导结型MOSFET的制作方法，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制作方法，包括：a)提供半导体衬底；b)在所述半导体衬底上依次形成第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层；c)在所述第一牺牲层、所述第二牺牲层、所述第三牺牲层和所述第四牺牲层中形成暴露所述半导体衬底的开口；d)在所述第四牺牲层上和所述开口内依次形成第五牺牲层和第六牺牲层，其中所述第一、第三和第五牺牲层为氧化物层和氮化物层中的一种，所述第二、第四和第六牺牲层为氧化物层和氮化物层中的另一种；e)对所述第六牺牲层和所述第五牺牲层进行刻蚀，以在所述开口的侧壁上形成间隙壁；f)执行第一掺杂工艺，且所使用的第一掺杂剂具有与待形成的电诱导结型MOSFET相反的导电类型；g)去除所述间隙壁；以及h)执行第二掺杂工艺，且所使用的第二掺杂剂与所述第一掺杂剂具有相同的导电类型，以在所述半导体衬底中形成浓度较高的沟道和位于所述沟道两侧的低浓度掺杂区。

优选地，所述第一、第三和第五牺牲层为氧化物层，且所述第二、第四和第六牺牲层氮化物层。

优选地，所述第一牺牲层、所述第三牺牲层和所述第五牺牲层均为氧化硅层。

优选地，所述第二牺牲层、所述第四牺牲层和所述第六牺牲层均为氮化硅层。

优选地，所述e)步骤包括：对所述第六牺牲层进行干法刻蚀，以在所述开口的侧壁上形成氮化硅间隙壁；以及对所述第五牺牲层进行干法刻蚀，以在所述开口的侧壁上形成氧化硅间隙壁，所述氮化硅间隙壁和所述氧化硅间隙壁共同形成所述间隙壁。

优选地，所述g)步骤包括：去除所述氮化硅间隙壁，且在去除所述氮化硅间隙壁时所述第四牺牲层也被去除；去除所述氧化硅间隙壁，且在去除所述氧化硅间隙壁时所述第三牺牲层也被去除。

优选地，所述方法还包括：在所述开口内形成栅极材料层；去除所述第一牺牲层和所述第二牺牲层，以形成栅极；在所述栅极两侧的所述半导体衬底中形成LDD和源/漏极。

优选地，所述栅极材料层包括栅氧化物层和多晶硅层。

优选地，所述第一牺牲层和所述第二牺牲层的厚度之和等于所述栅极的高度。

本发明提出的形成电诱导结型MOSFET的方法不但工艺简单，易于实现，而且能够与CMOS工艺技术很好地兼容，因此能够在现有的CMOS工艺设备的基础上实施电诱导结型MOSFET的制作。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A为传统的MOSFET的示意图；

图1B为电诱导结型MOSFET的示意图；

图2为根据本发明一个实施方式来制作电诱导结型MOSFET的工艺流程图；

图3A-3P为根据本发明一个实施方式来制作电诱导结型MOSFET的工艺过程中各步骤所获得的器件的剖视图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

本发明提供一种浅沟槽隔离结构的制作方法。图2为根据本发明一个实施方式来制作电诱导结型MOSFET的工艺流程图，图3A-3P为根据本发明一个实施方式来制作电诱导结型MOSFET的工艺过程中各步骤所获得的器件的剖视图。下面将结合图2和图3A-3N对本发明的制作方法进行详细描述。

执行步骤201，提供半导体衬底。

如图3A所示，半导体衬底301可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底301上可以被定义有源区。为了简化，此处仅以一空白来表示半导体衬底301。

执行步骤202，在半导体衬底上依次形成第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层。

继续参照图3A，半导体衬底301上依次形成有第一牺牲层302、第二牺牲层303、第三牺牲层304和第四牺牲层305。第一牺牲层302和第三牺牲层304可以为氧化物和氮化物中的一种，第二牺牲层303和第四牺牲层305可以为氧化物和氮化物中的另一种。所述氧化物例如是通过化学气相沉积、溅射法或原子层沉积法等形成的氧化硅，所述氮化物例如是通过化学气相沉积、溅射法或原子层沉积法等形成的氮化硅。具体地，当第一牺牲层302和第三牺牲层304为氧化物时，第二牺牲层303和第四牺牲层305为氮化物；当第一牺牲层302和第三牺牲层304为氮化物时，第二牺牲层303和第四牺牲层305为氧化物。优选地，第一牺牲层302和第三牺牲层304为氧化物，且第二牺牲层303和第四牺牲层305为氮化物，以使氧化物直接与半导体衬底301的表面接触，尽量减少缺陷。

执行步骤203，在第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层中形成暴露半导体衬底的开口。

如图3B所示，在第一牺牲层302、第二牺牲层303、第三牺牲层304和第四牺牲层305形成有开口320，且开口320能够暴露半导体衬底301。可以采用本领域内常用的方法来形成开口320，例如，在第四牺牲层305上形成具有开口图案的光刻胶层，然后以该光刻胶层为掩膜依次对第四牺牲层305、第三牺牲层304、第二牺牲层303和第一牺牲层302进行刻蚀。由于该方法以为本领域所熟知，因此不再详述。

执行步骤204，在第四牺牲层上和开口内依次形成第五牺牲层和第六牺牲层，其中第一、第三和第五牺牲层为氧化物层和氮化物层中的一种，第二、第四和第六牺牲层为氧化物层和氮化物层中的另一种。

如图3C所示，在第四牺牲层305上和开口320内形成第五牺牲层306。第五牺牲层306可以是由与第一牺牲层302和第三牺牲层304相同种类的材料形成的，即第一牺牲层302和第三牺牲层304为氧化物层时，第五牺牲层306也为氧化物层；第一牺牲层302和第三牺牲层304为氮化物层时，第五牺牲层306也为氮化物层。第一牺牲层302、第三牺牲层304和第五牺牲层306可以是由相同的氧化物材料或相同的氮化物材料形成的，可以是由不同的氧化物材料和不同的氮化物材料形成的。优选地，第一牺牲层302、第三牺牲层304和第五牺牲层306均为氧化硅层，以尽量避免带来过多的其它元素。

如图3D所示，在第五牺牲层306上形成第六牺牲层307。其中第五牺牲层306占据开口320的一部分，而第六牺牲层307占据开口320的另一部分。第六牺牲层307可以是由与第二牺牲层303和第四牺牲层305相同种类的材料形成的，即第二牺牲层303和第四牺牲层305为氧化物层时，第六牺牲层307也为氧化物层；第二牺牲层303和第四牺牲层305为氮化物层时，第六牺牲层307也为氮化物层。第二牺牲层303、第四牺牲层305和第六牺牲层307可以是由相同的氧化物材料或相同的氮化物材料形成的，可以是由不同的氧化物材料和不同的氮化物材料形成的。优选地，第二牺牲层303、第四牺牲层305和第六牺牲层307均为氮化硅层，以尽量避免带来过多的其它元素。

执行步骤205，对第六牺牲层和第五牺牲层进行刻蚀，以在开口的侧壁上形成间隙壁。

当第一牺牲层302、第三牺牲层304和第五牺牲层306均为氧化硅层，且第二牺牲层303、第四牺牲层305和第六牺牲层307均为氮化硅层时，根据本发明一个实施方式，该步骤包括：

首先，如图3E所示，对第六牺牲层308进行干法刻蚀，以在开口320的侧壁上形成氮化硅间隙壁308’。由于对氮化硅的干法刻蚀以为本领域所熟知，因此不再详述。

接着，如图3F所示，对第五牺牲层306进行干法刻蚀，以在开口320的侧壁上形成氧化物间隙壁306’。具体地，执行氧化硅的干法刻蚀工艺，以去除未被氮化硅间隙壁308’覆盖的第五牺牲层306，以形成氧化硅间隙壁306’。其中，氮化硅间隙壁308’和氧化硅间隙壁306’共同形成所述间隙壁。由于对氧化硅的干法刻蚀以为本领域所熟知，因此不再详述。

执行步骤206，执行第一掺杂工艺，且所使用的第一掺杂剂具有与待形成的电诱导结型MOSFET相反的导电类型。

如图3G所示，执行第一掺杂工艺(例如，离子注入工艺)，以在暴露的半导体衬底301中形成第一掺杂区309。第一掺杂区309与待形成的栅极的沟道相对应，经后续的第二掺杂工艺，即可形成沟道。第一掺杂区309中掺杂的第一掺杂剂的导电类型与待形成的电诱导结型MOSFET的导电类型相反。当待形成的电诱导结型MOSFET为N型晶体管时，第一掺杂剂则为P型掺杂剂，例如，硼等；当待形成的电诱导结型MOSFET为P型晶体管时，第一掺杂剂则为N型掺杂剂，例如，磷等。

执行步骤207，去除间隙壁。

当第一牺牲层302、第三牺牲层304和第五牺牲层306均为氧化硅层，且第二牺牲层303、第四牺牲层305和第六牺牲层307均为氮化硅层时，根据本发明一个实施方式，该步骤包括：

首先，如图3H所示，执行氮化硅的干法刻蚀工艺，以去除氮化硅间隙壁308’。并且，由于第四牺牲层305也是由氮化硅形成的，因此，在该过程中第四牺牲层305也被去除。由于对氮化硅的干法刻蚀以为本领域所熟知，因此不再详述。

然后，如图3I所示，执行氧化硅的干法刻蚀工艺，以去除氮化硅间隙壁308’。并且，由于第三牺牲层304也是由氧化硅形成的，因此，在该过程中第三牺牲层304也被去除。但是在实际干法刻蚀过程中，由于纵向刻蚀速率大于横向刻蚀速率，氮化硅间隙壁308’下面的氧化硅间隙壁306’(参照图3G)会被完全去除时，开口320的侧壁上还会残留部分氧化硅间隙壁306’。这部分残留的氧化硅间隙壁306’可以在后续工艺中随第一牺牲层302和第二牺牲层303一并去除。由此可见，仅通过一步干法刻蚀工艺，可以将第二牺牲层303以上和氧化硅间隙壁306’的水平覆盖在半导体衬底301上的氧化硅去除。由于对氧化硅的干法刻蚀以为本领域所熟知，因此不再详述。

执行步骤208，执行第二掺杂工艺，且所使用的第二掺杂剂与第一掺杂剂具有相同的导电类型，以在半导体衬底中形成浓度较高的沟道和位于所述沟道两侧的低浓度掺杂区。

如图3J所示，执行第二掺杂工艺(例如，离子注入工艺)，以使第一掺杂区309的掺杂浓度增大，即形成浓度较高的沟道，并且在暴露的半导体衬底301中第一掺杂区309的两侧分别形成第二掺杂区310A和310B，即形成低浓度掺杂区。第二掺杂工艺所使用的第二掺杂剂与第一掺杂剂的导电类型相同，即与待形成的电诱导结型MOSFET的导电类型相反。由于第一掺杂区309和第二掺杂区310A和310B在第二掺杂工艺中被掺杂了相同浓度的掺杂剂，且第一掺杂区309还经过第一掺杂工艺，因此，第一掺杂区309的掺杂浓度大于第二掺杂区310A和310B的掺杂浓度。经后续工艺形成电诱导结型MOSFET的栅极、源极和漏极时，第一掺杂区309可以作为该电诱导结型MOSFET的沟道，而第二掺杂区310A和310B可以作为该电诱导结型MOSFET的低浓度掺杂区。

为了形成完整的电诱导结型MOSFET，本发明的方法还包括：在所述开口内形成栅极材料层；去除所述第一牺牲层和所述第二牺牲层，以形成栅极；在所述栅极两侧的所述半导体衬底中形成LDD以及源极和漏极。

如图3K所示，在图3J所示的开口320内形成栅极材料层311。作为示例，栅极材料层311包括栅氧化物层和多晶硅层。具体地，可以在图3J所示的器件结构上形成填满开口320的栅极材料层311，然后经CMP工艺去除开口320以外的栅极材料层。

如图3L所示，去除第一牺牲层302和第二牺牲层303，以形成栅极311。去除的方法可以为干法，也可以为湿法。如果在上述去除氧化硅间隙壁306’过程中，开口320的侧壁上还剩余部分残留，那么该步骤还包括去除残留的氧化硅间隙壁306’。作为示例，第一牺牲层302和第二牺牲层303的厚度之和等于与栅极的高度。在形成第一牺牲层302和第二牺牲层303时可以根据待形成的栅极的高度来确定两者的厚度之和。

如图3M所示，可以采用本领域所熟知的方法在栅极311的两侧形成第一侧墙312。

如图3N所示，执行浅掺杂工艺，以在栅极311两侧的半导体衬底301中形成浅掺杂区(LDD)313A和313B。

如图3O所示，可以采用本领域所熟知的方法在第一侧墙312的两侧形成第二侧墙314。

如图3P所示，执行源/漏极掺杂工艺，以形成源极315A和漏极315B。

综上所述，本发明提出的形成电诱导结型MOSFET的方法不但工艺简单，易于实现，而且能够与CMOS工艺技术很好地兼容，因此能够在现有的CMOS工艺设备的基础上实施电诱导结型MOSFET的制作。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (6)

1.一种半导体器件的制作方法，其特征在于，包括：

a)提供半导体衬底；

b)在所述半导体衬底上依次形成第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层；

c)在所述第一牺牲层、所述第二牺牲层、所述第三牺牲层和所述第四牺牲层中形成暴露所述半导体衬底的开口；

d)在所述第四牺牲层上和所述开口内依次形成第五牺牲层和第六牺牲层，其中所述第一牺牲层、所述第三牺牲层和所述第五牺牲层均为氧化硅层，所述第二牺牲层、所述第四牺牲层和所述第六牺牲层均为氮化硅层，

e)对所述第六牺牲层和所述第五牺牲层进行刻蚀，以在所述开口的侧壁上形成间隙壁；

f)执行第一掺杂工艺，且所使用的第一掺杂剂具有与待形成的电诱导结型MOSFET相反的导电类型；

g)去除所述间隙壁；以及

h)执行第二掺杂工艺，且所使用的第二掺杂剂与所述第一掺杂剂具有相同的导电类型，以在所述半导体衬底中形成浓度较高的沟道和位于所述沟道两侧的低浓度掺杂区。

2.根据权利要求1所述的制作方法，其特征在于，所述e)步骤包括：

对所述第六牺牲层进行干法刻蚀，以在所述开口的侧壁上形成氮化硅间隙壁；以及

对所述第五牺牲层进行干法刻蚀，以在所述开口的侧壁上形成氧化硅间隙壁，所述氮化硅间隙壁和所述氧化硅间隙壁共同形成所述间隙壁。

3.根据权利要求1所述的制作方法，其特征在于，所述g)步骤包括：

去除所述氮化硅间隙壁，且在去除所述氮化硅间隙壁时所述第四牺牲层也被去除；

去除所述氧化硅间隙壁，且在去除所述氧化硅间隙壁时所述第三牺牲层也被去除。

4.根据权利要求1所述的制作方法，其特征在于，所述方法还包括：

在所述开口内形成栅极材料层；

去除所述第一牺牲层和所述第二牺牲层，以形成栅极；

在所述栅极两侧的所述半导体衬底中形成LDD和源/漏极。

5.根据权利要求4所述的制作方法，其特征在于，所述栅极材料层包括栅氧化物层和多晶硅层。

6.根据权利要求4所述的制作方法，其特征在于，所述第一牺牲层

和所述第二牺牲层的厚度之和等于所述栅极的高度。