CN103165461B - 制作半导体器件的方法 - Google Patents
制作半导体器件的方法 Download PDFInfo
- Publication number
- CN103165461B CN103165461B CN201110425827.3A CN201110425827A CN103165461B CN 103165461 B CN103165461 B CN 103165461B CN 201110425827 A CN201110425827 A CN 201110425827A CN 103165461 B CN103165461 B CN 103165461B
- Authority
- CN
- China
- Prior art keywords
- fin
- width
- layer
- semiconductor substrate
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种制作半导体器件的方法,包括:提供半导体衬底,半导体衬底上依次形成有掩膜层和具有图案的光刻胶层;对半导体衬底进行刻蚀,以形成具有第一宽度和第一高度的第一鳍,并去除掩膜层和光刻胶层;在半导体衬底上第一鳍的两侧形成种子层;去除第一鳍的至少一部分,以形成填充开口,其中第一鳍的被去除部分具有第二高度;选择性地仅在种子层的表面形成氧化物层,以缩小填充开口的尺寸;以及在被缩小的填充开口内形成具有第二宽度的第二鳍,第二宽度小于第一宽度。由于未直接形成较窄的鳍,因此能够避免显影、刻蚀等工艺中光刻胶层和掩膜层的倒塌,进而在半导体衬底中形成较窄的鳍,并且本发明的方法还能够准确地控制鳍的宽度。
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及一种制作半导体器件的方法。
背景技术
半导体器件尺寸的不断缩小是推动集成电路制造技术改进的主要因素。由于调整栅氧化物层的厚度和源/漏极的结深度的限制,很难将常规的平面MOSFET器件缩小至32nm以下的工艺,因此,已经开发出多栅极场效应晶体管(Multi-GateMOSFET)。多栅极场效应晶体管是一种将多个栅极并入到单个器件的MOSFET,这意味着,沟道在多个表面上被多个栅极包围,因此能够更好地抑制“截止”状态的漏电流。此外,多栅极场效应晶体管还能增强“导通”状态下的驱动电流。
目前,典型的多栅极场效应晶体管为鳍形场效应晶体管(FinFET),它使得器件的尺寸更小,性能更高。FinFET结构包括狭窄而孤立的鳍片,鳍片的两侧带有栅极。图1A-1B为采用现有技术的方法形成鳍过程中各步骤的剖视图。如图1A所示,提供半导体衬底100,在半导体衬底100上依次形成有掩膜层101、抗反射层102和具有图案的光刻胶层103,其中,光刻胶层103的图案用于形成鳍。如图1B所示,以光刻胶层104为掩膜对抗反射层102和掩膜层101进行刻蚀,以在半导体衬底100中形成鳍104。
然而,鳍104的宽度通常较窄(一般仅为15-20nm),一方面,由于设备分辨率的原因,很难精确地制作出如此狭窄的鳍104;另一方面,在制作过程中,需要形成很窄的掩膜层101、抗反射层102和光刻胶层103,因此掩膜层101、抗反射层102和光刻胶层103很容易倒塌,上述两种因素均导致制作工艺失败。
因此,目前急需一种制作半导体器件的方法,以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题,本发明提出了一种制作半导体器件的方法,包括:a)提供半导体衬底,所述半导体衬底上依次形成有掩膜层和具有图案的光刻胶层;b)对所述半导体衬底进行刻蚀,以形成具有第一宽度和第一高度的第一鳍,并去除所述掩膜层和所述光刻胶层;c)在所述半导体衬底上所述第一鳍的两侧形成种子层;d)去除所述第一鳍的至少一部分,以形成填充开口,其中所述第一鳍的被去除部分具有第二高度;e)选择性地仅在所述种子层的表面形成氧化物层,以缩小所述填充开口的尺寸;以及f)在被缩小的填充开口内形成具有第二宽度的第二鳍,所述第二宽度小于所述第一宽度。
优选地,所述b)步骤包括:以所述光刻胶层为掩膜对所述掩膜层进行刻蚀;以所述掩膜层为掩膜对所述半导体衬底进行刻蚀。
优选地,所述种子层的材料为硅氧化物。
优选地,所述硅氧化物是通过硅烷与N2O经等离子增强化学气相沉积形成的。
优选地,所述c)步骤包括:在所述b)步骤所获得的器件上形成种子材料层;以及执行化学机械研磨工艺至露出所述第一鳍的上表面,以形成所述种子层。
优选地,所述半导体衬底的材料为硅,所述第二高度是所述第一高度的60-100%。
优选地,所述半导体衬底的材料为绝缘体上硅,所述第二高度是所述第一高度的50-70%。
优选地,所述氧化物层是通过臭氧和正硅酸乙酯经化学气相沉积法形成的。
优选地,所述第一宽度是所述第二宽度的1.5-2.5倍。
优选地,所述第一宽度是所述第二宽度的2倍。
优选地,所述第二鳍是采用外延生长法形成的。
优选地,所述第二鳍中掺杂有硼、磷和锗中的一种或多种。
本发明的方法由于未直接形成较窄的鳍,因此能够避免显影、刻蚀等工艺中光刻胶层和掩膜层的倒塌,进而在半导体衬底中形成较窄的鳍,并且本发明的方法还能够准确地控制鳍的宽度。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1A-1B为采用现有技术的方法形成鳍过程中各步骤的剖视图;以及
图2A-2H示出了根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。
具体实施方式
接下来,将结合附图更加完整地描述本发明,附图中示出了本发明的实施例。但是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。
图2A-2H示出了根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。应当注意的是,半导体器件中的部分器件结构可以由CMOS制作流程来制造,因此在本发明的方法之前、之中或之后可以提供额外的工艺,且其中某些工艺在此仅作简单的描述。下面将结合图2A-2H来详细说明本发明的制作方法。根据本发明的制作方法包括以下步骤:
步骤一:提供半导体衬底,该半导体衬底上依次形成有掩膜层和具有图案的光刻胶层;
如图2A所示,半导体衬底200上形成有掩膜层201。半导体衬底200可以为以下所提到的材料中的至少一种:硅、砷化镓、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。掩膜层201的材料可以为无定形碳等。
并且,在掩膜层201上形成有具有图案的光刻胶层203。光刻胶层203上的图案用于形成鳍,且光刻胶层203可以是通过旋涂、曝光、显影等步骤形成的。本领域的技术人员可以理解的是,为了提高光刻胶层203在曝光过程中对光的吸收率,光刻胶层203之下还可以包括抗反射层202。
此外,半导体衬底200中还可以包括隔离结构,例如浅沟槽隔离(STI)等,隔离结构可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其它现有的低介电常数材料形成。
步骤二:对半导体衬底进行刻蚀,以形成具有第一宽度和第一高度的第一鳍,并去除掩膜层和光刻胶层;
如图2B所示,对半导体衬底200进行刻蚀,以在半导体衬底200中形成第一鳍204,其中第一鳍204具有第一宽度w1和第一高度h1。为了避免设备分辨率原因导致的精确度不高以及制作过程中掩膜层201和光刻胶层203出现的倒塌现象,第一鳍204作为牺牲鳍,并非作为最终形成在半导体衬底200中的鳍,且第一宽度w1大于最终形成的鳍的宽度。
根据本发明一个实施方式,刻蚀半导体衬底200的步骤包括:以光刻胶层203为掩膜对掩膜层201进行刻蚀,以将光刻胶层203的图案转移至掩膜层201;以及以掩膜层201为掩膜对半导体衬底200进行刻蚀,以形成第一鳍204。本领域的技术人员可以理解的是,如果光刻胶层203与掩膜层201之间还存在其它中间层(例如,抗反射层202)的话,该步骤还包括对这些中间层的刻蚀。
如图2C所示,去除掩膜层201和光刻胶层203,去除掩膜层201和光刻胶层203的方法可以为干法刻蚀,也可以为湿法刻蚀。此外,如果光刻胶层203与掩膜层201之间还存在其它中间层(例如,抗反射层202)的话,该步骤还包括去除这些中间层。
步骤三:在半导体衬底上第一鳍的两侧形成种子层;
如图2D所示,在半导体衬底200上第一鳍204的两侧形成种子层205。种子层205的材料为硅氧化物等,只要能够与随后的工艺相配合以仅在种子层205的表面形成一层材料层即可,后文将对该材料层的作用进行详细描述。根据本发明一个实施方式,种子层205的材料为硅氧化物,且该硅氧化物是通过硅烷与N2O经等离子增强化学气相沉积(PECVD)形成的。作为示例,该步骤可以包括:在步骤二所获得的器件(如图2C所示)上形成种子材料层;执行化学机械研磨(CMP)工艺至露出第一鳍204的上表面,以在第一鳍204的两侧形成种子层205。
步骤四:去除第一鳍的至少一部分,以形成填充开口,其中第一鳍的被去除部分具有第二高度;
如图2E所示,去除第一鳍204的至少一部分,以形成填充开口206。其中,第一鳍204的被去除部分具有第二高度h2。作为示例,当半导体衬底200的材料为硅时,第二高度h2是第一高度h1的60-100%。作为示例,当半导体衬底200的材料为绝缘体上硅(SOI)时,第二高度h2是第一高度h1的50-70%。由于第二高度h2与最终形成的鳍的高度有关,因此,本领域的技术人员可以根据最终形成的鳍的高度来设置第二高度h2,然后根据第二高度h2和半导体衬底200的材料并依据上述原则选择第一鳍204的高度。
步骤五:选择性地仅在种子层的表面形成氧化物层,以缩小填充开口的尺寸;
如图2F所示,采用仅在种子层205的表面形成氧化物层207,即氧化物层207覆盖在种子层205的上表面以及种子层205的位于填充开口206内的侧面。由于填充开口206的一部分被氧化物层207所填充,因此,填充开口206的尺寸缩小,该缩小的填充开口206用于经后续工艺形成第二鳍。作为示例,氧化物层207是通过臭氧和正硅酸乙酯(TEOS)经化学气相沉积法形成的。需要说明的是,通过控制化学气相沉积的时间可以控制氧化物层207的厚度,进而控制被缩小的填充开口206的尺寸。
步骤六:在被缩小的填充开口内形成具有第二宽度的第二鳍,其中,第二宽度小于第一宽度。
如图2G所示,在被缩小的填充开口206内形成第二鳍208,该第二鳍208具有第二宽度w2,第二宽度w2小于第一宽度w1。第二鳍208即为最终形成在半导体衬底200中的鳍,第二宽度w2为最终的鳍的宽度。考虑到曝光工艺的工艺窗口和氧化物层207所填充的体积,优选地,第一宽度w1是第二宽度w2的1.5-2.5倍。更优选地,第一宽度w1是第二宽度w2的2倍。由于第二鳍208的材料应当为硅,出于简化工艺和完全填满填充开口206的目的,优选地,第二鳍208是采用外延生长法形成的。进一步,第二鳍208中可以掺杂有硼、磷和锗中的一种或多种。
如图2H所示,去除第二鳍208周围的种子层205和氧化物层207。
综上所述,本发明的方法由于未直接形成较窄的鳍,因此能够避免显影、刻蚀等工艺中光刻胶层和掩膜层的倒塌,进而在半导体衬底中形成较窄的鳍,并且本发明的方法还能够准确地控制鳍的宽度。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (12)
1.一种制作半导体器件的方法,包括:
a)提供半导体衬底,所述半导体衬底上依次形成有掩膜层和具有图案的光刻胶层;
b)对所述半导体衬底进行刻蚀,以形成具有第一宽度和第一高度的第一鳍,并去除所述掩膜层和所述光刻胶层;
c)在所述半导体衬底上所述第一鳍的两侧形成种子层;
d)去除所述第一鳍的至少一部分,以形成开口,其中所述第一鳍的被去除部分具有第二高度;
e)选择性地仅在所述种子层的表面形成氧化物层,以缩小所述开口的尺寸;以及
f)在被缩小的开口内形成具有第二宽度的第二鳍,所述第二宽度小于所述第一宽度,以避免显影、刻蚀等工艺中光刻胶层和掩膜层的倒塌。
2.如权利要求1所述的方法,其特征在于,所述b)步骤包括:
以所述光刻胶层为掩膜对所述掩膜层进行刻蚀;
以所述掩膜层为掩膜对所述半导体衬底进行刻蚀。
3.如权利要求1所述的方法,其特征在于,所述种子层的材料为硅氧化物。
4.如权利要求3所述的方法,其特征在于,所述硅氧化物是通过硅烷与N2O经等离子增强化学气相沉积形成的。
5.如权利要求1所述的方法,其特征在于,所述c)步骤包括:
在所述b)步骤所获得的器件上形成种子材料层;以及
执行化学机械研磨工艺至露出所述第一鳍的上表面,以形成所述种子层。
6.如权利要求1所述的方法,其特征在于,所述半导体衬底的材料为硅,所述第二高度是所述第一高度的60-100%。
7.如权利要求1所述的方法,其特征在于,所述半导体衬底的材料为绝缘体上硅,所述第二高度是所述第一高度的50-70%。
8.如权利要求1所述的方法,其特征在于,所述氧化物层是通过臭氧和正硅酸乙酯经化学气相沉积法形成的。
9.如权利要求1所述的方法,其特征在于,所述第一宽度是所述第二宽度的1.5-2.5倍。
10.如权利要求9所述的方法,其特征在于,所述第一宽度是所述第二宽度的2倍。
11.如权利要求1所述的方法,其特征在于,所述第二鳍是采用外延生长法形成的。
12.如权利要求1所述的方法,其特征在于,所述第二鳍中掺杂有硼、磷和锗中的一种或多种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110425827.3A CN103165461B (zh) | 2011-12-19 | 2011-12-19 | 制作半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110425827.3A CN103165461B (zh) | 2011-12-19 | 2011-12-19 | 制作半导体器件的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103165461A CN103165461A (zh) | 2013-06-19 |
CN103165461B true CN103165461B (zh) | 2016-04-06 |
Family
ID=48588443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110425827.3A Active CN103165461B (zh) | 2011-12-19 | 2011-12-19 | 制作半导体器件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103165461B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870014B (zh) * | 2015-01-19 | 2019-06-14 | 中国科学院微电子研究所 | 一种鳍的形成方法 |
CN105895530B (zh) * | 2016-03-11 | 2019-03-19 | 中国科学院微电子研究所 | 二维材料结构的制造方法和二维材料器件 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100411137C (zh) * | 2005-03-11 | 2008-08-13 | 恩益禧电子股份有限公司 | 半导体装置及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251973A (ja) * | 2004-03-04 | 2005-09-15 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
US20090072409A1 (en) * | 2007-09-14 | 2009-03-19 | International Business Machines Corporation | Interconnect Structures Incorporating Air-Gap Spacers |
-
2011
- 2011-12-19 CN CN201110425827.3A patent/CN103165461B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100411137C (zh) * | 2005-03-11 | 2008-08-13 | 恩益禧电子股份有限公司 | 半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103165461A (zh) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10727301B2 (en) | Semiconductor liner of semiconductor device | |
US10084071B2 (en) | Isolation structure of fin field effect transistor | |
US9343551B2 (en) | Methods for manufacturing a fin structure of semiconductor device | |
KR101372603B1 (ko) | 핀 전계 효과 트랜지스터의 게이트 스택 | |
JP5230737B2 (ja) | 異なる高さの隣接シリコンフィンを製造する方法 | |
US9159630B1 (en) | Fin field-effect transistor (FinFET) device formed using a single spacer, double hardmask scheme | |
CN103137624A (zh) | 高栅极密度器件和方法 | |
US8497198B2 (en) | Semiconductor process | |
US9520395B2 (en) | FinFET devices comprising a dielectric layer/CMP stop layer/hardmask/etch stop layer/gap-fill material stack | |
CN103715258A (zh) | 用于半导体器件的源极/漏极堆叠件压力源 | |
CN104576534A (zh) | 制造鳍式场效应晶体管器件的方法 | |
KR20150073834A (ko) | 반도체 디바이스의 fin 구조물 | |
US10497810B2 (en) | Method for fabricating semiconductor device | |
CN105374874A (zh) | 用于FinFET器件的结构和方法 | |
US20130273711A1 (en) | Method of forming a finfet device | |
TW201839818A (zh) | 積體電路裝置的製造方法 | |
US20150123211A1 (en) | NARROW DIFFUSION BREAK FOR A FIN FIELD EFFECT (FinFET) TRANSISTOR DEVICE | |
CN106158628B (zh) | 半导体结构及其制作工艺 | |
CN101577252B (zh) | 浅沟槽隔离结构及其形成方法 | |
CN103165461B (zh) | 制作半导体器件的方法 | |
CN103632978B (zh) | 半导体结构的形成方法 | |
TWI686850B (zh) | 半導體裝置及其製作方法 | |
CN109148580B (zh) | 一种FinFET器件及其制作方法 | |
CN103165455B (zh) | 制作鳍形场效应晶体管的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |