TWI585824B - 磊晶製程 - Google Patents

Description

磊晶製程

本發明係關於一種磊晶製程，且特別係關於一種同時形成間隙壁並再搭配硬遮罩以形成磊晶結構的磊晶製程。

隨著半導體製程進入到深次微米時代，例如65奈米(nm)以下之製程，對於MOS電晶體元件的驅動電流(drive current)的提昇已顯得日益重要。為了改善元件的效能，目前業界已發展出所謂的「應變矽(strained-silicon)技術」，其原理主要是使閘極通道部分的矽晶格產生應變，使電荷在通過此應變之閘極通道時的移動力增加，進而達到使MOS電晶體運作更快的目的。在目前已知的技術中，已有使用應變矽(strained silicon)作為基底的MOS電晶體，其利用矽鍺(SiGe)或矽碳(SiC)等的晶格常數與單晶矽(single crystal Si)不同的特性，使矽鍺磊晶結構或矽碳磊晶結構產生結構上應變而形成應變矽。由於矽鍺磊晶結構或矽碳磊晶結構的晶格常數(lattice constant)比矽大或小，這使得矽的帶結構(band structure)發生改變，而造成載子移動性增加，因此可增加MOS電晶體的速度。更進一步而言，如何形成磊晶結構，特別是適用於不同電性的磊晶結構，分別於複數個電晶體中並使其皆能達到良好之磊晶結構的特性，則為磊晶製程中之重要考量。

本發明提出一種磊晶製程，其先同時形成間隙壁於二閘極側邊的基底上，再搭配硬遮罩，以分別形成磊晶結構於二間隙壁側邊，俾 使所形成之磊晶結構具有良好特性。

本發明提出一種磊晶製程，包含有下述步驟。首先，提供一基底，包含一第一區以及一第二區。接著，分別形成一第一閘極以及一第二閘極於第一區以及第二區的基底上。而後，同時形成一第一間隙壁以及一第二間隙壁分別於第一閘極以及第二閘極側邊的基底上。之後，以第一間隙壁以及第二間隙壁分別定義一第一磊晶結構以及一第二磊晶結構的位置，而先形成第一磊晶結構於第一間隙壁的側邊，再形成第二磊晶結構於第二間隙壁的側邊。

本發明提出一種磊晶製程，包含有下述步驟。首先，沈積一第一硬遮罩於一基底的一第二區上並完全暴露出基底的一第一區。接續，形成一第一磊晶結構於暴露出的第一區中。續之，沈積一第二硬遮罩於第一區的基底上以及第二區的第一硬遮罩上。繼之，移除位於第二區的第二硬遮罩以及第一硬遮罩。其後，形成一第二磊晶結構於第二區中。然後，移除位於第一區的第二硬遮罩。

基於上述，本發明提出一種磊晶製程，其同時形成第一間隙壁以及第二間隙壁分別於第一閘極以及第二閘極側邊的基底上，接著再依序形成第一硬遮罩以及第二硬遮罩，分別暴露出第一區以及第二區，以分別形成第一磊晶結構以及第二磊晶結構於第一區以及第二區中。如此一來，本發明僅需要進行一次濕蝕刻製程，即可完成第一磊晶結構以及第二磊晶結構之製作，因而相較於採用多次濕蝕刻製程，更能維持所形成之第一磊晶結構以及第二磊晶結構之結構完整、減少蓋層等原已形成之結構受損以及簡化製程並增進製程效率。

110‧‧‧基底

122‧‧‧介電層

124‧‧‧電極層

126‧‧‧蓋層

132‧‧‧側壁子

134‧‧‧輕摻雜源/汲極區

142‧‧‧間隙壁材料

142a‧‧‧第一間隙壁

142b‧‧‧第二間隙壁

150、150a‧‧‧第一硬遮罩

160‧‧‧第一磊晶結構

170、170a‧‧‧第二硬遮罩

180‧‧‧第二磊晶結構

190‧‧‧源/汲極區

A‧‧‧第一區

B‧‧‧第二區

G1‧‧‧第一閘極

G2‧‧‧第二閘極

K1、K2‧‧‧圖案化的光阻

P1、P2、P3、P4‧‧‧蝕刻製程

R1‧‧‧凹槽

第1-11圖係繪示本發明一實施例之磊晶製程之剖面示意圖。

第1-11圖係繪示本發明一實施例之磊晶製程之剖面示意圖。本實施例係以一後置高介電常數閘極介電層之後閘極(Gate-Last for High-K Last)製程為例，但本發明當然亦可用於一前置高介電常數閘極介電層之後閘極(Gate-Last for High-K First)製程、前閘極(Gate-First)製程以及多晶矽閘極製程等。

如第1圖所示，提供一基底110。基底110例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator,SOI)基底等半導體基底。基底110包含一第一區A以及一第二區B。在本實施例中，第一區A用以形成一PMOS電晶體，而第二區B則為形成一NMOS電晶體，但本發明不以此為限。接著，在本實施例中繪示於第一區A以及第二區B中分別形成二第一閘極G1以及二第二閘極G2，其各包含一由下而上堆疊的一介電層122、一電極層124以及一蓋層126。介電層122例如為一氧化層，其可由一熱氧化(Thermal oxide)製程或一化學氧化(Chemical Oxide)製程形成；電極層124例如為一矽層，且由於本實施例應用於一後置高介電常數閘極介電層之後閘極(Gate-Last for High-K Last)製程，是以電極層124為一犧牲電極層，其將於後續金屬閘極置換(Metal Gate Replacement)製程中被置換為一金屬閘極；蓋層126可包含一單層或者一雙層堆疊結構，而由一氮化層或/且一氧化層所組成，但本發明不以此為限。接續，可再選擇性形成一襯墊層(未繪示)於各第一閘極G1以及各第二閘極G2側邊的基底110上，其中襯墊層(未繪示)可例如為一氮化層，但本發明不以此為限。在本實施例中分別於第一區A 以及第二區B中形成二第一閘極G1以及二第二閘極G2，而此第一閘極G1以及第二閘極G2的個數，僅為簡化並清楚揭示本發明，俾使能更完整繪示後續所形成之磊晶結構，在其他實施例中第一閘極G1以及第二閘極G2之個數亦可以為一個或三個以上，本發明不以此為限。

請繼續參閱第1圖，形成二側壁子132分別於第一閘極G1以及第二閘極G2側邊的基底110上，因而定義位於側壁子132側邊的基底110中之輕摻雜源/汲極區的位置。接續，分別形成二輕摻雜源/汲極區134於二側壁子132側邊的基底110中，其中輕摻雜源/汲極區134之摻雜雜質則依電性種類之需求，第一區A可例如為硼等三價離子，而第二區B可例如為磷等五價離子，視實際需求而定。

如第2-3圖所示，同時形成一第一間隙壁142a以及一第二間隙壁142b分別於第一閘極G1以及第二閘極G2側邊的基底110上。詳細而言，可先全面沈積一間隙壁材料142於第一閘極G1、第二閘極G2以及基底110上。間隙壁材料142可例如為一單層或雙層結構，且其例如由一氮化層或/且一氧化層所組成，但本發明不以此為限。在本實施例中，間隙壁材料142為一氮化層，且其例如以六氯基矽烷(HCD)為前驅物所形成。續之，例如進行一蝕刻製程P1，圖案化間隙壁材料142，而於第一區A與第二區B中同時形成第一間隙壁142a以及第二間隙壁142b分別於第一閘極G1以及第二閘極G2側邊的基底110上。在一較佳的蝕刻態樣中，蝕刻製程P1為一乾蝕刻製程。

如第4-5圖所示，形成一圖案化的第一硬遮罩150a於第二區B的基底110上並完全暴露出第一區A的基底110。詳細而言，首先，如第4圖所示，先全面沈積一第一硬遮罩層150於第一區A以及第二區B 的基底110、第一閘極G1以及第二閘極G2上。接著，如第5圖所示，形成一圖案化的光阻K1覆蓋第二區B，此圖案化的光阻K1可由全面覆蓋之一光阻(未繪示)圖案化而得，但本發明不以此為限。繼續，進行一蝕刻製程P2，移除位於第一區A的第一硬遮罩150，而保留位於第二區B的圖案化的第一硬遮罩150a，其中第一硬遮罩150的材料可為一薄的氧化層或一氮化層，例如厚度為30埃(angstroms)之氧化層，以被方便移除但又足以作為後續選擇性蝕刻基底110以形成凹槽之硬遮罩。蝕刻製程P2可例如為一乾蝕刻製程或一濕蝕刻製程等。在一較佳的蝕刻態樣中，蝕刻製程P2為一乾蝕刻製程，以得到一較佳的蝕刻後輪廓。

如第6-7圖所示，形成一第一磊晶結構160於第一間隙壁142a側邊。在本實施例中，第一磊晶結構160係形成於第一間隙壁142a側邊的基底110中。詳細而言，先如第6圖所示，進行一蝕刻製程P3，蝕刻第一間隙壁142a側邊的基底110，而於第一區A的基底110中形成一凹槽R1。由於第二區B已覆蓋圖案化的第一硬遮罩150a，因此第二區B的基底110不會被蝕刻。然後移除第二區B中圖案化的光阻K1，但仍保留位於第二區B的圖案化的第一硬遮罩150a。接著，如第7圖所示，形成第一磊晶結構160於第一間隙壁142a側邊的基底110中。在本實施例中，由於第一區A為PMOS電晶體區，是以所形成之第一磊晶結構160應為一矽鍺磊晶結構等，適於形成PMOS電晶體之磊晶結構。在其他實施例中，第一磊晶結構160亦可能直接形成於第一間隙壁142a側邊的基底110上；換言之，可不蝕刻基底110而直接在基底110上磊晶成長形成所需之磊晶結構。此外，形成第一磊晶結構160的高溫製程亦可修補在前述蝕刻製程P2或蝕刻凹槽R1等乾蝕刻製程中所受損的晶格結構。

如第8圖所示，沈積一第二硬遮罩層170於第一區A的第一 磊晶結構160、基底110與第一閘極G1上以及第二區B的圖案化的第一硬遮罩150a上。第二硬遮罩層170可例如為一氮化層或一氧化層，但本發明不以此為限。在一較佳的實施例中，第二硬遮罩層170為一氮化層，以方便後續被移除，而能進一步降低其下方之第一磊晶結構160的損傷。

如第9圖所示，形成一圖案化的光阻K2覆蓋第一區A，其圖案化的光阻K2可由全面覆蓋之一光阻(未繪示)圖案化而得，但本發明不以此為限。繼續，例如進行一蝕刻製程P4，同時完全移除位於第二區B的第二硬遮罩層170以及第一硬遮罩150a，而留下位於第一區A之一圖案化的第二硬遮罩170a。在一較佳的蝕刻態樣中，蝕刻製程P4為一乾蝕刻製程，以得到一較佳的蝕刻後輪廓。之後，移除圖案化的光阻K2。如此一來，則可如第10圖所示，於第二區B中形成一第二磊晶結構180於基底110上。在本實施例中，第二磊晶結構180係形成於第二間隙壁142b側邊的基底110上；換言之，本實施例不先蝕刻基底110，而直接形成第二磊晶結構180於基底110上。再者，由於第二區B為NMOS電晶體區，故本實施例之第二磊晶結構180為一矽磷磊晶結構，特別適用於20奈米以下之半導體製程；在其他實施例中，第二磊晶結構180亦可為一矽碳磊晶結構等，適用於NMOS電晶體之磊晶結構。再者，本實施例係直接形成矽磷磊晶結構於基底110上，但在其他實施例中，亦可形成其他第二磊晶結構於第二間隙壁142b側邊的基底110中；換言之，可先進行蝕刻製程形成凹槽於第二間隙壁142b側邊的基底110中，再形成第二磊晶結構於凹槽中，視實際需要而定。此外，形成第二磊晶結構180的高溫製程亦可修補在前述蝕刻製程P4或蝕刻凹槽等乾蝕刻製程中所受損的晶格結構。

接續，移除位於第一區A的圖案化的第二硬遮罩170a，如第 11圖所示，暴露出位於第一區A之第一磊晶結構160。本實施例之圖案化的第二硬遮罩170a為一氮化層，故可以含熱磷酸之濕蝕刻製程移除之，但本發明不以此為限。如此，則完成分別形成第一磊晶結構160於第一區A中，以及第二磊晶結構180於第二區B中之製程。

承上，本發明僅需要進行一次含熱磷酸之濕蝕刻製程，即可在第一區A以及第二區B中，分別形成適用於不同電性之第一磊晶結構160以及第二磊晶結構180。現今之磊晶製程需要多次之含熱磷酸之濕蝕刻製程才能形成第一磊晶結構160以及第二磊晶結構180，本發明可較現今之磊晶製程更能減少所進行之含熱磷酸之濕蝕刻製程的次數，而能降低第一磊晶結構160以及第二磊晶結構180因蝕刻製程受損，因而能維持第一磊晶結構160以及第二磊晶結構180之結構完整，進而維持其電性品質。再者，本發明可減少因進行多次的含熱磷酸之濕蝕刻製程所造成之蓋層126、第一間隙壁142a與第二間隙壁142b等原已形成之結構受損，而暴露出電極層124，劣化例如後續以金屬閘極置換製程所形成之金屬閘極之品質，導致漏電等問題。此外，本發明改用同時形成第一間隙壁142a以及第二間隙壁142b，可簡化製程，進而增加製程效率。

之後，可選擇性形成主間隙壁(未繪示)於第一間隙壁142a以及第二間隙壁142b側邊的基底110上。然後，進行一離子佈植製程，分別形成二源/汲極區190於第一區A以及第二區B之主間隙壁(未繪示)側邊的基底110中。源/汲極區190之摻雜雜質可例如為硼或磷等三價或五價之離子，視實際之需要以及欲形成之半導體元件之電性而定。之後，可進行一金屬矽化物製程，形成金屬矽化物(未繪示)於源/汲極區190上；然後，形成並平坦化一層間介電層以全面覆蓋基底110並移除蓋層126，以暴露出電極層124；而後，進行一金屬閘極置換(Metal Gate Replacement)製程，移除電極層124以及介電層122並填入一高介電常數閘極介電層、一阻障層、一功函數金屬層及一低電阻率材料等，以將原來之多晶矽閘極之第一閘極G1以及第二閘極G2取代為金屬閘極；其後，可形成接觸插塞於層間介電層中並電連接源/汲極區190；之後，再形成上層之內連線結構等進行後續之半導體製程。

綜上所述，本發明提出一種磊晶製程，其同時形成第一間隙壁以及第二間隙壁分別於第一閘極以及第二閘極側邊的基底上，接著再依序形成第一硬遮罩以及第二硬遮罩，分別暴露出第一區以及第二區，以分別形成第一磊晶結構以及第二磊晶結構於第一區以及第二區中。如此一來，本發明僅需要進行一次濕蝕刻製程，即可完成第一磊晶結構以及第二磊晶結構之製作，因此相較於現今採用多次濕蝕刻製程之磊晶製程，更能維持所形成之第一磊晶結構以及第二磊晶結構之結構完整；特別是，易受濕蝕刻製程之蝕刻液，例如熱磷酸，蝕刻之高濃度的矽鍺磊晶結構。再者，本發明可減少因多次之濕蝕刻製程使蓋層等原已形成之結構受損，因而暴露出電極層等，劣化後續形成之金屬閘極而導致漏電等電性問題。另外，本發明採同時(即同一製程)形成第一間隙壁以及第二間隙壁，可簡化製程並增進製程效率。

110‧‧‧基底

122‧‧‧介電層

124‧‧‧電極層

126‧‧‧蓋層

132‧‧‧側壁子

134‧‧‧輕摻雜源/汲極區

142a‧‧‧第一間隙壁

142b‧‧‧第二間隙壁

150a‧‧‧第一硬遮罩

160‧‧‧第一磊晶結構

170‧‧‧第二硬遮罩

A‧‧‧第一區

B‧‧‧第二區

G1‧‧‧第一閘極

G2‧‧‧第二閘極

Claims (19)

1. 一種磊晶製程，包含有：提供一基底，包含一第一區以及一第二區；分別形成一第一閘極以及一第二閘極於該第一區以及該第二區的該基底上；同時形成一第一間隙壁以及一第二間隙壁分別於該第一閘極以及該第二閘極側邊的該基底上；以及以該第一間隙壁以及該第二間隙壁分別定義一第一磊晶結構以及一第二磊晶結構的位置，而先形成該第一磊晶結構於該第一間隙壁的側邊，再形成該第二磊晶結構於該第二間隙壁的側邊，其中形成該第一磊晶結構的步驟，包含：沈積一第一硬遮罩於該第二區的該基底上並完全暴露出該第一區的該基底；以及形成該第一磊晶結構於該第一間隙壁側邊暴露出的該基底上/中。
2. 如申請專利範圍第1項所述之磊晶製程，其中該第一區包含一PMOS電晶體區，而該第二區包含一NMOS電晶體區。
3. 如申請專利範圍第1項所述之磊晶製程，其中沈積該第一硬遮罩的步驟，包含：全面沈積該第一硬遮罩於該第一區以及該第二區的該基底上；形成一圖案化的光阻覆蓋該第二區；以及進行一蝕刻製程，移除該第一區的該第一硬遮罩。
4. 如申請專利範圍第1項所述之磊晶製程，其中形成該第二磊晶結構的步驟，包含：沈積一第二硬遮罩於該第一區以及該第二區的該基底上； 移除位於該第二區的該第二硬遮罩以及該第一硬遮罩；以及形成該第二磊晶結構於該第二間隙壁側邊的該基底上/中。
5. 如申請專利範圍第4項所述之磊晶製程，其中該第二硬遮罩以及該第一硬遮罩係由進行一乾蝕刻製程移除。
6. 如申請專利範圍第4項所述之磊晶製程，其中該第二硬遮罩以及該第一硬遮罩皆包含一氮化層或一氧化層。
7. 如申請專利範圍第4項所述之磊晶製程，其中在形成該第二磊晶結構之後，更包含：移除位於該第一區的該第二硬遮罩。
8. 如申請專利範圍第7項所述之磊晶製程，其中該第二硬遮罩包含一氮化層，且位於該第一區的該第二硬遮罩係由一含熱磷酸的濕蝕刻製程移除。
9. 如申請專利範圍第1項所述之磊晶製程，其中在形成該第二磊晶結構之後，更包含：分別形成二源/汲極區於該第一間隙壁以及該第二間隙壁側邊的該基底中。
10. 如申請專利範圍第1項所述之磊晶製程，其中在形成該第一間隙壁以及該第二間隙壁之前，更包含：形成二側壁子分別於該第一閘極以及該第二閘極側邊的該基底上；以及分別形成二輕摻雜源/汲極區於該二側壁子側邊的該基底中。
11. 一種磊晶製程，包含有：沈積一第一硬遮罩於一基底的一第二區上並完全暴露出該基底的一第一 區；形成一第一磊晶結構於暴露出的該第一區中；沈積一第二硬遮罩於該第一區的該基底上以及該第二區的該第一硬遮罩上；移除位於該第二區的該第二硬遮罩以及該第一硬遮罩；形成一第二磊晶結構於該第二區中；以及移除位於該第一區的該第二硬遮罩。
12. 如申請專利範圍第11項所述之磊晶製程，其中該第一區包含一PMOS電晶體區，而該第二區包含一NMOS電晶體區。
13. 如申請專利範圍第11項所述之磊晶製程，其中在沈積該第一硬遮罩之前，更包含：同時形成一第一間隙壁以及一第二間隙壁分別於該第一區以及該第二區的該基底上，因此定義該第一磊晶結構以及該第二磊晶結構的位置。
14. 如申請專利範圍第13項所述之磊晶製程，其中在同時形成該第一間隙壁以及該第二間隙壁之前，更包含：分別形成二側壁子於該第一區以及該第二區的該基底上；以及以該二側壁子定義二輕摻雜源/汲極區，以分別形成該二輕摻雜源/汲極區於該二側壁子側邊的該基底中。
15. 如申請專利範圍第11項所述之磊晶製程，其中沈積該第一硬遮罩的步驟，包含：全面沈積該第一硬遮罩於該第一區以及該第二區的該基底上；形成一圖案化的光阻覆蓋該第二區；以及 進行一蝕刻製程，移除該第一區的該第一硬遮罩。
16. 如申請專利範圍第11項所述之磊晶製程，其中該第二硬遮罩以及該第一硬遮罩皆包含氮化層或氧化層。
17. 如申請專利範圍第11項所述之磊晶製程，其中該第二硬遮罩以及該第一硬遮罩係由進行一乾蝕刻製程移除。
18. 如申請專利範圍第11項所述之磊晶製程，其中該第二硬遮罩包含一氮化層，且位於該第一區的該第二硬遮罩係由一含熱磷酸的濕蝕刻製程移除。
19. 如申請專利範圍第11項所述之磊晶製程，其中在形成該第二磊晶結構之後，更包含：分別形成二源/汲極區於該第一區以及該第二區的該基底中。