TWI609431B - 製作半導體元件的方法 - Google Patents

Description

製作半導體元件的方法

本發明與一種製作半導體元件的方法有關，特別係關於一種製作金氧半導體電晶體元件的方法。

習知的金氧半導體(Metal Oxide Semiconductor,MOS)電晶體通常包含有一基底、一源極區、一汲極區、一通道位於源極區和汲極區之間、以及一閘極位於通道的上方。其中，閘極係包含一閘極介電層位於通道上、一閘極導電層位於閘極介電層上，以及一側壁子位於閘極導電層的側壁。一般而言，MOS電晶體在一固定的電場下，流經通道的驅動電流量會和通道中的載子遷移率成正比。因此，如何在現有的製程設備中，提升載子遷移率以增加MOS電晶體之開關速度已成為目前半導體技術領域中之一大課題。

磊晶成長製程，例如矽鍺源/汲極製程是利用在側壁子形成之後，於鄰接於各側壁子的半導體基底中形成磊晶凹槽，並在該磊晶凹槽中磊晶生成一鍺化矽磊晶層，其係利用鍺化矽層的晶格常數與矽不同的特性，使矽磊晶在矽基底中產生結構上應變而形成應變矽。由於矽鍺層的晶格常數(lattice constant)比矽大，這使得矽的能帶結構(band structure)發生改變，而造成載子移動性增加，因此可增加PMOS電晶體的開關速度以提 高積體電路效能與速度。相類似的，則可以利用矽碳磊晶層來提升NMOS電晶體的效能。

在習知的應變矽電晶體製程中，基底上通常會形成一次性廢棄的側壁子(disposable spacer)來定義上述磊晶凹槽的位置，並在磊晶形成後將該可廢棄層移除。上述移除該可廢棄層的製程可能會損耗閘極結構或是所形成的磊晶結構頂部，使得元件的電性劣化，是以如何改良現有習知的應變矽電晶體製程是為半導體業界一重要課題。

為了改良上述現有習知技術的缺失，本發明特以提出了一種新穎的應變矽電晶體製作方法，其特點在於不具有任何可廢棄層的移除步驟，故能避免對應變矽電晶體元件頂部的損害。再者，其源/汲極的佈植區域寬度可以藉由獨立的層結構來定義。

根據本發明的一態樣，其提供了一種製作半導體元件的方法，其步驟包含：提供一基底，該基底包含第一型半導體元件區域以及第二型半導體元件區域，該第一型半導體元件區域以及該第二型半導體元件區域上分別設有至少一閘極結構；在該些閘極結構與該基底上共形地形成一第一磊晶遮罩層；去除該第一型半導體元件區域上部分的該第一磊晶遮罩層，並在該第一型半導體元件區域的該閘極結構兩側的該基底中分別形成一第一型磊晶層；在該些閘極結構、該些第一型磊晶層、以及該基底上共形地形成一第二磊晶遮罩層，該第二磊晶遮罩層覆蓋住該第二型半導體元件區域上的該第一磊晶遮罩層；在該第二型半導體元件區域的該閘極結構兩側的該基底中分別形成 一第二型磊晶層；以及移除該第二磊晶遮罩層。

根據本發明的另一態樣，其提供了一種製作半導體元件的方法，其步驟包含：提供一基底，該基底包含應變矽元件區域以及非應變矽元件區域，該應變矽元件區域以及該非應變矽元件區域上分別設有至少一閘極結構；在該些閘極結構與該基底上共形地形成一磊晶遮罩層；去除該應變矽元件區域上部分的該磊晶遮罩層，並在該應變矽元件區域的該閘極結構兩側的該基底中分別形成一磊晶層。

無疑地，本發明的這類目的與其他目的在閱者讀過下文以多種圖示與繪圖來描述的較佳實施例細節說明後將變得更為顯見。

基底

101‧‧‧第一型半導體元件區域

102‧‧‧第二型半導體元件區域

103‧‧‧第三型半導體元件區域

103a‧‧‧第三型半導體元件子區域

103b‧‧‧第三型半導體元件子區域

104‧‧‧淺溝槽隔離結構

110‧‧‧閘極結構

111‧‧‧閘極介電層

112‧‧‧閘極

113‧‧‧頂保護層

114‧‧‧側壁子

120‧‧‧第一磊晶遮罩層

121‧‧‧下遮罩層(氧化層)

122‧‧‧上遮罩層(氮化層)

123‧‧‧光阻

124‧‧‧第一磊晶凹槽

125‧‧‧側壁子

126‧‧‧第一型磊晶層

127‧‧‧第二磊晶遮罩層

128‧‧‧光阻

129‧‧‧第二磊晶凹槽

130‧‧‧側壁子

131‧‧‧第二型磊晶層

132‧‧‧光阻

133‧‧‧側壁子

134‧‧‧共形層

135‧‧‧光阻

136‧‧‧光阻

S/D‧‧‧源/汲極

本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中：第1~12圖繪示出根據本發明較佳實施例一半導體元件製作流程的截面示意圖。

須注意本說明書中的所有圖示皆為圖例性質。為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。圖中相同的參考符號一般而言會用來標示修改後或不同實施例中對應或類似的特徵。

在下文的細節描述中，元件符號會標示在隨附的圖示中成為其中的一部份，並且以可實行該實施例之特例描述方式 來表示。這類實施例會說明足夠的細節俾使該領域之一般技藝人士得以具以實施。閱者須瞭解到本發明中亦可利用其他的實施例或是在不悖離所述實施例的前提下作出結構性、邏輯性、及電性上的改變。因此，下文之細節描述將不欲被視為是一種限定，反之，其中所包含的實施例將由隨附的申請專利範圍來加以界定。再者，本發明通篇說明書與隨附申請專利範圍中會使用某些詞彙來指稱特定的組成元件。該領域的技藝人士將理解到，半導體元件製造商可能會以不同的名稱來指稱一相同的元件，如間隙壁與側壁子(spacer)等。

本發明所提供之MOS電晶體製程，可適用於前閘極(Gate-First)製程、前置高介電常數後閘極(Gate-Last for High-K First)製程、後置高介電常數後閘極(Gate-Last for High-K Last)製程等。再者，本發明係以平面MOS電晶體為例，但本發明亦可應用於非平面MOS電晶體，諸如鰭狀場效電晶體(Fin-shaped field effect transistor,FinFET)以及三閘極場效電晶體(tri-gate MOSFET)等其他多閘極場效電晶體(Multi-gate MOSFET)。以下提出一實施例，其係以一平面MOS電晶體製程為例，但本發明不以此為限。

現在下文中將提供較佳實施例搭配圖示來說明本發明之半導體元件製作流程，例如金氧半導體電晶體元件之製作。首先請參照第1圖，提供一基底100，基底100例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator，SOI)基底等半導體基底。基底100包含應變矽元件區域(raised region)與非應變矽元件區域(non-raised region)。在本發明實施例中，應變矽元件區域可包含一第一型 半導體元件區域101以及一第二型半導體元件區域102，例如其可分別為一P型金氧半導體元件(PMOS)區域與一N型金氧半導體元件(NMOS)區域，其可以各區域基底100中所摻雜的離子井類型來定義。非應變矽元件區域可包含一第三型半導體元件區域103。各區域之間係以淺溝隔離結構(shallow trench isolation,STI)104來區隔。基底100的各區域上皆設有至少一閘極結構110。其中，各閘極結構110均包含有一閘極介電層111、一位於閘極介電層111上的閘極112、一位於閘極112頂部的頂保護層113。閘極介電層111可由矽氧化合物或氮氧化合物或高介電係數介電材料等單一絕緣材料或上述材料的任意組合所構成，閘極112可由摻雜或未摻雜的單晶矽或多晶矽、矽鍺材料、金屬矽化物、金屬等導電材料所構成，頂保護層113則是由氮化矽或氧化矽等介電材料所構成。

閘極結構110的兩側形成有側壁子114，其可由氮化矽所構成。在一實施例中，以閘極結構110與側壁子114作為遮罩進行一輕摻雜離子佈植，可在閘極結構110的相對兩側分別形成一輕摻雜汲極(lightly doped drain,LDD)。為簡明之故，圖中省略了上述輕摻雜汲極部位。

接著請參照第2圖，以原子層化學氣相沉積(Atomic layer chemical vapor deposition,ALCVD)在閘極結構110與基底100上依序共形地形成一下遮罩層121以及一上遮罩層122，如一氧化層與一氮化層。在本實施例中，下遮罩層121以及上遮罩層122係共同作為一第一磊晶遮罩層120，其可於後續的磊晶製程中避免磊晶生長於其上以用來定義欲形成磊晶的位置。下遮罩層121更可作為一蝕刻停止層之用，其於後文中將有詳細的說明。在較佳的情況下，以碳氮化矽(SiCN)來形成上遮罩 層122，以氧化矽來形成下遮罩層121，且下遮罩層121的厚度較佳為10至50埃(Angstrom)，如30埃，上遮罩層122的厚度則較佳為60至180埃(如120埃)。須注意者，本實施例雖較佳以氧化矽與碳氮化矽來形成磊晶遮罩層120，但並不侷限於此。或者，亦可選擇其他不含氯或含氯的前驅物，如二氯矽烷(dichlorosilane)或六氯矽烷(hexachlorosilane,HCD)，來形成上遮罩層122。

在形成第一磊晶遮罩層120後，接著如第3圖所示，進行一次或一次以上的蝕刻製程，例如以乾蝕刻、濕蝕刻或兩者同時進行的方式去除部分的第一磊晶遮罩層120，以於第一型半導體元件區域101的閘極結構110兩側的基底100中形成磊晶凹槽124，文中稱其為第一磊晶凹槽。第一型半導體元件區域101中剩餘的第一磊晶遮罩層120則形成閘極結構110的側壁子125。詳細來說，在此步驟中，可藉由在第二型半導體元件區域102以及第三型半導體元件區域103上覆蓋一層圖案化的光阻123來曝露第一型半導體元件區域101，接著再進行一蝕刻製程，以蝕刻部分之第一磊晶遮罩層120，而於第一型半導體元件區域101中之閘極結構110的周圍形成側壁子125，然後可選擇性移除光阻123，或仍在保留光阻123的狀況下，再以乾蝕刻、濕蝕刻或兩者同時進行的方式去除第一型半導體元件區域101內部分的基底100，以達到選擇性地只在第一型半導體元件區域101上形成第一磊晶凹槽124。在本發明實施例中，上述濕蝕刻製程係使用以氨水(NH₄OH)為主的蝕刻劑或是以氫氧化四甲基銨(TMAH)為主的蝕刻劑，其對於基底100之材質具有蝕刻選擇性。由於該些蝕刻劑會沿著矽基底100的結晶面〈110〉和〈111〉進行蝕刻，故第一磊晶凹槽124會 具有特定的蝕刻特徵面，如圖中所示的鑽石形刻面。

接著，請參照第4圖，將光阻123移除後，進行一預清洗(pre-clean)步驟，例如一標準清洗(standard clean 1,SC1)製程或是利用稀釋氫氟酸水溶液(diluted hydrofluoric acid)或一含有硫酸、過氧化氫、與去離子水的SPM混合溶液等清洗液來去除第一磊晶凹槽124表面的原生氧化物或其他不純物質，俾使後續形成於凹槽124中之磊晶結構具有更佳之形狀及剖面結構，進而使其所形成之半導體元件具有更佳之電性品質。之後，進行一磊晶製程。在此階段，由於基底100上僅有第一磊晶凹槽124部位未受到第一磊晶遮罩層120的覆蓋，故磊晶製程僅會在第一磊晶凹槽124中生長磊晶層126。在本較佳實施例中，可結合選擇性應力系統(selective strain scheme,SSS)等製程，例如利用選擇性磊晶成長(selective epitaxial growth,SEG)方法來製作磊晶層126。其中磊晶層126的材質可視電晶體的性質來選擇，例如PMOS區域中使用可鍺化矽(SiGe)材質之磊晶層，NMOS區域中則使用碳化矽(SiC)、磷化矽(SiP)或碳磷化矽(SiCP)材質之磊晶層。文中稱第一型半導體元件區域101上的磊晶層為第一型磊晶層126。如第4圖所示，第一型磊晶層126會填滿第一磊晶凹槽124並沿著側壁子125生長並凸出於基底100之上。

在第一型半導體元件區域101上形成第一型磊晶層126之後，接著如第5圖所示，在不去除第二型半導體元件區域102及第三型半導體元件區域103之第一磊晶遮罩層120的狀況下，以化學氣相沉積方式在基底100上共形地形成一層第二磊晶遮罩層127，如一氧化層或一氮化層，其用途為在後續的磊晶製程中避免磊晶生長在已成長磊晶層的第一型半導體元 件區域101上。須注意在本發明此步驟中並未如習知技術作法般將第一型半導體元件區域側壁子125、和第二型半導體元件區域102及第三型半導體元件區域103之第一磊晶遮罩層120移除。

接下來，如第6圖所示，進行一次或一次以上的蝕刻製程，例如以一乾蝕刻製程去除第二型半導體元件區域102上的第二磊晶遮罩層127以及部分的第一磊晶遮罩層120，以於第二型半導體元件區域102內之閘極結構110兩側的基底100中形成磊晶凹槽129，文中稱其為第二磊晶凹槽。第二型半導體元件區域102中剩餘的第一磊晶遮罩層120則形成閘極結構110的側壁子130。在此步驟中，同樣可藉由在第一型半導體元件區域101以及第三型半導體元件區域103上覆蓋一層圖案化之光阻128來曝露第二型半導體元件區域102，接著先進行一蝕刻製程，以蝕刻部分之第二磊晶遮罩層127與部分之第一磊晶遮罩層120，而於第二型半導體元件區域102中之閘極結構110的周圍形成側壁子130，然後可選擇性移除光阻128，或仍在保留光阻128的狀況下，再以乾蝕刻、濕蝕刻或兩者同時進行的方式去除第二型半導體元件區域102內部分的基底100，以達到選擇性地只在第二型半導體元件區域102上形成第二磊晶凹槽129。不同於鑽石形的第一磊晶凹槽124，第二磊晶凹槽129由於未受到濕蝕刻處理，故不會具有特定的刻面形狀，且深度也較淺。須注意者，本實施例雖在第二型半導體元件區域102中沒有進行濕蝕刻，沒產生特定的刻面，但並不侷限於此。或者，亦可選擇進行濕蝕刻，讓特定的刻面產生。

接著，請參照第7圖，將光阻128移除後，進行一磊晶製程。在此階段，由於基底100上僅有第二磊晶凹槽129部 位未受到第二磊晶遮罩層127、第一磊晶遮罩層120或是側壁子130的覆蓋，故磊晶製程僅會在第二磊晶凹槽129中生長磊晶層131，文中稱第二型半導體元件區域102上的磊晶層131為第二型磊晶層。如第7圖所示，第二型磊晶層131會填滿第二磊晶凹槽並沿著側壁子130生長並凸出於基底100之上。其中，磊晶層131的物理特性可與磊晶層126不同或相同，例如一者為專屬PMOS使用的鍺化矽(SiGe)材質，而另一者則為專屬NMOS使用碳化矽(SiC)材質，又或者，兩者皆為鍺化矽(SiGe)或均為碳化矽(SiC)材質，藉以形成不同電性表現的PMOS或NMOS電晶體元件。

在形成第二型磊晶層131後，如第8圖所示，移除第一型半導體元件區域101以及第三型半導體元件區域103上的第二磊晶遮罩層127，例如使用稀釋氫氟酸(DHF)或磷酸的濕蝕刻方式來移除之，使得其下的第一型磊晶層126或是第一磊晶遮罩層120裸露出來，故此時僅剩第三型半導體元件區域103中還覆蓋有第一磊晶遮罩層120。須注意在本發明此步驟中並未如習知技術作法般將側壁子125或130移除。

在移除第二磊晶遮罩層127後，接著請參照第9圖，在第一型半導體元件區域101以及第二型半導體元件區域102上覆蓋一層圖案化之光阻132，並對第三型半導體元件區域103進行一蝕刻製程。在此蝕刻製程中，第一磊晶遮罩層120中的下遮罩層121係作為一蝕刻停止層，如此，在此蝕刻步驟中第三型半導體元件區域103上部分的上遮罩層122會被移除，使得剩餘的第一磊晶遮罩層形成第三型半導體元件區域103之閘極結構110的側壁子133，側壁子133兩側的基底100上仍殘留著下遮罩層121，且此時僅剩第三型半導體元件區域103中 還覆蓋有下遮罩層121。此蝕刻製程的目的在於移除第三型半導體元件區域103上一定厚度的第一磊晶遮罩層120，以使得後續的離子佈植製程中摻質能摻入基底中形成源/汲極。

接著，請參照第10圖，在基底100上形成一共形層134，如一氧化層，覆蓋在各閘極結構110、側壁子125、130、133、以及磊晶層126、131之上。共形層134係用來界定後續離子佈植製程在第一型半導體元件區域101、第二型半導體元件區域102與第三型半導體元件區域103中所欲形成的源/汲極位置。如第10圖中所示，在第一型半導體元件區域101中，閘極110到側壁子最外側的水平距離為側壁子125與共形層134的厚度總和x，第二型半導體元件區域102中，閘極110到側壁子最外側的水平距離為側壁子130與共形層134的厚度總和y，第三型半導體元件區域103中，閘極110到側壁子最外側的水平距離為側壁子133與共形層134的厚度總和z。本發明的優點之一在於可藉由控制上遮罩層122的厚度、以及共形層134的厚度來獨立地界定第一、二、三型半導體元件區域101,102,103中源/汲極位置，並且不須如習知作法般須將一次性可廢棄側壁子移除並重新形成一個新的主側壁子來界定源/汲極位置，可避免因移除該可廢棄側壁子的製程可能會損耗閘極結構或是磊晶層的風險。

在形成共形層134後，隨後進行一離子佈植製程於閘極結構兩側的磊晶層或基底中形成一源/汲極區域。以互補式金氧半導體(CMOS)元件為例，由於有PMOS元件與NMOS元件之分，故其源/汲極所佈植的摻質亦有所不同，須分別進行。在本發明一實施例中，第一型半導體元件區域101可為應變矽PMOS元件區域，第二型半導體元件區域102可為應變矽NMOS 元件區域，非應變矽的第三型半導體元件區域103同樣亦具有PMOS元件與NMOS元件之分，故在第11圖與第12圖中將其分為第三型半導體元件子區域103a與第三型半導體元件子區域103b。

如第11圖所示，首先進行PMOS元件區域的源/汲極摻雜，在NMOS元件區域(在本實施例中為第二型半導體元件區域102以及第三型半導體元件子區域103b)上覆蓋一層圖案化之光阻135，之後進行離子佈植製程在側壁子外側的第一型磊晶層126或基底100中同時摻入摻質，形成P型的源/汲極區S/D。

在去除光阻135之後，接著如第12圖所示，進行NMOS元件區域的源/汲極摻雜，在PMOS元件區域(在本實施例中為第一型半導體元件區域101以及第三型半導體元件子區域103a)上覆蓋一層圖案化之光阻136，之後進行離子佈植製程在側壁子外側的第二型磊晶層131或基底100中同時摻入摻質，形成N型的源/汲極區S/D。

在完成源/汲極區之摻雜後，可選擇性地進行一應力記憶製程(stress memorization technology,SMT)，例如可先以離子佈植對裸露出的矽材料進行非晶化再形成一應力轉移結構，如具有應力的氮化矽層(圖未示)在閘極結構110與基底100表面，然後進行一退火製程並去除應力轉移結構，如此便可藉由應力轉移結構對閘極介電層所產生的應力記憶效應來提升元件離子的效能(Ion performance)。在本實施例中，應力轉移結構可包含一具有拉伸或壓縮應力的應力層，以分別應用在第一型半導體元件區域101、第二型半導體元件區域102、第三型半導體元件子區域103a或第三型半導體元件子區域103b中。

如同上述以選擇性應力系統形成磊晶層的方式，若所製作的電晶體為一NMOS電晶體，可選擇形成一具有拉伸應力的應力層(tensile stress layer)於閘極結構與基底表面來進行應力記憶製程，而若所製作的電晶體為一PMOS電晶體，則可形成一具有壓縮應力的應力層(compressive stress layer)於閘極結構與基底表面來進行應力製程。由於應力記憶製程為此領域技藝人士所熟知之技術，故在此不另加以贅述。

之後可選擇性進行金屬閘極取代製程，以將多晶矽構成的閘極112置換成金屬閘極，然後再依照製程需求進行一矽化金屬(salicide)製程，例如可先濺鍍或沉積一由鈷、鈦、鎳、鉑、鈀、鉬等所構成的金屬層(圖未示)在磊晶層上，然後藉由至少一次的快速升溫退火(rapid thermal anneal,RTP)製程使金屬層與磊晶層反應以形成一矽化金屬層(圖未示)。隨後可選擇性再於基底10上依序形成一接觸洞蝕刻停止層(contact etch stop layer,CESL，未示於圖中)與一內層介電層(inter-layer dielectric,ILD，未示於圖中)。此外，矽化金屬製程亦可實施於形成內層介電層之後，例如在形成內層介電層之後，先於內層介電層中蝕刻出所需的接觸洞(contact hole)以分別曝露出相對應之源/汲極區S/D，然後再進行矽化金屬製程。上述金屬閘極取代製程、矽化金屬製程、以及接觸洞製程的施作順序在不同的實施例中可能會有所改變。由於形成上述元件之步驟亦為熟習該項技藝者所知，故於此亦不再贅述。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧基底

101‧‧‧第一型半導體元件區域

102‧‧‧第二型半導體元件區域

103a‧‧‧第三型半導體元件子區域

103b‧‧‧第三型半導體元件子區域

126‧‧‧第一型磊晶層

134‧‧‧共形層

136‧‧‧光阻

S/D‧‧‧源/汲極

Claims (11)

1. 一種製作半導體元件的方法，其步驟包含：提供一基底，該基底包含第一型半導體元件區域、第二型半導體元件區域以及第三型半導體元件區域，該第一型半導體元件區域、該第二型半導體元件區域以及該第三型半導體元件區域上分別設有至少一閘極結構；在該些閘極結構與該基底上共形地形成一第一磊晶遮罩層，其中該第一磊晶遮罩層包含一上遮罩層與一下遮罩層且覆蓋該第三型半導體元件區域；去除該第一型半導體元件區域上部分的該第一磊晶遮罩層但不去除該第二型半導體元件區域以及該第三型半導體元件區域上的該第一磊晶遮罩層，以在該第一型半導體元件區域的該閘極結構兩側的該基底中分別形成一第一型磊晶層；在該些閘極結構、該些第一型磊晶層、以及該基底上共形地形成一第二磊晶遮罩層，該第二磊晶遮罩層覆蓋住該第二型半導體元件區域上的該第一磊晶遮罩層；移除該第二型半導體元件區域上的該第一磊晶遮罩層以及該第二磊晶遮罩層，但不移除該第一型半導體元件區域以及該第三型半導體元件區域上的該第二磊晶遮罩層，以在該第二型半導體元件區域的該閘極結構兩側的該基底中形成一第二型磊晶層；在形成該第二型磊晶層後，移除該第二磊晶遮罩層；在該第一型半導體元件區域以及該第二型半導體元件區域上覆蓋一層光阻；以該光阻為遮罩並以該下遮罩層為蝕刻停止層進行蝕刻製程移除該第三型半導體元件區域上部分的該第一磊晶遮罩層，使 得該第三型半導體元件區域中剩餘的該第一磊晶遮罩層形成該第三型半導體元件區域上的該些閘極結構的側壁子；在該基底以及該些閘極結構上形成一共形層；以及進行至少一離子佈植製程以在該些閘極結構的兩側形成源/汲極區，其中該些閘極結構側壁上的該第一磊晶遮罩層以及該共形層共同界定出該閘極結構與該些源/汲極區之間的距離。
2. 如申請專利範圍第1項所述的製作半導體元件的方法，其中形成該些第一型磊晶層的步驟包含：在該第一型半導體元件區域的該閘極結構兩側的該基底中分別形成第一磊晶凹槽；以及在該些第一磊晶凹槽中分別形成該第一型磊晶層。
3. 如申請專利範圍第2項所述的製作半導體元件的方法，其中形成該些第一磊晶凹槽的步驟包含：在該第二型半導體元件區域上覆蓋一層光阻；以及以該光阻為蝕刻遮罩進行蝕刻製程移除該第一型半導體元件區域上部分的該第一磊晶遮罩層與部分的該基底，以形成該些第一磊晶凹槽，並使得該第一型半導體元件區域中剩餘的該第一磊晶遮罩層形成該第一型半導體元件區域上的該些閘極結構的側壁子。
4. 如申請專利範圍第3項所述的製作半導體元件的方法，其中形成該些第一型磊晶層的步驟包含以該第一型半導體元件區域上的該側壁子以及該第二型半導體元件區域上的該第一磊晶遮罩層為磊晶遮罩進行一磊晶製程，以在該些第一磊晶凹槽中形成該些 第一型磊晶層。
5. 如申請專利範圍第1項所述的製作半導體元件的方法，其中形成該些第二型磊晶層的步驟包含：在該第二型半導體元件區域的該閘極結構兩側的該基底中分別形成第二磊晶凹槽；以及在該些第二磊晶凹槽中分別形成該第二型磊晶層。
6. 如申請專利範圍第5項所述的製作半導體元件的方法，其中形成該些第二磊晶凹槽的步驟更包含：在該第一型半導體元件區域上覆蓋一層光阻；以及以該光阻為蝕刻遮罩進行蝕刻製程移除該第二型半導體元件區域上的該第二磊晶遮罩層以及部分的該第一磊晶遮罩層與部分的該基底，以形成該些第二磊晶凹槽，並使得該第二型半導體元件區域中剩餘的該第一磊晶遮罩層形成該第二型半導體元件區域上的該些閘極結構的側壁子。
7. 如申請專利範圍第6項所述的製作半導體元件的方法，其中形成該些第二型磊晶的步驟包含以該第一型半導體元件區域上的該第二磊晶遮罩層以及該第二型半導體元件區域上的該側壁子為磊晶遮罩進行一磊晶製程，以在該些第二磊晶凹槽中形成該些第二型磊晶層。
8. 一種製作半導體元件的方法，其步驟包含：提供一基底，該基底包含應變矽元件區域以及非應變矽元 件區域，該應變矽元件區域以及該非應變矽元件區域上分別設有至少一閘極結構；在該些閘極結構與該基底上共形地形成一磊晶遮罩層，其中該磊晶遮罩層另包含一上遮罩層與一下遮罩層；去除該應變矽元件區域上部分的該磊晶遮罩層，並在該應變矽元件區域的該閘極結構兩側的該基底中分別形成一磊晶層；在該應變矽元件區域上覆蓋一層光阻；以該光阻為遮罩並以該下遮罩層為蝕刻停止層進行蝕刻製程移除該非應變矽元件區域上部分的該磊晶遮罩層，使得該非應變矽元件區域中剩餘的該磊晶遮罩層形成該非應變矽元件區域上的該些閘極結構的側壁子；在該基底以及該些閘極結構上形成一共形層；以及進行至少一離子佈植製程以在該些閘極結構的兩側形成源/汲極區，其中該些閘極結構側壁上的該磊晶遮罩層以及該共形層共同界定出該閘極結構與該些源/汲極區之間的距離。
9. 如申請專利範圍第8項所述的製作半導體元件的方法，其中形成該些磊晶層的步驟包含：在該應變矽元件區域的該閘極結構兩側的該基底中分別形成磊晶凹槽；以及在該些磊晶凹槽中分別形成該些磊晶層。
10. 如申請專利範圍第9項所述的製作半導體元件的方法，其中形成該些磊晶凹槽的步驟包含：在該非應變矽元件區域上覆蓋一層光阻；以及 以該光阻為蝕刻遮罩進行蝕刻製程移除該應變矽元件區域上部分的該磊晶遮罩層與部分的該基底，以形成該些磊晶凹槽，並使得該應變矽元件區域中剩餘的該磊晶遮罩層形成該應變矽元件區域上的該些閘極結構的側壁子。
11. 如申請專利範圍第10項所述的製作半導體元件的方法，其中形成該些磊晶層的步驟包含以該應變矽元件區域上的該側壁子以及該非應變矽元件區域上的該磊晶遮罩層為磊晶遮罩進行一磊晶製程，以在該些磊晶凹槽中形成該些磊晶層。