CN102956490B - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN102956490B
CN102956490B CN201110242434.9A CN201110242434A CN102956490B CN 102956490 B CN102956490 B CN 102956490B CN 201110242434 A CN201110242434 A CN 201110242434A CN 102956490 B CN102956490 B CN 102956490B
Authority
CN
China
Prior art keywords
grid
semiconductor substrate
sides
gap wall
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110242434.9A
Other languages
English (en)
Other versions
CN102956490A (zh
Inventor
张彬
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110242434.9A priority Critical patent/CN102956490B/zh
Publication of CN102956490A publication Critical patent/CN102956490A/zh
Application granted granted Critical
Publication of CN102956490B publication Critical patent/CN102956490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种半导体器件及其制作方法。所述制作方法包括：a）提供半导体衬底，所述半导体衬底上形成有栅极，在所述栅极的两侧形成有间隙壁；b）对所述半导体衬底执行凹槽工艺，以在所述栅极两侧的所述半导体衬底的暴露区域形成凹槽；c）执行源/漏极掺杂工艺，以在所述栅极两侧的所述半导体衬底中形成源极和漏极；以及d）执行SPT工艺。综上所述，本发明通过在栅极两侧的暴露区域形成凹槽，一方面可以使得随后形成的应力衬里更靠近沟道区域，以提高应力迁移效果，进而有效地改善沟道内载流子迁移率；另一方面可以使得应力衬里对栅极的形变具有良好的抑制作用。

Description

半导体器件及其制作方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种半导体器件的制作方法。
背景技术
随着半导体技术发展到65nm技术节点甚至更小，在CMOS工艺中开始使用应力技术来提高半导体器件的性能。目前，前沿的CMOS技术通常利用应力临近技术（StressProximityTechnology，SPT）来提高应力从应力衬里（StressLiner）向沟道区域的迁移能力。
在传统的SPT工艺中，通常是在源极和漏极离子注入之后去除间隙壁层，并沉积应力衬里以使其更靠近沟道区域，以提高沟道区域内的载流子迁移率，从而改善MOS器件的电学性能。图1A-1D为现有技术中的采用SPT工艺制作半导体器件过程中各步骤的示意图。
如图1A所示，提供半导体衬底100。半导体衬底100上形成有栅极110，其中，栅极110分别包括栅氧化物层和栅极材料层。在栅极110两侧形成有偏移间隙壁（offsetspacer）120，相应地，在栅极110两侧的半导体衬底100中分别形成有第一浅掺杂区140A和第二浅掺杂区140B。此外，偏移间隙壁120的外侧还形成有主间隙壁（mainspacer）130，相应地，在栅极110两侧的半导体衬底100中分别形成有源极150A和漏极150B。
如图1B所示，将主间隙壁130去除。
如图1C所示，在图1B所示的器件上形成应力衬里160。
如图1D所示，执行退火工艺以使应力迁移至沟道区域，并去除应力衬里160。
在上述SPT工艺中，由于应力衬里160均形成在沟道区域的上方，且与沟道区域的距离较远，因此会影响应力从应力衬里160至沟道区域的迁移效果，进而不能有效地改善沟道内载流子迁移率。因此，需要一种半导体器件的制作方法，以解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制作方法，包括：a）提供半导体衬底，所述半导体衬底上形成有栅极，在所述栅极的两侧形成有间隙壁；b）对所述半导体衬底执行凹槽工艺，以在所述栅极两侧的所述半导体衬底的暴露区域形成凹槽；c）执行源/漏极掺杂工艺，以在所述栅极两侧的所述半导体衬底中形成源极和漏极；以及d）执行SPT工艺。
优选地，所述a）步骤中提供的所述半导体衬底中还形成有第一浅掺杂区和第二浅掺杂区，所述第一浅掺杂区和所述第二浅掺杂区位于所述栅极的两侧。
优选地，所述间隙壁包括偏移间隙壁与位于所述偏移间隙壁外侧的主间隙壁，所述a）步骤包括：提供所述半导体衬底；在所述半导体衬底上形成所述栅极；在所述栅极两侧形成偏移间隙壁；执行浅掺杂工艺，以在所述栅极两侧的所述半导体衬底中形成所述第一浅掺杂区和所述第二浅掺杂区；以及在所述偏移间隙壁的外侧形成主间隙壁。
优选地，所述SPT工艺包括：去除所述主间隙壁；形成覆盖所述栅极、所述偏移间隙壁和所述凹槽的应力衬里；执行退火工艺；和去除所述应力衬里。
优选地，所述凹槽工艺包括至少一个循环步骤，所述循环步骤包括：氧化所述栅极两侧的所述暴露区域，以在所述暴露区域的表面形成氧化物；去除所述氧化物，以在所述暴露区域形成凹槽。
优选地，所述氧化物是采用氧气或臭氧的等离子体对所述暴露区域进行氧化来形成的。
优选地，所述氧气或所述臭氧的流速为5000-20000sccm。
优选地，所述等离子体的功率为100-1500W。
优选地，采用氧气或臭氧的等离子体对所述暴露区域进行氧化的反应温度为200-550oC。
优选地，去除所述氧化物的方法为湿法刻蚀。
优选地，所述氧化物的厚度为5-80埃。
优选地，根据器件性能的需要，多次执行所述循环步骤，以得到所需的凹槽深度。
优选地，上述步骤b）是在所述步骤c）之后执行的。
优选地，所述SPT工艺包括：去除所述间隙壁；形成覆盖所述栅极和所述凹槽的应力衬里；执行退火工艺；和去除所述应力衬里。
优选地，所述凹槽的深度为5-200埃。
本发明还提供一种半导体器件，包括：半导体衬底；形成在所述半导体衬底上的栅极；形成在所述栅极两侧的所述半导体衬底的暴露区域的凹槽；以及形成在所述栅极两侧的所述半导体衬底中的源极和漏极。
优选地，所述凹槽的深度为5-200埃。
综上所述，本发明通过在栅极两侧的暴露区域形成凹槽，一方面可以使得随后形成的应力衬里更靠近沟道区域，以提高应力迁移效果，进而有效地改善沟道内载流子迁移率；另一方面可以使得应力衬里对栅极的形变具有良好的抑制作用。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1D为现有技术中的采用SPT工艺制作半导体器件过程中各步骤的示意图；
图2为根据本发明一个实施方式的采用SPT工艺制作半导体器件的流程图；以及
图3A-3F为根据本发明一个实施方式的采用SPT工艺制作半导体器件的工艺流程中各步骤所获得的器件的剖视图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
图2为根据本发明一个实施方式的采用SPT工艺制作半导体器件的流程图，图3A-3F为根据本发明一个实施方式的采用SPT工艺制作半导体器件的工艺流程中各步骤所获得的器件的剖视图。下面将结合图2和图3A-3F来详细说明本发明的方法。
首先，执行步骤201，提供半导体衬底，该半导体衬底上形成有栅极，在栅极的两侧形成有间隙壁，间隙壁包括偏移间隙壁与位于偏移间隙壁外侧的主间隙壁。
如图3A所示，提供半导体衬底300，半导体衬底300可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。半导体衬底300上形成有栅极310，栅极310可以分别包括栅氧化物层（未示出）和栅极材料层（未示出）。在栅极的两侧形成有间隙壁。进一步，在半导体衬底301中还可以形成有隔离结构（未示出），所述隔离结构可以为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构等。
此外，为了降低源极和漏极之间的短沟道效应，避免产生沟道漏电流，在半导体衬底300中还形成有第一浅掺杂区340A和第二浅掺杂区340B，第一浅掺杂区340A和第二浅掺杂区340B位于栅极310的两侧。
作为示例，间隙壁包括偏移间隙壁320与位于偏移间隙壁320外侧的主间隙壁330，本领域的技术人员可以采用多种方法形成图3A所示的器件。根据本发明一个实施方式，该步骤包括：
a）在半导体衬底300上形成栅极310。该步骤可以采用本领域常用的方法，例如，在半导体衬底300上依次形成栅氧化物层和栅极材料层，然后，对栅氧化物层和栅极材料层进行刻蚀来形成栅极310。
b）在栅极310两侧形成偏移间隙壁320。作为示例，偏移间隙壁320的形成方法可以包括：在半导体衬底300和栅极310上形成氧化物层；对氧化物层进行刻蚀，在栅极310两侧形成偏移间隙壁320。
c）执行浅掺杂工艺，以在栅极310两侧的半导体衬底300中形成第一浅掺杂区340A和第二浅掺杂区340B。当MOS器件为N型时，第一浅掺杂区340A和第二浅掺杂区340B中掺杂剂的类型为N型；当MOS器件为P型时，第一浅掺杂区340A和第二浅掺杂区340B中掺杂剂的类型为P型。
d）在偏移间隙壁320的外侧形成主间隙壁330。作为示例，偏移间隙壁320的形成方法可以包括：在半导体衬底300和栅极310上形成氧化物层；对氧化物层进行刻蚀，在栅极310两侧形成偏移间隙壁320。
应当注意的是，以上方法仅为示范性的，并不构成对本发明采用SPT方法制作半导体器件的应用范围的限制。本领域的技术人员可以采用其它方法来形成MOS器件。
执行步骤202，对半导体衬底执行凹槽工艺，以在栅极两侧的半导体衬底的暴露区域形成凹槽。
如图3B所示，对半导体衬底300执行凹槽工艺，在栅极310两侧的半导体衬底300的暴露区域形成凹槽350。在栅极310两侧的暴露区域形成凹槽350，一方面可以使得随后形成的应力衬里（如图3E所示的370）更靠近沟道区域，以提高应力迁移效果，进而有效地改善沟道内载流子迁移率；另一方面，凹槽350可以使得应力衬里对栅极310的形变具有良好的抑制作用。为了很好地实现上述目的，优选地，凹槽350的深度为5-200埃，更优选地，凹槽350的深度为100-200埃。
凹槽350可以采用多种方法形成，根据本发明一个实施方式，所述凹槽工艺包括至少一个循环步骤，所述循环步骤包括：
首先，氧化栅极310两侧的暴露区域，以在暴露区域的表面形成氧化物。作为示例，形成在暴露区域表面的氧化物是采用氧气或臭氧的等离子体对该暴露区域进行氧化来形成的。作为示例，所述氧气或所述臭氧的流速可以为5000-20000sccm。所述等离子体的功率为100-1500W。采用氧气或臭氧的等离子体对所述暴露区域进行氧化的反应温度为200-550oC，形成的氧化物的厚度为5-80埃。
然后，去除所形成的氧化物，去除的方法可以为干法刻蚀或湿法刻蚀。然而，由于采用干法刻蚀可能会在器件表面产生等离子体损伤，尤其对于32nm、28nm或其以下制程，该等离子体损伤对器件影响较为严重，因此，优选地，去除氧化物的方法为湿法刻蚀。根据器件性能的需要，可以多次执行上述循环步骤，以得到所需的凹槽深度。
执行步骤203，执行源/漏极掺杂工艺，以在所述栅极两侧的所述半导体衬底中形成源极和漏极。
如图3C所示，执行源/漏极掺杂工艺，在栅极310两侧的半导体衬底300中形成源极360A和漏极360B。具体地，当MOS器件为N型时，在半导体衬底300中掺杂N型掺杂剂，当MOS器件为P型时，在半导体衬底300中掺杂P型掺杂剂；接着执行退火工艺，以活化所述掺杂剂，形成源极360A和漏极360B，上述退火采用本领域常用的退火工艺。在形成源极360A和漏极360B之后还包括在栅极310、源极360A和漏极360B上形成金属硅化物的步骤（在附图中未示出）。
需要说明的是上述形成凹槽的步骤是在侧壁形成之后、源极和漏极形成之前执行的，其也可以在源极和漏极形成之后金属硅化物形成之前执行。
最后，执行步骤204，执行SPT工艺，提高应力从随后形成的应力衬里向沟道区域的迁移能力。
根据本发明一个实施方式，所述SPT工艺包括：首先，去除间隙壁，所述去除的方法可以为干法刻蚀或湿法刻蚀，优选地，为湿法刻蚀；然后，形成覆盖栅极和凹槽的应力衬里，以使应力衬里中的应力在随后的退火过程中迁移至沟道区域内，从而提高沟道区域内载流子的迁移率，改善半导体器件的性能，所述应力衬里为氮化硅；接着，执行退火工艺，实现上述应力迁移；以及去除应力衬里。
根据本发明一个优选实施方式，间隙壁包括偏移间隙壁320与位于偏移间隙壁320外侧的主间隙壁330，所述SPT工艺包括：首先，去除主间隙壁330（如图3D所示），所述去除的方法可以为干法刻蚀或湿法刻蚀，优选地，为湿法刻蚀；然后，形成覆盖栅极310、偏移间隙壁320和凹槽350的应力衬里370（如图3E所示），以使应力衬里370中的应力在随后的退火过程中迁移至沟道区域内，从而提高沟道区域内载流子的迁移率，改善半导体器件的性能，所述应力衬里为氮化硅；接着，执行退火工艺，实现上述应力迁移；以及去除应力衬里370。仅去除主间隙壁330而保留偏移间隙壁320，可以使偏移间隙壁320在后续形成应力衬里370以及将其去除过程中保护栅极310免受损伤。
综上所述，本发明通过在栅极两侧的暴露区域形成凹槽，一方面可以使得随后形成的应力衬里更靠近沟道区域，以提高应力迁移效果，进而有效地改善沟道内载流子迁移率；另一方面可以使得应力衬里对栅极的形变具有良好的抑制作用。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件的制作方法，包括：
a)提供半导体衬底，所述半导体衬底上形成有栅极，在所述栅极的两侧形成有间隙壁；
b)对所述半导体衬底执行凹槽工艺，以在所述栅极两侧的所述半导体衬底的暴露区域形成凹槽，其中
所述凹槽工艺包括至少一个循环步骤，所述循环步骤包括：
氧化所述栅极两侧的所述暴露区域，以在所述暴露区域的表面形成氧化物；
采用湿法刻蚀的方法去除所述氧化物；
c)执行源/漏极掺杂工艺，以在所述栅极两侧的所述半导体衬底中形成源极和漏极；以及
d)执行SPT工艺。
2.如权利要求1所述的方法，其特征在于，所述a)步骤中提供的所述半导体衬底中还形成有第一浅掺杂区和第二浅掺杂区，所述第一浅掺杂区和所述第二浅掺杂区位于所述栅极的两侧。
3.如权利要求2所述的方法，其特征在于，所述间隙壁包括偏移间隙壁与位于所述偏移间隙壁外侧的主间隙壁，所述a)步骤包括：
提供所述半导体衬底；
在所述半导体衬底上形成所述栅极；
在所述栅极两侧形成偏移间隙壁；
执行浅掺杂工艺，以在所述栅极两侧的所述半导体衬底中形成所述第一浅掺杂区和所述第二浅掺杂区；以及
在所述偏移间隙壁的外侧形成主间隙壁。
4.如权利要求3所述的方法，其特征在于，所述SPT工艺包括：
去除所述主间隙壁；
形成覆盖所述栅极、所述偏移间隙壁和所述凹槽的应力衬里；
执行退火工艺；和
去除所述应力衬里。
5.如权利要求1所述的方法，其特征在于，所述氧化物是采用氧气或臭氧的等离子体对所述暴露区域进行氧化来形成的。
6.如权利要求5所述的方法，其特征在于，所述氧气或所述臭氧的流速为5000-20000sccm。
7.如权利要求5所述的方法，其特征在于，所述等离子体的功率为100-1500W。
8.如权利要求5所述的方法，其特征在于，采用氧气或臭氧的等离子体对所述暴露区域进行氧化的反应温度为200-550℃。
9.如权利要求1所述的方法，其特征在于，所述氧化物的厚度为5-80埃。
10.如权利要求1所述的方法，其特征在于，根据器件性能的需要，多次执行所述循环步骤，以得到所需的凹槽深度。
11.如权利要求1所述的方法，其特征在于，上述步骤b)是在所述步骤c)之后执行的。
12.如权利要求1所述的方法，其特征在于，所述SPT工艺包括：
去除所述间隙壁；
形成覆盖所述栅极和所述凹槽的应力衬里；
执行退火工艺；和
去除所述应力衬里。
13.如权利要求1所述的方法，其特征在于，所述凹槽的深度为5-200埃。
CN201110242434.9A 2011-08-23 2011-08-23 半导体器件及其制作方法 Active CN102956490B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110242434.9A CN102956490B (zh) 2011-08-23 2011-08-23 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110242434.9A CN102956490B (zh) 2011-08-23 2011-08-23 半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN102956490A CN102956490A (zh) 2013-03-06
CN102956490B true CN102956490B (zh) 2015-11-25

Family

ID=47765145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110242434.9A Active CN102956490B (zh) 2011-08-23 2011-08-23 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN102956490B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097685B (zh) * 2014-04-24 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841771A (zh) * 2005-03-29 2006-10-04 富士通株式会社 p沟道MOS晶体管、半导体集成电路器件及其制造工艺
CN101079443A (zh) * 2006-05-22 2007-11-28 台湾积体电路制造股份有限公司 半导体装置及其制作方法
CN101814438A (zh) * 2010-05-17 2010-08-25 广东中显科技有限公司 基于横向诱导晶化多晶硅薄膜的薄膜晶体管的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US7138320B2 (en) * 2003-10-31 2006-11-21 Advanced Micro Devices, Inc. Advanced technique for forming a transistor having raised drain and source regions
US7361973B2 (en) * 2004-05-21 2008-04-22 International Business Machines Corporation Embedded stressed nitride liners for CMOS performance improvement
JP4700295B2 (ja) * 2004-06-08 2011-06-15 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7060579B2 (en) * 2004-07-29 2006-06-13 Texas Instruments Incorporated Increased drive current by isotropic recess etch
US7122435B2 (en) * 2004-08-02 2006-10-17 Texas Instruments Incorporated Methods, systems and structures for forming improved transistors
US7358551B2 (en) * 2005-07-21 2008-04-15 International Business Machines Corporation Structure and method for improved stress and yield in pFETs with embedded SiGe source/drain regions
KR101552938B1 (ko) * 2009-02-02 2015-09-14 삼성전자주식회사 스트레스 생성층을 갖는 반도체 소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841771A (zh) * 2005-03-29 2006-10-04 富士通株式会社 p沟道MOS晶体管、半导体集成电路器件及其制造工艺
CN101079443A (zh) * 2006-05-22 2007-11-28 台湾积体电路制造股份有限公司 半导体装置及其制作方法
CN101814438A (zh) * 2010-05-17 2010-08-25 广东中显科技有限公司 基于横向诱导晶化多晶硅薄膜的薄膜晶体管的制备方法

Also Published As

Publication number Publication date
CN102956490A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
US9478656B2 (en) Method for fabricating a field effect transistor with local isolations on raised source/drain trench sidewalls
CN102655150B (zh) 半导体器件以及半导体器件的制造方法
US20120021583A1 (en) Semiconductor process
CN102694007B (zh) 半导体结构及其制造方法
JP2007042964A (ja) 半導体装置及びその製造方法
CN108022841B (zh) 半导体装置的制造方法
CN103165428B (zh) 制作半导体器件的方法
CN103094211B (zh) 制造半导体器件的方法
CN103094082A (zh) 制作半导体器件的方法
CN102956490B (zh) 半导体器件及其制作方法
CN103377940B (zh) 一种用于sram的p型传输栅极晶体管及其制作方法
CN105336703A (zh) 一种半导体器件的制作方法
JP2006108439A (ja) 半導体装置
CN103107090B (zh) 制造半导体器件的方法
CN103456613A (zh) 一种制作半导体器件的方法
CN102956557B (zh) 半导体器件的制作方法
CN105575902A (zh) 一种半导体器件及其制造方法、电子装置
CN102082127A (zh) 半导体器件的制作方法
CN103177944B (zh) 制作半导体器件的方法
US9064888B2 (en) Forming tunneling field-effect transistor with stacking fault and resulting device
CN103187253B (zh) 制作半导体器件的方法
CN103247530B (zh) 一种半导体器件的制作方法
CN102005388B (zh) N型金属氧化物半导体源漏注入方法
US8470677B2 (en) Method of manufacturing semiconductor device
US6740572B2 (en) Method for fabricating CMOS transistor of a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant