CN102082127A - 半导体器件的制作方法 - Google Patents

半导体器件的制作方法 Download PDF

Info

Publication number
CN102082127A
CN102082127A CN200910199649XA CN200910199649A CN102082127A CN 102082127 A CN102082127 A CN 102082127A CN 200910199649X A CN200910199649X A CN 200910199649XA CN 200910199649 A CN200910199649 A CN 200910199649A CN 102082127 A CN102082127 A CN 102082127A
Authority
CN
China
Prior art keywords
substrate
dielectric layer
nmos
pipe
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910199649XA
Other languages
English (en)
Inventor
唐兆云
何有丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910199649XA priority Critical patent/CN102082127A/zh
Publication of CN102082127A publication Critical patent/CN102082127A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件的制作方法，该方法包括：在衬底内形成用于隔离有源区的浅沟槽隔离区STI，并在有源区分别形成N型金属氧化物半导体NMOS管、P型金属氧化物半导体PMOS管的栅极结构后，在NMOS管和PMOS管的栅极结构两侧的衬底上进行轻掺杂漏LDD注入，在衬底以及NMOS管和PMOS管的栅极结构的表面形成第一介质层；进行退火；在第一介质层之上形成第二介质层；蚀刻并去除位于衬底上的第二介质层，形成NMOS管和PMOS管的栅极结构的侧壁层；分别在NMOS管和PMOS管的侧壁层两侧的半导体衬底上进行离子注入，形成NMOS管和PMOS管的漏极、源极。采用该方法能够提高半导体器件的性能。

Description

半导体器件的制作方法
技术领域
本发明涉及半导体技术，特别涉及一种半导体器件的制作方法。
背景技术
半导体器件制作是指在衬底上执行一系列复杂的化学或物理操作，以形成半导体器件的过程。图1～图10为现有技术中半导体器件的制作方法的过程剖面示意图，该方法主要包括：
步骤101，参见图1，提供一衬底，在衬底上形成N阱、P阱以及浅沟槽隔离区(STI)。
采用双阱工艺来定义N型金属氧化物半导体(NMOS)管和P型金属氧化物半导体(PMOS)管的有源区，从而得到N阱和P阱。
然后，通过光刻以及蚀刻等工艺，在半导体衬底内形成STI，用于电绝缘所述的形成NMOS管和PMOS管的有源区。
步骤102，参见图2，在衬底表面生长栅氧化层和淀积多晶硅，并利用光刻、蚀刻和离子注入等工艺在P阱上方形成NMOS管的栅极结构，在N阱上方形成PMOS管的栅极结构。
本步骤中，首先在衬底表面进行栅氧化层的生长；然后，通过化学气相淀积工艺，在栅氧化层表面淀积一层多晶硅，厚度约为500～2000埃；之后，通过蚀刻所述多晶硅和栅氧化层，制作出NMOS管和PMOS管的栅极结构。
本发明所述栅极结构包括由多晶硅构成的栅极和位于栅极下方的栅氧化层。
步骤103，参见图3，在NMOS管栅极结构两侧的半导体衬底上进行轻掺杂漏(LDD)注入。
在半导体器件微型化、高密度化、高速化和系统集成化等需求的推动下，栅极结构的宽度不断减小，其下方的沟道长度也不断减小，然而漏端的电压并没有显著减小，这就造成了在漏端的电场的增加，使得附近的电荷具有较大的能量，这些热载流子有可能穿越栅氧化层，引起了漏电流的增加，因此，需要采用一些手段来降低漏电流出现的可能性，如LDD注入。
在LDD注入之前，需要首先利用光刻定义出需要进行LDD注入的区域；然后，利用掺杂材料进行LDD注入，从而使衬底的上表面成为非晶态，大质量材料和表面非晶态有助于维持浅结，浅结有助于减少漏电流。
步骤104，参见图4，进行退火，以修复步骤103的LDD对晶格的损伤。
步骤105，参见图5，在PMOS管栅极结构两侧的半导体衬底上进行LDD注入。
步骤106，参见图6，进行退火，以修复步骤105的LDD对晶格的损伤。
步骤107，参见图7，在衬底以及栅极结构表面依次淀积二氧化硅(SiO2)和氮化硅(Si3N4)。
其中，二氧化硅用于在后续步骤中形成第一侧壁层，氮化硅用于在后续步骤中形成第二侧壁层。
步骤108，参见图8，利用干法蚀刻工艺蚀刻衬底表面的氮化硅，去除位于衬底上的氮化硅层，位于所述栅极结构侧壁的氮化硅形成NMOS管和PMOS管的栅极结构的侧壁层。
其中，侧壁层包括第一侧壁层和第二侧壁层，第一侧壁层为二氧化硅，第二侧壁层为蚀刻后的氮化硅。
侧壁层可用于防止后续进行源漏注入时过于接近沟道以致发生源漏穿通，即注入的杂质发生扩散从而产生漏电流。
步骤109，参见图9，在NMOS管栅极结构的侧壁层两侧的半导体衬底上进行离子注入，从而形成NMOS管的漏极和源极。
首先利用光刻定义出要进行离子注入的NMOS源漏区域；然后，按照定义出的区域进行N型离子的注入，步骤108中形成的侧壁层能够用于保护沟道。N型离子注入后形成的结深比步骤103中进行LDD注入后形成的结深略大。
步骤110，参见图10，在PMOS管栅极结构的侧壁层两侧的半导体衬底上进行离子注入，从而形成PMOS管的漏极和源极。
同样，先利用光刻定义出要进行离子注入的PMOS源漏区域；然后，按照定义出的区域进行P型离子的注入，步骤108中形成的侧壁层能够用于保护沟道。P型离子注入后形成的结深比步骤105中进行LDD注入后形成的结深略大。
然而，在现有半导体器件的制作方法的步骤107和步骤108中，当在衬底表面依次淀积二氧化硅和氮化硅后，采用干法蚀刻工艺蚀刻衬底表面的氮化硅，如果蚀刻速率过大，有可能使二氧化硅的表面出现凹凸不平的现象，当在后续步骤进行离子注入以形成漏源极时，会使得漏源极的离子注入的深度不一，降低了半导体器件的性能。
发明内容
有鉴于此，本发明提供一种半导体器件的制作方法，能够提高半导体器件的性能。
为解决上述技术问题，本发明的技术方案是这样实现的：
一种半导体器件的制作方法，在衬底内形成用于隔离有源区的STI，并在有源区分别形成N型金属氧化物半导体NMOS管、P型金属氧化物半导体PMOS管的栅极结构后，在NMOS管和PMOS管的栅极结构两侧的衬底上分别进行轻掺杂漏LDD注入，其特征在于，该方法还包括：
在衬底以及NMOS管和PMOS管的栅极结构表面形成第一介质层；
进行退火；
在第一介质层之上形成第二介质层；
蚀刻并去除位于衬底上的的第二介质层，形成NMOS管和PMOS管的栅极结构的侧壁层；
分别在NMOS管和PMOS管的侧壁层两侧的半导体衬底上进行离子注入，形成NMOS管和PMOS管的漏极、源极。
第一介质层为二氧化硅。
二氧化硅的厚度为50埃至200埃。
第二介质层为氮化硅。
氮化硅的厚度为300埃至600埃。
退火的最高温度为900℃至1000℃。
采用本发明的技术方案，在衬底内形成用于隔离有源区的STI，并在有源区分别形成NMOS管、PMOS管的栅极结构后，在NMOS管和PMOS管的栅极结构两侧的衬底上进行LDD注入；在衬底以及NMOS管和PMOS管的栅极结构表面形成第一介质层；进行退火；在第一介质层之上形成第二介质层；蚀刻并去除位于衬底上的第二介质层，形成NMOS管和PMOS管的栅极结构的侧壁层；分别在NMOS管和PMOS管的侧壁层两侧的半导体衬底上进行离子注入，并形成NMOS管和PMOS管的漏极、源极，可见，由于在衬底以及NMOS管和PMOS管的栅极结构形成第一介质层后进行了退火，因此，当对第二介质层进行蚀刻时，由于第一介质层已经被退火而变得致密，使得第一介质层和第二介质层之间的选择比增大，即使第二介质层的蚀刻速率过大，第一介质层的表面也是平坦的，从而使得漏源极的离子注入的深度一致，提高了半导体器件的性能。
附图说明
图1～图10为现有技术中半导体器件的制作方法的过程剖面示意图。
图11为本发明所提供的一种半导体器件的制作方法的流程图。
图12～图22为本发明中半导体器件的制作方法的实施例的过程剖面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。
本发明的核心思想为：在衬底以及NMOS管和PMOS管的栅极结构表面形成第一介质层后，进行退火，然后再在第一介质层之上形成第二介质层，此时，第一介质层已成为致密的结构，因此，在后续步骤中，当对第二介质层进行蚀刻时，由于第一介质层已经被退火而变得致密，使得第一介质层和第二介质层之间的选择比增大，即使蚀刻速率过大，第一介质层表面也是平坦的，从而使得漏源极的离子注入的深度一致，提高了半导体器件的性能。
图11为本发明所提供的一种半导体器件的制作方法的流程图。如图11所示，该方法包括以下步骤：
步骤11，在衬底内形成用于隔离有源区的STI，并在有源区分别形成N型金属氧化物半导体NMOS管、P型金属氧化物半导体PMOS管的栅极结构后，在NMOS管和PMOS管的栅极结构两侧的衬底上进行轻掺杂漏LDD注入。
步骤12，在衬底以及NMOS管和PMOS管的栅极结构表面形成第一介质层。
步骤13，进行退火。
步骤14，在第一介质层之上形成第二介质层。
步骤15，蚀刻并去除位于衬底上的第二介质层，形成NMOS管和PMOS管的栅极结构的侧壁层。
步骤16，分别在NMOS管和PMOS管的侧壁层两侧的半导体衬底上进行离子注入，形成NMOS管和PMOS管的漏极、源极。
至此，本流程结束。
下面通过一个实施例对本发明进行详细说明。
图12～图22为本发明中半导体器件的制作方法的实施例的过程剖面示意图，该方法主要包括：
步骤201，参见图12，在衬底的半导体衬底上形成N阱、P阱以及STI。
步骤202，参见图13，在衬底表面生长栅氧化层和淀积多晶硅，并利用光刻和蚀刻等工艺在P阱上方形成NMOS管的栅极结构，在N阱上方形成PMOS管的栅极结构。
本发明所述栅极结构包括由多晶硅构成的栅极和位于栅极下方的栅氧化层。
步骤201和步骤202完成了STI和栅极结构的制作，以上内容与现有技术相同。
步骤203，参见图14，在NMOS管栅极结构两侧的半导体衬底上分别进行LDD注入。
步骤204，参见图15，进行退火，以修复LDD注入时的晶格损伤。
步骤205，参见图16，在PMOS管栅极结构两侧的半导体衬底上分别进行LDD注入。
步骤203至步骤205完成了NMOS管和PMOS管的LDD注入，以上内容与现有技术相同。
步骤206，参见图17，在衬底表面淀积二氧化硅。
其中，二氧化硅用于在后续步骤中形成第一侧壁层。
二氧化硅的厚度为50埃至200埃。
步骤207，参见图18，进行退火。
退火的最高温度为900℃至1000℃。
与现有技术相比，将在PMOS管栅极结构两侧的半导体衬底上分别进行LDD注入后的退火步骤移至二氧化硅沉积后执行，经实验表明，退火处理可使所沉积的二氧化硅的结构变得更加致密，同时，也可修复步骤205的LDD注入时的晶格损伤。
步骤208，参见图19，在二氧化硅表面沉积氮化硅。
其中，氮化硅用于在后续步骤中形成第二侧壁层。
氮化硅的厚度为300埃至600埃。
步骤209，参见图20，利用干法蚀刻工艺蚀刻衬底表面的氮化硅，形成NMOS管和PMOS管的栅极结构的侧壁层。
其中，侧壁层包括第一侧壁层和第二侧壁层，第一侧壁层为二氧化硅，第二侧壁层为蚀刻后的氮化硅。
当对氮化硅进行蚀刻时，当蚀刻至二氧化硅与氮化硅的交界面，由于在步骤207中对沉积后的二氧化硅进行了退火，二氧化硅的已成为致密的结构，因此，即使蚀刻速率过大，也不易在二氧化硅的表面形成凹凸不平的结构。
步骤210，参见图21，在NMOS管栅极结构的侧壁层两侧的半导体衬底上进行离子注入，从而形成NMOS管的漏极和源极。
步骤211，参见图22，在PMOS管栅极结构的侧壁层两侧的半导体衬底上进行离子注入，从而形成PMOS管的漏极和源极。
步骤210与步骤211完成了PMOS管和NMOS管的漏源极的制造，以上步骤与现有技术相同。
可见，在本实施例中，由于在衬底表面沉积二氧化硅后进行了退火，因此，当对氮化硅进行蚀刻时，由于二氧化硅已经被退火而变得致密，使得氮化硅和二氧化硅之间的选择比增大，即使蚀刻速率过大，二氧化硅表面不易出现凹凸不平的现象，从而使得漏源极的离子注入的深度一致，提高了半导体器件的性能。
至此，本流程结束。
可见，在本发明中，由于在在衬底以及NMOS管和PMOS管的栅极结构表面形成第一介质层后进行了退火，因此，当对第二介质层进行蚀刻时，由于第一介质层已经被退火而变得致密，使得第一介质层和第二介质层之间的选择比增大，即使蚀刻速率过大，第一介质层表面不易出现凹凸不平的现象，从而使得漏源极的离子注入的深度一致，提高了半导体器件的性能。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种半导体器件的制作方法，在衬底内形成用于隔离有源区的浅沟槽隔离区STI，并在有源区分别形成N型金属氧化物半导体NMOS管、P型金属氧化物半导体PMOS管的栅极结构后，在NMOS管和PMOS管的栅极结构两侧的衬底上进行轻掺杂漏LDD注入，其特征在于，该方法还包括：
在衬底以及NMOS管和PMOS管的栅极结构的表面形成第一介质层；
进行退火；
在第一介质层之上形成第二介质层；
蚀刻并去除位于衬底上的第二介质层，形成NMOS管和PMOS管的栅极结构的侧壁层；
分别在NMOS管和PMOS管的侧壁层两侧的半导体衬底上进行离子注入，形成NMOS管和PMOS管的漏极、源极。
2.根据权利要求1所述的方法，其特征在于，第一介质层为二氧化硅。
3.根据权利要求2所述的方法，其特征在于，二氧化硅的厚度为50埃至200埃。
4.根据权利要求1所述的方法，其特征在于，第二介质层为氮化硅。
5.根据权利要求4所述的方法，其特征在于，氮化硅的厚度为300埃至600埃。
6.根据权利要求1所述的方法，其特征在于，退火的最高温度为900℃至1000℃。
CN200910199649XA 2009-11-26 2009-11-26 半导体器件的制作方法 Pending CN102082127A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910199649XA CN102082127A (zh) 2009-11-26 2009-11-26 半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910199649XA CN102082127A (zh) 2009-11-26 2009-11-26 半导体器件的制作方法

Publications (1)

Publication Number Publication Date
CN102082127A true CN102082127A (zh) 2011-06-01

Family

ID=44087999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910199649XA Pending CN102082127A (zh) 2009-11-26 2009-11-26 半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN102082127A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258732A (zh) * 2013-05-07 2013-08-21 上海华力微电子有限公司 防止硅衬底表面损伤的方法
CN104637797A (zh) * 2013-11-12 2015-05-20 中国科学院微电子研究所 一种后栅工艺中ild层的处理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258732A (zh) * 2013-05-07 2013-08-21 上海华力微电子有限公司 防止硅衬底表面损伤的方法
CN103258732B (zh) * 2013-05-07 2016-08-24 上海华力微电子有限公司 防止硅衬底表面损伤的方法
CN104637797A (zh) * 2013-11-12 2015-05-20 中国科学院微电子研究所 一种后栅工艺中ild层的处理方法

Similar Documents

Publication Publication Date Title
CN100466195C (zh) 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法
US7517766B2 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
CN100466207C (zh) 半导体晶体管元件及其制作方法
CN102446953A (zh) 一种半导体结构及其制造方法
CN102097382B (zh) 半导体器件的制作方法
CN101740517A (zh) 轻掺杂漏极的形成方法和半导体器件
CN102800594A (zh) Pmos管的制作方法
CN102709250B (zh) 使用应力记忆技术的半导体器件制造方法
CN1979786B (zh) 制作应变硅晶体管的方法
CN102637601A (zh) 一种具有掩埋沟道的mos晶体管形成方法
CN102237396B (zh) 半导体器件及其制造方法
CN101393893B (zh) 具有不同侧壁层宽度的cmos器件及其制造方法
CN103545257A (zh) Cmos晶体管的制作方法
CN103377940B (zh) 一种用于sram的p型传输栅极晶体管及其制作方法
CN102082127A (zh) 半导体器件的制作方法
CN102915968A (zh) Cmos晶体管的制作方法
CN102931233A (zh) Nmos晶体管及其形成方法
CN101150071A (zh) 半导体器件的制造方法
CN102054697A (zh) 半导体器件的器件层制作方法
CN102915971B (zh) 一种半导体器件的制造方法
CN102468239A (zh) 半导体器件的制作方法
CN101355054B (zh) 互补式金属氧化物半导体晶体管的制作方法
CN100585815C (zh) 金属氧化物半导体晶体管的制作方法
CN101996949A (zh) 半导体器件的制作方法
CN102005388B (zh) N型金属氧化物半导体源漏注入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110601