CN102637601A - 一种具有掩埋沟道的mos晶体管形成方法 - Google Patents
一种具有掩埋沟道的mos晶体管形成方法 Download PDFInfo
- Publication number
- CN102637601A CN102637601A CN2011100378064A CN201110037806A CN102637601A CN 102637601 A CN102637601 A CN 102637601A CN 2011100378064 A CN2011100378064 A CN 2011100378064A CN 201110037806 A CN201110037806 A CN 201110037806A CN 102637601 A CN102637601 A CN 102637601A
- Authority
- CN
- China
- Prior art keywords
- layer
- buried channel
- epitaxial loayer
- mos transistor
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种具有掩埋沟道的MOS晶体管形成方法，包括：提供半导体衬底，所述半导体衬底表面依次形成有沟道外延层和第一外延层；在所述第一外延层表面形成栅极结构；在所述栅极结构两侧形成浅掺杂区；形成覆盖所述栅极结构的侧墙结构；在侧墙结构两侧的第一外延层表面形成补偿外延层；在侧墙结构两侧形成源区与漏区。通过本发明所提供的方法形成的具有掩埋沟道的MOS晶体管可以避免漏电流的产生。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种具有掩埋沟道的MOS晶体管形成方法。
背景技术
金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。
在专利号为US5534713的美国专利中，介绍了一种CMOS晶体管结构，它采用了制造应变的Si/SiGe异质设计上的压应变下的掩埋SiGe沟道和张应变下的掩埋Si沟道。对于PMOS器件来说，掩埋SiGe沟道(channel)提高了空穴迁移率，对于NMOS器件来说，掩埋Si沟道提高了电子迁移率。
现有技术提供了一种具有掩埋沟道的MOS晶体管的制作方法。请参考图1至图4所示的现有技术的具有掩埋沟道的MOS晶体管的制作方法剖面结构示意图。
请参考图1，提供半导体衬底100，在所述半导体衬底100内形成隔离结构101，所述隔离结构101之间的半导体衬底100为有源区，所述半导体衬底100上依次形成有沟道外延层110、第一硅外延层120、第一介质层130和多晶硅层140。
然后，请参考图1及图2，在所述多晶硅层140表面形成硬掩膜层(未示出)，所述硬掩膜层的位置及宽度与后续形成的栅极结构的位置及宽度相对应，并以所述硬掩膜层为掩膜依次刻蚀所述多晶硅层140和第一介质层130，形成由栅介质层150和栅电极层160组成的栅极结构。
接着，请参考图3，利用氧化工艺形成覆盖所述半导体衬底以及栅极结构的侧壁和顶部的氧化层170，在氧化层170表面形成侧墙层180。
然后，请参考图4，依次刻蚀所述半导体衬底100上的侧墙层180和氧化层170，保留位于所述栅极结构的顶部和侧壁的氧化层170以及位于所述栅极结构侧壁的氧化层170表面的侧墙层180，所保留的侧墙层180和氧化层170形成侧墙结构。
最后，以所述侧墙结构和栅极结构为掩膜，进行离子注入，在所述半导体衬底100内形成源区190和漏区190。
在实际中发现，现有方法制作的具有掩埋沟道的MOS晶体管存在漏电流的问题。
发明内容
本发明解决的问题是提供一种具有掩埋沟道的MOS晶体管形成方法，可以避免现有具有掩埋沟道的MOS晶体管的漏电流问题。
为解决上述问题，本发明一种具有掩埋沟道的MOS晶体管形成方法，包括：
提供半导体衬底，所述半导体衬底表面依次形成有沟道外延层和第一外延层；
在所述第一外延层表面形成栅极结构；
形成覆盖所述栅极结构的侧墙结构；
在侧墙结构两侧的第一外延层表面形成补偿外延层；
在侧墙结构两侧形成源区与漏区。
优选地，所述沟道外延层的材料是SiC。
优选地，所述沟道外延层的材料是Si。
优选地，所述补偿外延层的材料与第一外延层的材料相同。
优选地，所述沟道外延层的材料是SiGe。
优选地，第一外延层的材料是硅。
优选地，所述补偿外延层的沉积工艺为选择性外延沉积工艺。
优选地，所述选择性外延沉积工艺为温度600-1100℃、压强1-500Torr，含硅气体为SiH4或SiH2Cl2或Si2H6，气体还包括H2和HCl，所述含硅气体和HCl的流量为10-1000sccm，H2的流量为0.1-50slm。
优选地，所述补偿外延层的厚度为5-100埃。
优选地，所述沟道外延层的形成工艺为选择性外延沉积工艺。
优选地，所述沟道外延层的晶向为(110)。
与现有技术相比，本发明具有以下优点：
本发明所提供的具有掩埋沟道的MOS晶体管形成方法，在侧墙结构两侧的第一外延层表面形成补偿外延层。所述补偿外延层的材料及性质与第一外延层的材料及性质相同。所述补偿层可以补偿在形成浅掺杂区(LDD)、刻蚀形成栅极结构的过程中、以及刻蚀形成侧墙结构的过程中所造成的第一外延层的材料损失，修复第一外延层的损伤，从而改善了具有掩埋沟道的MOS晶体管的漏电流的问题，提高了具有掩埋沟道的MOS晶体管的性能。
其次，本发明所形成的补偿外延层还可以弥补在栅极结构表面采用热氧化工艺形成氧化层的过程中，对栅电极层造成的材料损失，从而进一步提高了MOS晶体管的性能。
附图说明
图1至图4是现有技术的具有掩埋沟道的MOS晶体管的制作方法剖面结构示意图。
图5是本发明一个实施例所提供的具有掩埋沟道的MOS晶体管形成方法的流程示意图。
图6至图11是本发明一个实施例所提供的具有掩埋沟道的MOS晶体管形成方法的剖面结构示意图。
具体实施方式
由背景技术可知，现有的具有掩埋沟道的MOS晶体管会产生漏电流。发明人针对上述问题进行了大量的实验研究，并发现如果在形成侧墙结构之后，先在第一外延层表面形成补偿外延层，然后在所形成的侧墙结构两侧形成源、漏区，则可以避免产生所述的漏电流。
发明人针对上述现象进行分析，认为造成晶体管漏电流的原因是半导体衬底的表面第一外延层表面的材料损失，所述表面材料的损失使得半导体衬底表面凹凸不平，容易形成漏电流，影响了器件的性能。
请结合图2，在刻蚀所述多晶硅层和介质层形成栅极结构的步骤中，刻蚀离子不可避免地会轰击第一外延层表面，造成第一外延层的材料损失，第一外延层表面会凹凸不平；此外，请结合图3，在用氧化工艺形成栅极结构表面的氧化层时，第一外延层表面会同时发生氧化反应，再次造成第一外延层表面的材料损失；进一步，结合图4，在刻蚀半导体衬底表面的氧化层和侧墙层时，同样会造成第一外延层的材料损失，并且随着半导体工艺节点的降低，上述第一外延层的材料损失对器件性能的影响尤为严重。
为了解决上述问题，本发明提出一种具有掩埋沟道的MOS晶体管的制作方法，本发明所提供的具有掩埋沟道的MOS晶体管的制作方法包括：提供半导体衬底，所述半导体衬底表面依次形成有沟道外延层和第一外延层；在所述第一外延层表面形成栅极结构；在所述栅极结构两侧形成浅掺杂区；形成覆盖所述栅极结构的侧墙结构；在侧墙结构两侧的第一外延层表面形成补偿外延层；在侧墙结构两侧形成源区与漏区。
为了更好地阐明本发明的精神和实质，在下文中结合附图和实施例对本发明做进一步说明。
图5是本发明一个实施例所提供的具有掩埋沟道的MOS晶体管制作方法流程示意图，所述方法包括：
步骤S101，提供半导体衬底，所述半导体衬底表面依次形成有沟道外延层、第一外延层、介质层和多晶硅层；
步骤S102，在多晶硅层表面形成硬掩膜层，所述硬掩膜层的位置及宽度与后续形成的栅极结构的位置及宽度相对应，并以所述硬掩膜层为掩膜依次刻蚀所述多晶硅层和介质层直至暴露衬底，形成栅极结构；
步骤S103，在所述栅极结构两侧形成浅掺杂区；
步骤S104，在所述半导体衬底表面和栅极结构的侧壁和顶部依次形成氧化层和侧墙层；
步骤S105，依次刻蚀所述侧墙层和氧化层形成侧墙结构；
步骤S106，在侧墙结构两侧的第一外延层表面形成补偿外延层；
步骤S107，在栅极结构两侧的半导体衬底内形成源区和漏区。
本发明所提供的具有掩埋沟道的MOS晶体管制作方法，在侧墙结构两侧的第一外延层表面形成补偿外延层。所述补偿外延层的材料及性质与半导体衬底的材料及性质相同。所述补偿外延层可以补偿在形成浅掺杂区(LDD)，刻蚀形成栅极结构的过程中，以及刻蚀形成侧墙结构的过程中所造成的第一外延层的损失，从而改善了具有掩埋沟道的MOS晶体管的漏电流的问题，提高了具有掩埋沟道的MOS晶体管的性能。
进一步地，在形成第一外延层的步骤中，可以修复在刻蚀过程中对第一外延层造成的损伤，所形成的补偿外延层表面光滑，从而有利于后续沉积工艺的进行，提高所述沉积工艺形成的氧化层与第一外延层和栅极结构的粘附性。
参考图6，执行步骤S101，提供半导体衬底200，所述半导体衬底200表面依次形成有沟道外延层210、第一外延层220、介质层230和多晶硅层240。
所述半导体衬底200可以是单晶硅、多晶硅或非晶硅，所述衬底200还可以是其它半导体材料，这里不再一一列举。在本实施例中，所述半导体衬底200为硅衬底，晶向为(100)。
所述半导体衬底200内形成有隔离结构201，所述隔离结构201可以为浅沟槽隔离结构(STI)或局部场氧化结构。本实施例中，所述隔离结构201为浅沟槽隔离结构。相邻隔离结构201之间的半导体衬底是有源区。
所述沟道外延层210的形成工艺为选择性外延沉积工艺，所以所述沟道外延层210不会形成在隔离结构201表面。在本发明的一个实施例中，所述沟道为P型沟道，所述沟道外延层210的材料为SiGe，在本发明的另外一个实施例中，所述沟道为N型沟道，所述沟道外延层的材料为Si。在本发明的其他实施例中，沟道外延层的材料还可以根据工艺的要求选择其他材料，比如CSi。
对应地，所形成的第一外延层220和后续形成的补偿外延层的材料是硅，在形成源漏之后，所述第一外延层220会被氧化形成氧化层。在本发明的优选实施例中，在第一外延层220被氧化所形成的氧化层的表面还可以形成张应力覆盖层，或者压应力覆盖层。经过实验研究表明，在第一外延层220被氧化所形成的氧化层的表面形成压应力覆盖层可以提高PMOS晶体管的载流子迁移率，在第一外延层220被氧化所形成的氧化层的表面形成拉应力覆盖层可以提高NMOS晶体管的载流子迁移率。当第一外延层220是其他材料时，可以对后续补偿外延层的工艺气体进行调整，以形成与对应第一外延层220性质相同的补偿外延层。形成第一外延层220的工艺为选择性外延沉积工艺，所以所述第一外延层220也不会形成在隔离结构201表面。所形成的第一外延层220的厚度为100-200埃。所述第一外延层220的晶向及其他性质与所述半导体衬底200的晶向及其他性质相同。
所述介质层230的材料是二氧化硅，所述介质层230厚度范围为10～100埃。
所述多晶硅层240利用化学气相沉积工艺制作，所述多晶硅层240的厚度范围为800～5000埃。
参考图7，执行步骤S102，在多晶硅层240表面形成硬掩膜层(未示出)，所述硬掩膜层的位置及宽度与后续形成的栅极结构的位置及宽度相对应，并以所述硬掩膜层为掩膜依次刻蚀所述多晶硅层240和介质层230直至暴露第一外延层220，形成栅极结构。
所述栅极结构包括依次位于半导体衬底200表面的栅介质层235和栅电极层245。
在本发明的其他实施例中，所述栅极结构还可以是由高K材料和金属栅组成的金属栅极结构。形成金属栅极结构的工艺可以采用现有的金属栅极形成工艺。
所述刻蚀可以是任何常规刻蚀技术，比如化学刻蚀技术或者等离子体刻蚀技术，在本实施例中，采用等离子体刻蚀技术，采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者几种作为反应气体。
刻蚀的工艺可以为等离子体刻蚀工艺，具体包括：选用电感耦合等离子体型刻蚀设备，在刻蚀过程中，例如刻蚀气体包括Ar以及CF4和CH2F2等含氟气体，CF4和CH2F2流量比为1∶1至1∶4，例如1∶2、1∶3。在反应室内同时通入上述气体，其中Ar起到稀释刻蚀气体的作用，其流量为100sccm～500sccm。起刻蚀作用的气体中，CF4的流量为10sccm～200sccm；CH2F2的流量为10sccm～100sccm。反应室内将所述气体电离为等离子体的射频功率源的输出功率为100W～1000W，偏置电压源的输出功率为100W～1000W。反应室内的压力设置为5mTorr～20mTorr。所述刻蚀工艺还可以在其它刻蚀设备中进行，如电容耦合等离子体型刻蚀设备、感应耦合等离子刻蚀设备。
在上述刻蚀工艺中，第一外延层220表面会受到等离子体的轰击，从而第一外延层220会产生硅损失，此外第一外延层220的表面也会凹凸不平，从而产生漏电流，影响器件性能。
执行步骤S103，在所述栅极结构两侧形成浅掺杂区(未示出)。
可以利用现有掺杂工艺，在所述栅极结构两侧形成浅掺杂区。因为形成浅掺杂区的工艺已为本领域技术人员所熟知，故在此不再详述。在掺杂过程中，第一外延层220受到离子轰击，第一外延层220再次受到损伤。第一外延层220表面的硅损失量进一步加大。
在本发明的其他实施例中，也可以不形成浅掺杂区，直接在后续工艺中形成源区、漏区。
参考图8，执行步骤S104，在所述半导体衬底200表面和栅极结构的侧壁和顶部依次形成氧化层260和侧墙层270。
所述氧化层260可以修复在形成栅极结构的过程中对栅电极层245表面造成的伤害，此外，所述氧化层260可以减小栅电极层245与后续形成的侧墙层270之间的应力，增强栅电极层245与后续形成的侧墙层270之间的粘附性。
所述氧化层260采用热氧化工艺形成，所述热氧化工艺会造成半导体衬底200表面和栅极结构表面的硅损失。
所述侧墙层208的材料是氧化硅或者氮化硅等，形成工艺为化学气相沉积工艺。
参考图9，执行步骤S105，依次刻蚀所述侧墙层270和氧化层260形成侧墙结构。
所述侧墙结构由栅极结构侧壁的氧化层260以及栅极结构侧壁的侧墙层270构成。
形成所述侧墙结构的步骤包括，在所述侧墙层270表面形成含有开口的掩膜层，所述开口的位置与后续形成的源、漏区以及隔离结构201的位置相对应；以所述掩膜层为掩膜沿开口依次刻蚀所述侧墙层270和所述氧化层260，直至暴露第一外延层220；去除位于所述栅极结构顶部的氧化层260和侧墙层270，比如利用干法刻蚀工艺去除位于所述栅极结构顶部的氧化层260和侧墙层270，保留位于所述栅极结构侧壁的氧化层260和侧墙层270，形成侧墙结构。
在上述干法刻蚀形成侧墙结构的步骤中，等离子体轰击半导体衬底200，会进一步对第一外延层220表面造成破坏，引起第一外延层220的硅损失。
参考图10，执行步骤S106，在侧墙结构两侧的第一外延层220表面形成补偿外延层280。
采用选择性外延沉积工艺形成所述补偿外延层280。所形成的补偿外延层280的材料是硅。可以通过调整工艺参数，使得所形成的补偿外延层280的晶向及其他性质都与半导体衬底200相同。在本发明的实施例中，只在侧墙结构两侧的半导体衬底200表面、栅极结构的顶部形成补偿外延层280，隔离结构201表面不会形成补偿外延层280。形成于所述侧墙结构两侧的半导体衬底200表面的补偿外延层280可以修复在上述形成栅极结构、侧墙结构的过程中、以及掺杂等过程造成的第一外延层220表面的损伤，补偿在上述形成栅极结构、侧墙结构的过程中造成的第一外延层220表面的材料的损失，以及在利用热氧化在栅极结构表面形成氧化层260的步骤中造成的栅电极层245表面的硅损失。
此外，因为隔离结构201表面不会形成补偿外延层280，所以不会影响到隔离结构201的隔离性能。
在本发明的实施例中，所述选择性外延沉积工艺的工艺参数为温度600-1100℃、压强1-500Torr，所采用的反应气体包括含硅气体，本发明的较佳实施例中所述含硅气体为SiH4或SiH2Cl2或Si2H6，气体还包括H2和HCl，含硅气体和HCl的流量为10-1000sccm，H2的流量为0.1-50slm。HCl气体可以提高补偿外延层280的外延选择性。采用上述工艺参数所形成的补偿外延层280与半导体衬底200性质完全相同。
在本发明的一个实施例中，所述工艺参数为温度750℃、压强5Torr，所采用的反应气体包括含硅气体，本发明的较佳实施例中所述含硅气体为SiH4，含硅气体的流量为100sccm。
如果所述第一外延层220为掺杂材料，可以在反应气体中掺入含有掺杂元素的气体，以形成与第一外延层220完全相同的补偿外延层280。
所述第一外延层220的厚度与在前面步骤中所造成的第一外延层220的损伤相关。可以根据第一外延层220损失的厚度调整补偿外延层280的厚度。在本发明的实施例中，根据第一外延层220损失的厚度，所述补偿外延层280的厚度为5-100埃。优选地，所述补偿外延层280的厚度为20-80埃，比如50埃。补偿外延层280的厚度过小，可能不足以弥补在MOS晶体管形成过程中造成的硅损失，补偿层280的厚度过大，可能会给后续工艺带来不便。在形成补偿外延层280后，得到与隔离结构201齐平的表面。
参考图11，执行步骤S107，在栅极结构两侧的半导体衬底200内形成源区290和漏区290。
以所述栅极结构和侧墙结构为掩膜，进行离子注入，在栅极结构和侧墙结构两侧的半导体衬底200内形成源区290和漏区290。所述离子注入为源/漏离子注入。所述源/漏离子注入的方法与现有技术相同。
综上，本发明所提供的具有掩埋沟道的MOS晶体管制作方法，在侧墙结构两侧的第一外延层表面形成补偿外延层。所述补偿外延层的材料及性质与第一外延层的材料及性质相同。所述补偿层可以补偿在形成浅掺杂区(LDD)、刻蚀形成栅极结构的过程中、以及刻蚀形成侧墙结构的过程中所造成的第一外延层的损失，修复第一外延层的损伤，从而改善了具有掩埋沟道的MOS晶体管的漏电流的问题，提高了具有掩埋沟道的MOS晶体管的性能。
其次，本发明所形成的补偿外延层还可以弥补在栅极结构表面采用热氧化工艺形成氧化层的过程中，对栅电极层造成的硅损失，从而进一步提高了具有掩埋沟道的MOS晶体管的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (11)
1.一种具有掩埋沟道的MOS晶体管形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面依次形成有沟道外延层和第一外延层；
在所述第一外延层表面形成栅极结构；
形成覆盖所述栅极结构侧壁的侧墙结构；
在侧墙结构两侧的第一外延层表面形成补偿外延层；
在侧墙结构两侧形成源区与漏区。
2.依据权利要求1的具有掩埋沟道的MOS晶体管形成方法，其特征在于，所述补偿外延层的材料与第一外延层的材料相同。
3.依据权利要求2的具有掩埋沟道的MOS晶体管形成方法，其特征在于，所述补偿外延层的沉积工艺为选择性外延沉积工艺。
4.依据权利要求2的具有掩埋沟道的MOS晶体管形成方法，其特征在于，所述选择性外延沉积工艺为温度600-1100℃、压强1-500Torr，含硅气体为SiH4或SiH2Cl2或Si2H6，气体还包括H2和HCl，所述含硅气体和HCl的流量为10-1000sccm，H2的流量为0.1-50slm。
5.依据权利要求1的具有掩埋沟道的MOS晶体管形成方法，其特征在于，所述补偿外延层的厚度为5-100埃。
6.依据权利要求1的具有掩埋沟道的MOS晶体管形成方法，其特征在于，所述沟道外延层的材料是SiGe。
7.依据权利要求1的具有掩埋沟道的MOS晶体管形成方法，其特征在于，所述沟道外延层的材料是SiC。
8.依据权利要求1的具有掩埋沟道的MOS晶体管形成方法，其特征在于，所述沟道外延层的材料是Si。
9.依据权利要求6至8中任意一项的具有掩埋沟道的MOS晶体管形成方法，其特征在于，所述沟道外延层的形成工艺为选择性外延沉积工艺。
10.依据权利要求1的具有掩埋沟道的MOS晶体管形成方法，其特征在于，所述沟道外延层的晶向为(110)。
11.依据权利要求1的具有掩埋沟道的MOS晶体管形成方法，其特征在于，第一外延层的材料是硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100378064A CN102637601A (zh) | 2011-02-14 | 2011-02-14 | 一种具有掩埋沟道的mos晶体管形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100378064A CN102637601A (zh) | 2011-02-14 | 2011-02-14 | 一种具有掩埋沟道的mos晶体管形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102637601A true CN102637601A (zh) | 2012-08-15 |
Family
ID=46621955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100378064A Pending CN102637601A (zh) | 2011-02-14 | 2011-02-14 | 一种具有掩埋沟道的mos晶体管形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102637601A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779278A (zh) * | 2012-10-22 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | Cmos管的形成方法 |
| CN103940884A (zh) * | 2014-03-18 | 2014-07-23 | 复旦大学 | 离子敏感场效应晶体管及其制备方法 |
| CN104752430A (zh) * | 2013-12-31 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | 与和或非逻辑器件的结构及制作方法 |
| CN104752418A (zh) * | 2013-12-31 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | 或逻辑和与非逻辑器件的结构及制作方法 |
| CN114823738A (zh) * | 2022-06-30 | 2022-07-29 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000311861A (ja) * | 1999-04-27 | 2000-11-07 | Sony Corp | 半導体膜の選択成長方法および半導体装置の製造方法 |
| KR20050009497A (ko) * | 2003-07-16 | 2005-01-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 제조 방법 |
| CN1612353A (zh) * | 2003-10-31 | 2005-05-04 | 国际商业机器公司 | 高迁移率异质结互补场效应晶体管及其方法 |
| US20080318386A1 (en) * | 2004-12-30 | 2008-12-25 | Dongbu Electronics Co., Ltd. | Metal oxide semiconductor field effect transistor and method of fabricating the same |
-
2011
- 2011-02-14 CN CN2011100378064A patent/CN102637601A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000311861A (ja) * | 1999-04-27 | 2000-11-07 | Sony Corp | 半導体膜の選択成長方法および半導体装置の製造方法 |
| KR20050009497A (ko) * | 2003-07-16 | 2005-01-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 제조 방법 |
| CN1612353A (zh) * | 2003-10-31 | 2005-05-04 | 国际商业机器公司 | 高迁移率异质结互补场效应晶体管及其方法 |
| US20080318386A1 (en) * | 2004-12-30 | 2008-12-25 | Dongbu Electronics Co., Ltd. | Metal oxide semiconductor field effect transistor and method of fabricating the same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779278A (zh) * | 2012-10-22 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | Cmos管的形成方法 |
| CN104752430A (zh) * | 2013-12-31 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | 与和或非逻辑器件的结构及制作方法 |
| CN104752418A (zh) * | 2013-12-31 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | 或逻辑和与非逻辑器件的结构及制作方法 |
| CN103940884A (zh) * | 2014-03-18 | 2014-07-23 | 复旦大学 | 离子敏感场效应晶体管及其制备方法 |
| CN103940884B (zh) * | 2014-03-18 | 2017-04-12 | 复旦大学 | 离子敏感场效应晶体管及其制备方法 |
| CN114823738A (zh) * | 2022-06-30 | 2022-07-29 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制造方法 |
| CN114823738B (zh) * | 2022-06-30 | 2022-09-30 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7517766B2 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
| CN101728328B (zh) | 半导体装置及制作具有金属栅极堆叠的半导体装置的方法 | |
| US7728393B2 (en) | Semiconductor device | |
| US7985641B2 (en) | Semiconductor device with strained transistors and its manufacture | |
| CN100466207C (zh) | 半导体晶体管元件及其制作方法 | |
| KR20110123733A (ko) | 에피택셜 성장된 스트레스-유도 소오스 및 드레인 영역들을 가지는 ｍｏｓ 디바이스들의 제조 방법 | |
| CN101320711B (zh) | 金属氧化物半导体晶体管及其制作方法 | |
| CN102637601A (zh) | 一种具有掩埋沟道的mos晶体管形成方法 | |
| WO2011048714A1 (ja) | 半導体装置及びその製造方法 | |
| CN103066122A (zh) | Mosfet及其制造方法 | |
| CN102931232B (zh) | Nmos晶体管及其形成方法 | |
| CN101894799B (zh) | 提高nmos晶体管电子迁移率的方法 | |
| CN102931233A (zh) | Nmos晶体管及其形成方法 | |
| CN102487016B (zh) | 晶体管制作方法 | |
| CN102915968A (zh) | Cmos晶体管的制作方法 | |
| CN102082126B (zh) | 用于制造半导体器件的方法 | |
| CN102479711B (zh) | Pmos晶体管的形成方法 | |
| US20110309452A1 (en) | Methods of manufacturing semiconductor devices | |
| US9093473B2 (en) | Method for fabricating metal-oxide semiconductor transistor | |
| CN103426766B (zh) | Pmos晶体管及其形成方法 | |
| CN102347237A (zh) | 用于制造包含应力层的半导体器件结构的方法 | |
| CN102044492B (zh) | 用于制造半导体器件的方法 | |
| CN102082127A (zh) | 半导体器件的制作方法 | |
| CN105206576B (zh) | 用于形成嵌入式锗硅源/漏结构的方法 | |
| CN102376573B (zh) | Nmos晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120815 |