CN102479711B - Pmos晶体管的形成方法 - Google Patents

Pmos晶体管的形成方法 Download PDF

Info

Publication number
CN102479711B
CN102479711B CN201010560217.XA CN201010560217A CN102479711B CN 102479711 B CN102479711 B CN 102479711B CN 201010560217 A CN201010560217 A CN 201010560217A CN 102479711 B CN102479711 B CN 102479711B
Authority
CN
China
Prior art keywords
formation method
silicon substrate
pmos
transistorized formation
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010560217.XA
Other languages
English (en)
Other versions
CN102479711A (zh
Inventor
卢炯平
何有丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201010560217.XA priority Critical patent/CN102479711B/zh
Publication of CN102479711A publication Critical patent/CN102479711A/zh
Application granted granted Critical
Publication of CN102479711B publication Critical patent/CN102479711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种PMOS晶体管的形成方法，包括：提供硅衬底，所述硅衬底中形成有隔离结构，所述隔离结构之间的硅衬底上形成有栅极结构；对所述栅极结构两侧的硅衬底进行刻蚀，在所述栅极结构两侧形成凹槽，暴露出所述隔离结构的侧壁；使用含卤族元素的气体对所述凹槽暴露的硅衬底和隔离结构进行钝化处理；在所述凹槽中填满锗硅材料。本发明可以避免滚边问题，有利于减小结漏电流，改善器件性能。

Description

PMOS晶体管的形成方法
技术领域
本发明涉及半导体制造技术，尤其涉及一种PMOS晶体管的形成方法。
背景技术
由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。通过适当控制应力，可以提高载流子(NMOS晶体管中的电子，PMOS晶体管中的空穴)迁移率，也就提高了驱动电流，因而应力可以极大地提高MOS晶体管的性能。
现有技术中，双应力衬垫技术在NMOS晶体管上形成张应力衬垫层(tensile stress liner)，在PMOS晶体管上形成压应力衬垫层(compressive stressliner)，从而增大了PMOS晶体管和NMOS晶体管的驱动电流，提高了电路的响应速度。据研究，使用双应力衬垫技术的集成电路能够带来24％的速度提升。
此外，在现有的高性能的半导体器件中，还通过嵌入式锗硅(EmbeddedGeSi)技术来提高PMOS晶体管的性能，主要是在需要形成源区和漏区的区域形成锗硅材料，然后再进行掺杂形成PMOS晶体管的源区和漏区。形成锗硅材料是为了引入硅和锗硅(SiGe)之间晶格失配形成的压应力，以提高PMOS晶体管的性能。
图1至图4示出了现有技术的一种嵌入式锗硅PMOS晶体管的形成方法。
如图1所示，提供硅衬底10，所述硅衬底10中形成有隔离结构11，所述隔离结构11可以是浅沟槽隔离等，在隔离结构11之间的硅衬底10上形成有栅极结构12，所述栅极结构12可以包括栅介质层和位于其上的栅电极，另外还可以包括形成在栅介质层和栅电极侧壁上的侧墙。
如图2所示，对所述栅极结构12两侧的硅衬底10进行刻蚀，形成凹槽，暴露出所述隔离结构11的侧壁。
如图3所示，在所述凹槽中填充锗硅材料13，并对栅极结构12两侧的锗硅材料13进行离子注入，形成源区和漏区。
如图4所示，在所述源区和漏区表面形成金属硅化物14，以降低源区和漏区与后续形成在其上的栓塞之间的接触电阻。所述金属硅化物14的形成方法为自对准的，主要包括：形成金属层，一般为镍，覆盖所述源区和漏区以及栅极结构12的表面；之后对所述硅衬底10进行退火，使得金属层与源区和漏区的锗硅材料13发生反应，生成金属硅化物14；之后去除未发生反应的金属层。
由于金属镍的活性较大，容易扩散进入所述锗硅材料13和隔离结构11的结合部14a，形成“滚边”(piping)，所述滚边位于源区和漏区与隔离结构11的结合部，会导致PMOS晶体管的结漏电流(junction leakage)较大，影响器件性能。
关于滚边问题对结漏电流的影响，更多详细内容请参见Ming H.Yu发表于Electron Devices Meeting，2006的论文“Relaxation-Free Strained SiGe with SuperAnneal for 32nm High Performance PMOS and beyond”。
发明内容
本发明解决的问题是嵌入式锗硅PMOS晶体管的金属硅化物的滚边现象导致结漏电流较大，影响器件性能。
为解决上述问题，本发明提供了一种PMOS晶体管的形成方法，包括：
提供硅衬底，所述硅衬底中形成有隔离结构，所述隔离结构之间的硅衬底上形成有栅极结构；
对所述栅极结构两侧的硅衬底进行刻蚀，在所述栅极结构两侧形成凹槽，暴露出所述隔离结构的侧壁；
使用含卤族元素的气体对所述凹槽暴露的硅衬底和隔离结构进行钝化处理(passivation treatment)；
在所述凹槽中填满锗硅材料。
可选的，所述PMOS晶体管的形成方法还包括：
对所述栅极结构两侧的锗硅材料进行离子注入，形成源区和漏区；
在所述源区和漏区的表面形成金属硅化物。
可选的，所述金属硅化物为镍硅化合物(NiSi)或镍铂硅化合物(NiPtSi)。
可选的，在形成所述凹槽之后，进行钝化处理之前，所述PMOS晶体管的形成方法还包括：对所述硅衬底进行退火。
可选的，所述退火的气氛为氢气(H2)。
可选的，所述含卤族元素的气体为氯化氢(HCl)、氯气(Cl2)、溴化氢(HBr)或三氟化氮(NF3)。
可选的，所述含卤族元素的气体为HCl。
可选的，所述钝化处理中HCl的流量为15sccm至500sccm。
可选的，所述钝化处理的温度为550℃至800℃。
可选的，所述钝化处理的压强为1Torr至20Torr。
可选的，使用化学气相沉积形成所述锗硅材料。
可选的，所述化学气相沉积中的反应气体包括含硅的气体、含锗的气体、HCl和H2。
可选的，所述含硅的气体为硅烷(SiH4)和/或二氯二氢硅(SiH2Cl2)，所述含锗的气体为锗烷(GeH4)。
可选的，所述含硅的气体的流量为30sccm至300sccm，所述含锗的气体的流量为5sccm至500sccm，HCl的流量为50sccm至200sccm，H2的流量为5slm至50slm。
可选的，所述化学气相沉积的反应温度为550℃至800℃，反应压强为5Torr至20Torr。
与现有技术相比，本发明具有以下优点：
本技术方案在栅极结构两侧刻蚀形成凹槽后，使用含卤族元素的气体对凹槽暴露的硅衬底和隔离结构进行钝化处理，使得凹槽暴露的硅衬底和隔离结构的表面结合有卤族元素离子，之后再在沟槽中填充锗硅材料，卤族元素离子能够有效的抑制金属的扩散，避免滚边问题，有利于减小结漏电流，改善器件性能。
附图说明
图1至图4是现有技术的一种PMOS晶体管的形成方法的中间结构的剖面图；
图5是本发明实施例的PMOS晶体管的形成方法的流程示意图；
图6至图11是本发明实施例的PMOS晶体管的形成方法的中间结构的剖面图。
具体实施方式
现有技术在形成嵌入式锗硅PMOS晶体管的过程中，用于形成金属硅化物的金属容易扩散进入锗硅材料和隔离结构的结合部，形成滚边，导致结漏电流较大，影响器件性能。
本技术方案在栅极结构两侧刻蚀形成凹槽后，使用含卤族元素的气体对凹槽暴露的硅衬底和隔离结构进行钝化处理，使得凹槽暴露的硅衬底和隔离结构的表面结合有卤族元素离子，之后再在沟槽中填充锗硅材料，卤族元素离子能够有效的抑制金属的扩散，避免滚边问题，有利于减小结漏电流，改善器件性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图5示出了本发明实施例的PMOS晶体管的形成方法的流程示意图，包括：
步骤S21，提供硅衬底，所述硅衬底中形成有隔离结构，所述隔离结构之间的硅衬底上形成有栅极结构；
步骤S22，对所述栅极结构两侧的硅衬底进行刻蚀，在所述栅极结构两侧形成凹槽，暴露出所述隔离结构的侧壁；
步骤S23，使用含卤族元素的气体对所述凹槽暴露的硅衬底和隔离结构进行钝化处理；
步骤S24，在所述凹槽中填满锗硅材料。
图6至图11示出了本发明实施例的PMOS晶体管的形成方法的中间结构的剖面图，下面结合图5和图6至图11对本发明的实施例进行详细说明。
结合图5和图6，执行步骤S21，提供硅衬底，所述硅衬底中形成有隔离结构，所述隔离结构之间的硅衬底上形成有栅极结构。具体的，提供硅衬底20，所述硅衬底20中形成有隔离结构21，在所述隔离结构21之间的硅衬底20上形成有栅极结构22。所述硅衬底20可以是单晶硅，也可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构；所述隔离结构21可以是浅沟槽隔离结构；所述栅极结构22可以包括栅介质层和位于所述栅介质层上的栅电极，另外还可以包括位于栅介质层和栅电极侧壁的侧墙。
结合图5和图7，执行步骤S22，对所述栅极结构两侧的硅衬底进行刻蚀，在所述栅极结构两侧形成凹槽，暴露出所述隔离结构的侧壁。具体的，对所述栅极结构22两侧的硅衬底20进行刻蚀，在所述栅极结构22两侧形成凹槽，暴露出所述隔离结构21的侧壁。所述刻蚀可以是干法刻蚀或湿法刻蚀，在一具体实施例中，可以首先形成光刻胶层，覆盖所述硅衬底20、隔离结构21和栅极结构22的表面；之后对所述光刻胶层进行图形化，定义出所述凹槽的图形；以所述图形化后的光刻胶层为掩膜进行刻蚀，形成所述凹槽；去除剩余的光刻胶层。
结合图5和图8，执行步骤S23，使用含卤族元素的气体对所述凹槽暴露的硅衬底和隔离结构进行钝化处理。在本实施例中，在所述钝化处理之前，首先对所述硅衬底20进行退火，退火的气氛为氢气，退火有利于修复在刻蚀形成凹槽的过程中对硅衬底20造成的损伤，去除水汽和原生氧化物(nativeoxide)，在一定程度上避免后续形成金属硅化物时金属的扩散。在所述退火过程之后，使用含卤族元素的气体对所述凹槽暴露的硅衬底20和隔离结构21进行钝化处理，所述含卤族元素的气体可以是含氟、含氯、含溴的气体等，如HCl、Cl2、HBr或NF3。本实施例中，所述钝化处理优选的气体为HCl，其流量为15sccm至500sccm，钝化处理中的温度为550℃至800℃，压强为1Torr至20Torr。
经过钝化处理后，所述凹槽暴露出的硅衬底20和隔离结构21表面结合有卤族元素离子，本实施例中具体为氯离子(Cl-)，卤族元素离子能够有效抑制金属的扩散，避免后续在形成金属硅化物的过程中金属扩散导致的滚边问题。
结合图5和图9，执行步骤S24，在所述凹槽中填满锗硅材料。具体的，在所述栅极结构22两侧的凹槽中填满锗硅材料23。所述锗硅材料23的形成方法可以在本实施例中是化学气相沉积(CVD)，所使用的反应气体包括：含硅的气体、含锗的气体、HCl和H2。本实施例中所述含硅的气体可以为SiH4和/或SiH2Cl2，所述含锗的气体为GeH4，所述含硅的气体的流量为30sccm至300sccm，所述含锗的气体的流量为5sccm至500sccm，HCl的流量为50sccm至200sccm，H2的流量为5slm至50slm，反应温度为550℃至800℃，反应压强为5Torr至20Torr。
在形成所述锗硅材料23之后，对所述栅极结构22两侧的锗硅材料23进行离子注入，分别在栅极结构22两侧形成源区和漏区，注入的离子为P型离子，如硼离子，铟离子等。
之后在所述源区和漏区上方形成金属硅化物，其形成过程首先参考图10，形成金属层24，所述金属层24覆盖所述锗硅材料23、隔离结构21以及栅极结构22的表面。所述金属层24的材料可以为镍或镍铂合金，其形成方法可以是溅射法。
之后参考图11，对所述硅衬底20进行退火，使得部分金属层与所述锗硅材料23和栅极结构22的表面材料反应生成金属硅化物25，之后将未发生反应的金属层去除，形成如图11所示的结构。根据之前形成的金属层的材料，所述金属硅化物25的材料可以是镍硅化合物或镍铂硅化合物。
由于在形成所述锗硅材料23之前，对栅极结构22两侧的凹槽暴露的硅衬底20和隔离结构21进行了钝化处理，使其表面材料结合有卤族元素离子(本实施例中为氯离子)，因此在形成所述金属层以及之后的退火过程中，卤族元素离子可以有效的抑制金属的扩散，使得隔离结构21和锗硅材料23的结合部25a出并未形成滚边，有利于减小结漏电流，改善器件性能。
综上，本技术方案在栅极结构两侧刻蚀形成凹槽后，使用含卤族元素的气体对凹槽暴露的硅衬底和隔离结构进行钝化处理，使得凹槽暴露的硅衬底和隔离结构的表面结合有卤族元素离子，之后再在沟槽中填充锗硅材料，卤族元素离子能够有效的抑制金属的扩散，避免滚边问题，有利于减小结漏电流，改善器件性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种PMOS晶体管的形成方法，其特征在于，包括：
提供硅衬底，所述硅衬底中形成有隔离结构，所述隔离结构之间的硅衬底上形成有栅极结构；
对所述栅极结构两侧的硅衬底进行刻蚀，在所述栅极结构两侧形成凹槽，暴露出所述隔离结构的侧壁；
对所述硅衬底进行退火；
在所述退火过程之后，使用含卤族元素的气体对所述凹槽暴露的硅衬底和隔离结构进行钝化处理；
在所述凹槽中填满锗硅材料；
对所述栅极结构两侧的锗硅材料进行离子注入，形成源区和漏区；
在所述源区和漏区的表面形成金属硅化物，所述金属硅化物为镍硅化合物或镍铂硅化合物。
2.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述退火的气氛为H2。
3.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述含卤族元素的气体为HCl、Cl2、HBr或NF3。
4.根据权利要求3所述的PMOS晶体管的形成方法，其特征在于，所述含卤族元素的气体为HCl。
5.根据权利要求4所述的PMOS晶体管的形成方法，其特征在于，所述钝化处理中HCl的流量为15sccm至500sccm。
6.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述钝化处理的温度为550℃至800℃。
7.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述钝化处理的压强为1Torr至20Torr。
8.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，使用化学气相沉积形成所述锗硅材料。
9.根据权利要求8所述的PMOS晶体管的形成方法，其特征在于，所述化学气相沉积中的反应气体包括含硅的气体、含锗的气体、HCl和H2。
10.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述含硅的气体为SiH4和/或SiH2Cl2，所述含锗的气体为GeH4。
11.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述含硅的气体的流量为30sccm至300sccm，所述含锗的气体的流量为5sccm至500sccm，HCl的流量为50sccm至200sccm，H2的流量为5slm至50slm。
12.根据权利要求9所述的PMOS晶体管的形成方法，其特征在于，所述化学气相沉积的反应温度为550℃至800℃，反应压强为5Torr至20Torr。
CN201010560217.XA 2010-11-25 2010-11-25 Pmos晶体管的形成方法 Active CN102479711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010560217.XA CN102479711B (zh) 2010-11-25 2010-11-25 Pmos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010560217.XA CN102479711B (zh) 2010-11-25 2010-11-25 Pmos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN102479711A CN102479711A (zh) 2012-05-30
CN102479711B true CN102479711B (zh) 2014-09-03

Family

ID=46092292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010560217.XA Active CN102479711B (zh) 2010-11-25 2010-11-25 Pmos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN102479711B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514158A (zh) * 2014-09-24 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体结构和测试结构的形成方法、测试方法
TWI645554B (zh) * 2017-10-06 2018-12-21 Powerchip Technology Corporation Cmos影像感測器的深溝渠隔離結構及其製造方法
CN113380626A (zh) * 2021-05-13 2021-09-10 中国科学院微电子研究所 一种半导体器件及其制备方法、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022084A (zh) * 2006-02-14 2007-08-22 台湾积体电路制造股份有限公司 形成半导体装置的方法
CN101093804A (zh) * 2006-06-22 2007-12-26 台湾积体电路制造股份有限公司 半导体元件的形成方法
CN101409307A (zh) * 2007-10-11 2009-04-15 富士通微电子株式会社 半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039341B2 (en) * 2006-07-06 2011-10-18 Freescale Semiconductor, Inc. Selective uniaxial stress modification for use with strained silicon on insulator integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022084A (zh) * 2006-02-14 2007-08-22 台湾积体电路制造股份有限公司 形成半导体装置的方法
CN101093804A (zh) * 2006-06-22 2007-12-26 台湾积体电路制造股份有限公司 半导体元件的形成方法
CN101409307A (zh) * 2007-10-11 2009-04-15 富士通微电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN102479711A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
TWI689971B (zh) 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分
CN101295733B (zh) 半导体元件
CN102709183B (zh) 用于制造半导体器件的方法
US20080064176A1 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
JP5389346B2 (ja) Ｍｏｓ電界効果トランジスタおよびその製造方法
US9704972B2 (en) Semiconductor structures and fabrication method thereof
CN104425267A (zh) 晶体管的形成方法
JP2012049248A (ja) 半導体装置およびその製造方法
CN103871968A (zh) Mos晶体管的制作方法
CN103632977B (zh) 半导体结构及形成方法
CN105448679A (zh) 半导体器件的形成方法
CN104616979A (zh) 半导体器件的形成方法
CN105280492A (zh) 半导体结构的形成方法
CN102479711B (zh) Pmos晶体管的形成方法
US20150162444A1 (en) Transistor device and fabrication method
CN102931232B (zh) Nmos晶体管及其形成方法
CN104465486B (zh) 半导体器件的形成方法
WO2010079544A1 (ja) 半導体装置及びその製造方法
CN102931233B (zh) Nmos晶体管及其形成方法
CN103000499A (zh) 一种锗硅硼外延层生长方法
CN102637601A (zh) 一种具有掩埋沟道的mos晶体管形成方法
CN100479120C (zh) 金属氧化物半导体晶体管及其制造方法
CN102915968A (zh) Cmos晶体管的制作方法
CN103426766B (zh) Pmos晶体管及其形成方法
CN104253090A (zh) Cmos晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant